JP2006261632A - シリコンウェーハの熱処理方法 - Google Patents

シリコンウェーハの熱処理方法 Download PDF

Info

Publication number
JP2006261632A
JP2006261632A JP2005234107A JP2005234107A JP2006261632A JP 2006261632 A JP2006261632 A JP 2006261632A JP 2005234107 A JP2005234107 A JP 2005234107A JP 2005234107 A JP2005234107 A JP 2005234107A JP 2006261632 A JP2006261632 A JP 2006261632A
Authority
JP
Japan
Prior art keywords
oxygen
heat treatment
wafer
silicon wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005234107A
Other languages
English (en)
Inventor
Hisashi Adachi
尚志 足立
Yukio Komatsu
幸夫 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2005234107A priority Critical patent/JP2006261632A/ja
Priority to TW095101062A priority patent/TW200631101A/zh
Priority to KR1020060010746A priority patent/KR100758088B1/ko
Priority to US11/355,946 priority patent/US20060189169A1/en
Publication of JP2006261632A publication Critical patent/JP2006261632A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】低酸素濃度の無欠陥ウェーハを用いて熱処理する際に、ウェーハ表面にDZ層を形成し、内部での酸素析出物形成を促進する熱処理方法を提供する。
【解決手段】CZ法により製造されたシリコン単結晶から得られた低酸素濃度シリコンウェーハを用いて熱処理する方法であって、前記ウェーハの表面内部に高酸素濃度領域を形成する高温酸化熱処理を行い、その後、酸素析出物形成熱処理を施すことを特徴とするシリコンウェーハの熱処理方法である。前記高温酸化熱処理を酸素を5%以上含むガス雰囲気中で1250℃〜1380℃×1〜20時間で行い、前記酸素析出物形成熱処理を行う。また、SIMOXにより形成されるSOI基板として用いる場合には、前記SIMOXでの酸素イオン注入後、酸素を20%以上含むガス雰囲気中で1300〜1380℃×4〜48時間の高温酸化熱処理を行い、前記酸素析出物形成熱処理を行う。
【選択図】図5

Description

本発明は、低酸素濃度のシリコンウェーハの熱処理方法に関し、さらに詳しくは、ウェーハ全面を無欠陥領域で構成される低酸素濃度シリコンウェーハを用いて熱処理するに際し、表面近傍に高酸素濃度領域を形成する高温酸化熱処理と、次いで酸素析出物形成熱処理とを施すことにより、ウェーハ表面に無欠陥層(DZ層:Denuded Zone)を形成し、ウェーハ内部での酸素析出物(BMD:Bulk Micro Defect)形成を促進することができるシリコンウェーハの熱処理方法に関するものである。
近年において、半導体回路の高集積化にともない素子の微細化が促進され、その基板となるチョクラルスキー法(以下、「CZ法」という)で作製されたシリコン単結晶に対する品質要求が高まっている。特に、COP(Crystal Originated Particle)、転位クラスター等のGrown−in欠陥は酸化膜耐圧特性やデバイスの特性を悪化させることから、デバイス形成領域にこれらのGrown−in欠陥が存在しない無欠陥ウェーハを作製することが重要になる。最近では、SOI(Silicon On Insulator)基板にも、SOI層およびSOI層内部にGrown−in欠陥に起因する微小欠陥が存在しないウェーハを作製することが望まれている。このSOI構造の形成には、SIMOX(Silicon Implanted Oxide)が広く用いられている。
この無欠陥ウェーハを作製する手法は大きく二つに区分され、第1の手法として、水素ガス、またはアルゴンガス雰囲気中でウェーハを高温熱処理してウェーハ表層部からGrown−in欠陥を消滅させて無欠陥層を形成するアニールウェーハによる方法があり、第2の手法として、CZ法による単結晶インゴットの育成段階においてGrown−in欠陥が存在しない完全結晶を育成し、その無欠陥領域から切り出して無欠陥ウェーハを得る方法がある。
第1の手法で得られるアニールウェーハでは、ウェーハ表層部に形成される無欠陥層厚さに20μm程度の限界があることから、ウェーハ内部まで無欠陥領域を構成することができない。このため、ウェーハ表面から深い位置まで無欠陥領域を構成することを要求される場合には、このような要求に対しては対応することができない。
第2の手法で得られる無欠陥ウェーハは、ウェーハ表面から裏面に至るまで無欠陥領域を構成できるが、CZ法による育成段階において、シリコン単結晶に取り込まれる空孔(Vacancy)型点欠陥と格子間型シリコン(Interstitial−Si)点欠陥とを適切に排除しなければならない。
すなわち、シリコン単結晶インゴット内では格子間シリコン型点欠陥が優勢な領域(以下、「I領域」という)と、空孔型点欠陥が優勢な領域(以下、「V領域」という)とがあり、両者の間には原子の不足や余分が少ないニュートラル(Neutral)な領域が存在する。
V領域とは、空孔によりシリコン原子の不足から発生するCOPが発生し易い領域であり、酸化膜耐圧を劣化させる要因となる。また、I領域とは、シリコン原子が余分に存在することにより転位クラスターが発生し易い領域である。COPや転位クラスターは格子間シリコンや空孔が過飽和な状態のときに、点欠陥の凝集体として発生するものであり、多少の原子の偏りがあっても、飽和状態以下のニュートラルな領域では発生することがない。
図1は、シリコンウェーハで観察される典型的な欠陥分布の例を模式的に示す図である。同図では、成長直後の単結晶からウェーハを切り出し、硝酸銅水溶液に浸けてCuを付着させ、熱処理後、X線トポグラフ法により微小欠陥分布の観察をおこなった結果を、模式的に示している。
このウェーハのV領域には、外径の約2/3の位置にリング状の酸化誘起積層欠陥(OSF:Oxidation Indused Stacking Fault)が現れ、そのリングの内側部分には酸素析出促進領域(無欠陥領域)とCOPが見出され、また、リング状OSFに接してすぐ外側には酸素析出物が現れやすい酸素析出促進領域(無欠陥領域)がある。一方、I領域には、前記酸素析出促進領域に接して欠陥の現れない酸素析出抑制領域(無欠陥領域)があり、その外側のウェーハの周辺部には転位クラスターが発生している。
図2は、CZ法による育成段階における引き上げ速度と結晶欠陥の発生位置との関係を模式的に説明する図である。図2に示すように、上記欠陥の発生位置は、通常、単結晶育成の際の引き上げ速度に大きく影響される。したがって、前記図1は、図2における単結晶のAにおける引き上げ軸に垂直な断面、またはその引き上げ速度で育成した単結晶のウェーハを示したものであることが分かる。
前記第2の手法により無欠陥ウェーハを得る場合に、前記図1に示した欠陥分布において、ニュートラルな領域に相当するリング状OSFに接する酸素析出促進領域および無欠陥領域を拡大できれば、COPおよび転位クラスターからなるGrown−in欠陥をなくすことができる。
図3は、単結晶内の引き上げ軸方向の温度勾配を改善して引き上げた場合における、引き上げ速度と結晶欠陥の発生位置との関係を模式的に示した図である。凝固直後の単結晶内温度分布を制御することにより、図3に示すように、リング状OSFの発生領域をU字状にし、ウェーハの面内からI領域であって転位クラスターが発生する領域と、V領域であってCOPが発生する領域との両領域を存在させないことができる。
図3に示す単結晶のBにおける引き上げ速度で育成した単結晶のウェーハでは、リング状OSF発生領域を含む酸素析出促進領域および酸素析出抑制領域の無欠陥領域のウェーハからなり、Grown−in欠陥であるCOPおよび転位クラスターをなくすことができる。同様に、Cにおける引き上げ速度で育成した単結晶のウェーハでは、リング状OSF発生領域の外側の無欠陥領域からなる無欠陥ウェーハとなる。
ところが、無欠陥ウェーハであれば、ウェーハ表面から裏面に至るまで無欠陥領域で構成できるが、ウェーハ中の酸素濃度が高い場合には、デバイス製造プロセスでデバイスが形成されるウェーハ表面近傍にまで酸素析出物やOSFが形成される。このため、これらが要因となって、デバイスの特性が悪化することになる。
特許文献1では、ウェーハ全面の酸素濃度を24ppma未満(6.5〜12×1017atoms/cm3(ASTM F121−1979))とし、酸素析出熱処理によりリング状のOSFの潜在核は存在するが、熱酸化処理をした際にはリング状のOSFが発生せず、またウェーハ全面内にFPD(Flow Pattern Defect)および格子間転位ループが存在しないシリコンウェーハを提案している。
しかし、提案のシリコンウェーハでは、含有される酸素濃度が低いため、ウェーハに酸素析出核を形成するための低温熱処理、引き続き酸素析出核を成長させる高温熱処理を施しても、酸素析出物の形成が殆ど起こらない。このため、重金属汚染に対する十分なゲッタリング能力を発揮することができない。
ゲッタリング効果を有する酸素析出物層の形成に関し、特許文献2では、シリコンウェーハ表面に対し、高温で短時間の急速加熱・急冷の熱処理(RTA:Rapid Thermal Annealing)を所定の雰囲気ガス中で施し、内部に高濃度の熱平衡の空孔を形成し急冷により凍結するとともに、この後の熱処理で表面において空孔を外方拡散させることによりDZ層を均一に形成する方法を提案している。そして、このDZ層を形成した後に、RTA処理の温度より低温で熱処理を施すことで、内部の欠陥層として酸素析出核を形成するとしている。
しかしながら、急速高温による空孔の凍結による酸素析出核の形成が可能な初期酸素濃度は7×1017atoms/cm3(ASTM F121−1979))程度までであり、これより低酸素濃度のウェーハでは酸素析出物が形成されないため、ウェーハ内部にゲッタリング能力を持たすことは不可能であった。
さらに、無欠陥ウェーハの製造に関し、特許文献3では、無欠陥結晶ウェーハを水素ガス、アルゴンガス雰囲気中で高温熱処理して、ウェーハ内に僅かに残存するGrown−in欠陥を消滅させるシリコンウェーハの製造方法を提案している。また、特許文献4では、無欠陥結晶ウェーハを窒素含有ガス雰囲気中で高温熱処理して、シリコンウェーハ内部に空孔を導入し、内部の空孔に酸素を析出させる析出処理するシリコンウェーハの製造方法を提案している。
ところが、特許文献3、4で提案される製造方法によれば、得られたウェーハの酸素濃度が低い場合には、ウェーハ内部に酸素析出物を十分に形成させることはできない。また、ウェーハの酸素濃度が高い場合には、ウェーハ内部に酸素析出物を形成できるものの、形成される酸素析出物はウェーハ中心部から表面に向けてBMD密度が低下する分布となり、BMD密度のピーク位置(ウェーハ中心位置)からウェーハ表面までの距離が長くなり、ゲッタリング能力が低下することになる。
特開平11−147786号公報 国際公開 WO98/38675号パンフレット 特開2003−100762号公報 特開2003−77925号公報
前述の通り、無欠陥ウェーハをデバイス基板として採用する場合に、ウェーハ中の酸素濃度が高いと、デバイス製造プロセスにおいてデバイスが形成されるウェーハ表面近傍にまで酸素析出物やOSFが形成され、デバイス特性を悪化させることになる。そのため、高酸素濃度の無欠陥ウェーハを、そのままデバイス基板として適用することができない。
一方、低酸素濃度の無欠陥ウェーハを採用し、ゲッタリング能力を確保するため、ランプアニール炉を用いたRTA処理を適用しても、空孔の凍結による酸素析出物の形成可能な初期酸素濃度は7×1017atoms/cm3(ASTM F121−1979))程度までである。したがって、初期酸素濃度がこれより低い酸素濃度のウェーハでは酸素析出物を形成できないことから、ウェーハ内部にゲッタリング能力を具備させることができない。
本発明は、上述した無欠陥ウェーハに関する問題点に鑑みてなされたものであり、低酸素濃度の無欠陥ウェーハを採用した場合であっても、表面内部に高酸素濃度領域を形成する高温酸化熱処理と、その後の酸素析出物形成熱処理とを最適な条件で施すことにより、ウェーハ表面にDZ層を形成し、ウェーハ内部での酸素析出物の形成を促進することができるシリコンウェーハの熱処理方法を提供することを目的としている。
本発明者らは、上記課題を解決するため検討を重ねた結果、低酸素濃度のウェーハを用いる場合であっても、酸素雰囲気下での高温熱処理を施すことによりシリコンウェーハ表面から酸素の内方拡散を起こさせ、ウェーハ表面の内部に酸素濃度が高くなる領域を形成させることができ、その後の熱処理を施すことにより酸素析出物を安定して形成させ、ゲッタリング能力の向上を図れることを知見し、本発明を完成させた。
したがって、本発明の熱処理方法は、CZ法により製造されたシリコン単結晶から得られた酸素濃度が6.5〜12×1017atoms/cm3(ASTM F121−1979)の低酸素濃度シリコンウェーハを用いて熱処理する方法であって、前記シリコンウェーハの表面内部に高酸素濃度領域を形成する高温酸化熱処理を行い、その後、酸素析出物形成熱処理を施すことを特徴としている。
シリコンウェーハの表面から酸素を内方拡散するには、シリコンウェーハの酸素濃度より酸素固溶度が高くする必要があるが、シリコンウェーハの酸素固溶度はウェーハ温度に依存しており高温になればなるほど酸素固溶度も高くなる。例えば、ウェーハ温度が1350℃の酸素固溶度は18×1017atoms/cm3、1300℃の酸素固溶度は10.1×1017atoms/cm3、1250℃の酸素固溶度は8.49×1017atoms/cm3、1200℃の酸素固溶度は5.73×1017atoms/cm3、および700℃の酸素固溶度は1.23×1015atoms/cm3となる。
したがって、本発明の熱処理方法では、高温酸化熱処理として、酸素を5%以上含むガス雰囲気中で1250℃〜1380℃の温度で1〜20時間行うことにより、ウェーハ表面から酸素の内方拡散を起こさせ、内部に酸素濃度が高くなる領域を形成させることができる。
一方、SIMOXによりSOI基板を形成する工程では、シリコン基板表面から酸素イオン注入された領域に埋め込み酸化膜を形成するには、酸化雰囲気を用い、1300℃以上の温度で、4時間以上48時間以下のアニール熱処理が必要となる。特に、埋め込み酸化膜の成長を促進させるためには、前記酸化雰囲気として20%以上の酸素濃度を確保することが必要であり、かかる酸素濃度により、ウェーハ表面から酸素を十分に内方拡散させることができる。これにより、後工程の析出熱処理において容易に酸素析出物を形成できる。
本発明の熱処理方法では、高酸素濃度の領域を形成した後に施す酸素析出物形成熱処理は、酸素、窒素、不活性ガス、または混合ガス雰囲気中で450℃〜800℃の温度で1〜48時間行われる酸素析出核形成熱処理と、次いで酸素、窒素、不活性ガス、または混合ガス雰囲気中で800〜1100℃の温度で4〜48時間行われる酸素析出物成長熱処理とからなる。この2段階の熱処理からなる酸素析出物形成熱処理により、最適なサイズの酸素析出物を高密度に安定して形成させることができる。
本発明の熱処理方法では、前記酸素析出物形成熱処理を施す前に、急速昇降温加熱装置を用いて窒素ガス含有雰囲気中であり、20℃/秒以上の昇降温速度で1100〜1300℃の温度で1秒〜5分の熱処理を行うことができる。窒素ガスを含む雰囲気ガス中でRTA処理をすることにより、ウェーハ内部に新たに空孔を形成できるので、その後の酸素析出物形成熱処理を施すことにより、優れたゲッタリング効果を有するシリコンウェーハを得ることができる。
本発明の熱処理方法では、Grown−in欠陥が存在しない無欠陥ウェーハを使用するものであり、I領域に発生する格子間シリコン型点欠陥の凝集体である転位クラスター、およびV領域に発生する空孔型点欠陥の凝集体であるCOPが存在しない無欠陥領域からなるシリコン単結晶から得られたシリコンウェーハを使用することを特徴としている。
さらに、本発明の熱処理方法では、前記低酸素濃度シリコンウェーハとして、窒素濃度が1×1012〜5×1015atoms/cm3の範囲で含有するシリコン単結晶、または炭素濃度が1×1015〜5×1016atoms/cm3(ASTM F123−1981)の範囲で含有するシリコン単結晶から得られたシリコンウェーハを使用することができる。
本発明のシリコンウェーハの熱処理方法によれば、低酸素濃度の無欠陥ウェーハを採用した場合であっても、適正条件での高温酸化熱処理を施すことにより、ウェーハ表面から酸素の内方拡散を起こさせ、ウェーハ表面内部に酸素濃度が高くなる領域を形成させることができるので、その後の酸素析出物形成熱処理を最適な条件で施すことにより、ウェーハ表面にDZ層を形成し、ウェーハ内部に最適なサイズの酸素析出物を高密度に安定して形成させ、優れたゲッタリング効果を発揮することができる。さらに、SIMOXにより形成されるSOI基板のアニール熱処理としても適用できる。
本発明のシリコンウェーハの熱処理方法は、CZ法により製造されたシリコン単結晶から得られた低酸素濃度シリコンウェーハを用いて熱処理する方法であり、酸素雰囲気下での高温熱処理を施すことによりウェーハ表面から酸素の内方拡散を起こさせ、ウェーハ内部に高酸素濃度の領域を形成させる方法である。
(対象ウェーハの特性および結晶領域について)
このため、本発明が対象とする低酸素濃度シリコンウェーハの酸素濃度の上限は、12×1017atoms/cm3(ASTM F121−1979)とする。ところが、酸素濃度が4×1017atoms/cm3未満であると、酸素析出物の密度自体が大幅に低減し酸素析出そのものが起こり難いので、酸素濃度を4×1017atoms/cm3以上とする必要がある。さらに、酸素濃度が6.5×1017atoms/cm3未満であると、ウェーハ強度が低下しスリップが発生し易くなることから、酸素濃度を6.5×1017atoms/cm3以上とするのが望ましい。このような酸素析出物の密度およびウェーハ強度確保の観点から、本発明が対象とする低酸素濃度シリコンウェーハの酸素濃度の下限を6.5×1017atoms/cm3とする。
一方、酸素濃度が12×1017atoms/cm3を超えると、ウェーハ表層部に酸素析出物やOSFが発生し、デバイス特性を悪化させるおそれがある。このため、本発明が対象とするシリコンウェーハの酸素濃度を6.5〜12×1017atoms/cm3とした。
SIMOXにより形成されるSOI基板として、本発明のシリコン基板を用いる場合には、超高温熱処理を通すためにOSFや酸素析出物が縮小・消滅するため初期酸素濃度が高酸素濃度であっても問題ないことがわかった。すなわち、酸素濃度の下限を6.5×1017/cm3とすれば、上限を規定する必要はない。しかし、酸素濃度が過剰に高くなれば、割れ等の製作上の問題が生じることから、酸素濃度の上限を1.8×1018/cm3とするのが望ましい。
さらに、本発明が対象とするシリコンウェーハは、窒素濃度を1×1012〜5×1015atoms/cm3の範囲で含有するのが望ましい。窒素を含有させると、BMD密度がウェーハ全面に均一となり、酸素析出物の成長を促進させる。この効果を発揮するのは、1×1012atoms/cm3以上の含有が必要であり、一方、5×1015atoms/cm3を超えて含有させると、その溶解度から単結晶に含有させ得る限界に近い濃度であり、単結晶の全長にわたって均一に濃度を維持するのが困難になる。なお、窒素濃度は、初期シリコン溶融液量およびシリコン溶融液に初期添加した窒素量およびインゴットに対するウェーハの採取位置を基に、窒素の偏析係数から計算した値である。
また、本発明が対象とするシリコンウェーハは、炭素濃度を1×1015〜5×1016atoms/cm3(ASTM F123−1981)の範囲で含有するのが望ましい。炭素は、電気的に中性でゲッタリング作用を有する酸素析出核の成長を促進させるとともに、熱処理により格子間酸素(固溶酸素)が低下してウェーハ強度が低下するときに、強度を維持する効果があるので含有させることができる。この場合に、含有量が1×1015atoms/cm3未満では、その効果が十分現れず、多すぎる含有量ではCZ法の単結晶育成時に多結晶化しやすくなるので、5×1016atoms/cm3以下とするのが望ましい。
図4は、本発明が対象とする無欠陥ウェーハの結晶領域を模式的に例示した図である。すなわち、本発明では、I領域に発生する格子間シリコン型点欠陥の凝集体である転位クラスター、およびV領域に発生する空孔型点欠陥の凝集体であるCOPが存在しない無欠陥領域からなるシリコン単結晶から得られた無欠陥ウェーハを使用するものである。転位クラスターおよびCOPの存在しないシリコン単結晶を育成する場合に、通常の引き上げ条件に、水冷引き上げや水素ドープなどの手法を組み合わせたシリコン単結晶を適用することもできる。
したがって、図4に例示すように、本発明が対象とする無欠陥ウェーハの結晶領域は、前記図3に示す単結晶のBにおける引き上げ速度で育成した単結晶から得られたウェーハの結晶領域に相当させることができ、リング状OSF発生領域を含む酸素析出促進領域および酸素析出抑制領域の無欠陥領域のウェーハからなり、転位クラスターおよびCOPからなるGrown−in欠陥が存在することがない。
さらに、Grown−in欠陥が存在しない限りにおいては、前記図3に示す単結晶のCにおける引き上げ速度で育成した単結晶から得られたウェーハの結晶領域も適用することができる。
転位クラスターおよびCOP密度の測定結果は、評価方法に左右される。本発明において、Grown−in欠陥が存在しない結晶とは、Cuデコレーションによる評価方法で観察した場合に3.0/cm2以下であることをいう。この評価方法はSeccoエッチングより感度が高く、より小さいサイズの転位クラスターおよびCOPであっても検出することができる。
(高温酸化熱処理について)
本発明の熱処理方法では、高温酸化熱処理として酸素を5%以上含むガス雰囲気中で、1250℃〜1380℃の温度で1〜20時間の処理を行う。使用するガス雰囲気の酸素濃度が5%未満であると、ウェーハ表面からの酸素の内方拡散が不十分となるため、5%以上の含有が必要である。ガス雰囲気に混合させるガスとしては窒素、不活性ガスなどを適用することができる。
高温酸化熱処理において、加熱温度が1250℃未満であると十分な酸素の内方拡散を起こすことができず、一方、加熱温度が1380℃を超えて高温になると熱処理時にウェーハにスリップや反りが発生するおそれがある。そのため、高温酸化熱処理の加熱温度は1250℃〜1380℃とした。また、加熱時間は1時間未満では酸素内方拡散が不十分となり、20時間を超えて加熱しても酸素内方拡散の効果が飽和することから、1〜20時間の加熱時間とした。
本発明の熱処理方法では、高温酸化熱処理で1250℃〜1380℃×1〜20時間の処理を行った後、一般的に炉外取り出し温度は500℃〜700℃の範囲になるが、ウェーハが炉外取り出し温度まで降温される間に、酸素固溶度の観点からウェーハ表層部の酸素濃度は低くなり、ウェーハ表層部において酸素が外方拡散し、酸素析出物やOSFが存在しないDZ層が形成される。
SIMOXにより形成されたSOI基板の場合には、前記高温酸化熱処理として、酸素を20%以上含むガス雰囲気中で、1300℃〜1380℃の温度で4〜48時間の熱処理を行う。ここで、加熱温度を1300℃〜1380℃としたのは、シリコン基板表面から酸素イオン注入された領域に埋め込み酸化膜を形成するには1300℃以上の熱処理が必要であり、1380℃を超える熱処理ではウェーハにスリップや反りが発生するおそれがあることによる。また、埋め込み酸化膜の成長を促進させるためには、20%以上の酸素濃度の雰囲気が必要になる。
(酸素析出物形成熱処理およびRTA処理について)
本発明の熱処理方法で採用する酸素析出物形成熱処理は、酸素析出核形成熱処理および酸素析出物成長熱処理の2段階の熱処理を組み合わせて構成される。まず、酸素析出核形成熱処理が、酸素、窒素、不活性ガス、または混合ガス雰囲気中で450℃〜800℃×1〜48時間の条件で行われる。すなわち、高温酸化熱処理後に、直ちに酸素析出物が成長するような高温熱処理を行っても、酸素析出物の基となる酸素析出核が存在しないため、十分なサイズと密度とからなる酸素析出物を形成することができない。このため、1段階の熱処理として、ウェーハ内部に酸素析出核を形成させる温度で熱処理を行う必要がある。
酸素析出核形成熱処理で使用する雰囲気は、酸素、窒素、不活性ガス、または混合ガスを用いる。十分なBMDサイズ、BMD密度を確保するには、1〜48時間、望ましくは4〜24時間の処理時間が必要になる。
次に、酸素析出物成長熱処理が、酸素、窒素、不活性ガス、または混合ガス雰囲気中で800〜1100℃×4〜48時間の条件で行われる。酸素析出核が形成されたままの状態では、デバイス製造プロセスにおいて高温熱処理を受けた場合に微小な酸素析出核が消滅するおそれがある。このため、2段階の熱処理として、酸素析出核を成長させて十分な大きさの酸素析出物を形成させる温度で熱処理を行う必要がある。
酸素析出核を成長させて十分な大きさの酸素析出物を形成するには、800〜1100℃×4〜48時間の条件が必要になるが、通常、酸素析出物の評価熱処理として、1000℃×16時間がスタンダードの評価条件となっており、同条件で酸素析出物成長熱処理を行うことができる。
図5は、本発明の熱処理方法によって得られたシリコンウェーハの断面構成を模式的に示す図である。シリコンウェーハ1の表裏の表層面からは、ウェーハ表層部の酸素は外方拡散し酸素析出物やOSFが存在しないDZ層11が形成される。これらのDZ層の内側には、酸素析出物成長熱処理によって高いBMD密度を有する酸素析出物層12が形成される。また、このウェーハ1は、格子間シリコン型点欠陥の凝集体である転位クラスターおよび空孔型点欠陥の凝集体であるCOPが存在しない無欠陥領域からなるシリコン単結晶から得られたシリコンウェーハを用いることから、無欠陥ウェーハを構成する。
さらに、本発明の熱処理方法では、酸素析出物形成熱処理を施す前に、急速昇降温加熱装置を用いて窒素ガス含有雰囲気中であり、20℃/秒以上の昇降温速度で1100〜1300℃の温度で1秒〜5分のRTA処理を行うことができる。このRTA処理により、ウェーハ内部に空孔が注入される。
前述の通り、ここで対象とするウェーハは、点欠陥の凝集体が存在しないシリコンウェーハであるので、注入される空孔を対消滅させる格子間シリコン型点欠陥がほとんどなく、酸素析出に必要な空孔が効率的に注入できる。また、空孔型点欠陥もほとんど存在しないため、RTA処理により十分な空孔密度を確保することができる。
その後の酸素析出物形成熱処理を施すことにより、空孔への酸素析出が促進され、熱処理によって酸素析出核の安定化を図り、析出物の成長が行われる。すなわち、このRTA処理により、ウェーハ面内の酸素析出の均一化が図れ、十分なBMD密度の酸素析出物層を得ることができる。
本発明のシリコンウェーハの熱処理方法による効果を、比較例1、2および本発明例1〜5による具体的な実施例に基づいて説明する。
1.比較例
1−1.比較例1
酸素濃度が6.5×1017atoms/cm3、9×1017atoms/cm3および12×1017atoms/cm3(ASTM F121−1979)の3水準で、比抵抗が10Ω・cmからなる低酸素濃度ウェーハであって、その全面が無欠陥領域からなるシリコンウェーハを準備した。このウェーハに高温酸化熱処理を施すことなく、直ちに600℃から700℃まで0.3℃/分で昇温して4時間保持した後、さらに1000℃まで昇温して8時間保持する熱処理を施した。
1−2.比較例2
酸素濃度が6.5×1017atoms/cm3および10×1017atoms/cm3(ASTM F121−1979)の2水準で、比抵抗が10Ω・cmからなる低酸素濃度ウェーハであって、その全面が無欠陥領域からなるシリコンウェーハを準備した。このウェーハを横型バッチ式炉を用いて、酸素を1%含む(酸素分圧1%)ガス雰囲気中で1350℃×10時間の高温熱処理を施した。その後、600℃から700℃まで0.3℃/分で昇温して4時間保持した後、さらに1000℃まで昇温して16時間保持する熱処理を施した。
2.本発明例
2−1.本発明例1
酸素濃度が6.5×1017atoms/cm3、9×1017atoms/cm3および12×1017atoms/cm3(ASTM F121−1979)の3水準で、比抵抗が10Ω・cmからなる低酸素濃度ウェーハであって、その全面が無欠陥領域からなるシリコンウェーハを準備した。このウェーハを横型バッチ式炉を用いて、酸素(酸素分圧100%)雰囲気中で1300℃×10時間の高温酸化熱処理を施した。その後、600℃から700℃まで0.3℃/分で昇温して4時間保持した後、さらに1000℃まで昇温して8時間保持する熱処理を施した。
2−2.本発明例2
酸素濃度が6.5×1017atoms/cm3および11×1017atoms/cm3(ASTM F121−1979)の2水準で、比抵抗が10Ω・cmからなる低酸素濃度ウェーハであって、その全面が無欠陥領域からなるシリコンウェーハを準備した。このウェーハを横型バッチ式炉を用いて、酸素を50%含む(酸素分圧50%)ガス雰囲気中で1350℃×10時間の高温酸化熱処理を施した。その後、600℃から700℃まで0.3℃/分で昇温して4時間保持した後、さらに1000℃まで昇温して16時間保持する熱処理を施した。
2−3.本発明例3
酸素濃度が7.0×1017atoms/cm3および10×1017atoms/cm3(ASTM F121−1979)の2水準で、比抵抗が10Ω・cmからなる低酸素濃度ウェーハであって、その全面が無欠陥領域からなるシリコンウェーハを準備した。このウェーハを横型バッチ式炉を用いて、酸素を50%含む(酸素分圧50%)ガス雰囲気中で1350℃×10時間の高温酸化熱処理を施した。
得られたウェーハは、ランプアニール炉を用いてアンモニアガス雰囲気で、昇温速度50℃/秒で1200℃まで昇温し、120秒保持した後50℃/秒で400℃まで降温した。その後、横型バッチ式炉を用いて800℃で4時間保持した後、さらに1000℃まで昇温して16時間保持する熱処理を施した。
2−4.本発明例4
酸素濃度が7.0×1017atoms/cm3および10×1017atoms/cm3(ASTM F121−1979)の2水準で、比抵抗が10Ω・cmからなる低酸素濃度ウェーハであって、その全面が無欠陥領域からなるシリコンウェーハを準備した。得られたウェーハを用いて、注入エネルギー180KeV、ドーズ量4.0×1017/cm3になるように酸素イオン注入を実施した。
酸素注入されたウェーハを標準的なSIMOXアニール条件として、700℃投入後、酸素を1%含む雰囲気−アルゴンガスベースで1350℃まで昇温、5時間保持した後に、酸素を70%含む雰囲気でさらに10時間保持を行い、700℃まで降温した。得られたウェーハを600℃から700℃まで0.3℃/分で昇温して4時間保持した後、さらに1000℃まで昇温して8時間保持する熱処理を施した。
2−5.本発明例5
本発明例4と同じウェーハを用いて、注入エネルギー180KeV、ドーズ量4.0×1017/cm3になるように酸素イオン注入を実施した。次に700℃投入後、酸素を80%含む雰囲気で1350℃まで昇温して、40時間保持を行い、700℃まで降温した。得られたウェーハを600℃から700℃まで0.3℃/分で昇温して4時間保持した後、さらに1000℃まで昇温して8時間保持する熱処理を施した。
3.評価結果
比較例1、2、本発明例1〜5で得られたウェーハを2分割に劈開した後、ライトエッチ液にて3μmのエッチングを行い、ウェーハ断面の酸素析出物を光学顕微鏡を用いて観察した。比較例1、2では酸素析出物が殆ど観察されなかったが、本発明例1〜5のいずれも、酸素の内方拡散の酸素濃度ピークに相当する表面から約100μm深さの位置に、酸素析出物の密度が5×109/cm3以上観察できた。また、ウェーハ表面から約50μm深さまでDZ層が確認できた。特に、本発明例5では、高温・長時間の酸化処理のため酸素内方拡散量が増加したことで酸素析出物形成領域の拡大化を確認できた。
次に、比較例1、2および本発明例1〜5で得られたウェーハ表面にニッケル1×1012/cm2の故意汚染を施し、簡易的なデバイス熱シミュレーションを実施した。その後ライトエッチ液にて表面3μmのエッチングを行い表面欠陥のウェーハ表面の欠陥を光学顕微鏡を用いて観察した結果、比較例1、2ではシリコン表面にニッケルシリサイドが観察されたが、本発明例1〜5のいずれも、ニッケル汚染が補足されておりシリサイドは観察されなかった。
本発明のシリコンウェーハの熱処理方法によれば、低酸素濃度の無欠陥ウェーハを採用した場合であっても、適正条件での高温酸化熱処理を施すことにより、ウェーハ表面から酸素の内方拡散を起こさせ、ウェーハ表面内部に酸素濃度が高くなる領域を形成させることができるので、その後の酸素析出物形成熱処理を最適な条件で施すことにより、ウェーハ表面にDZ層を形成し、ウェーハ内部に最適なサイズの酸素析出物を高密度に安定して形成させ、優れたゲッタリング効果を発揮することができる。さらに、SIMOXにより形成されるSOI基板として用いる場合にも、前記SIMOXでの酸素イオン注入後に、適正条件での高温酸化熱処理を施し、その後の酸素析出物形成熱処理を施すことにより、上記と同様の効果を発揮することができる。これにより、低酸素濃度の無欠陥ウェーハの熱処理方法として、広く利用することができる。
シリコンウェーハで観察される典型的な欠陥分布の例を模式的に示す図である。 CZ法による育成段階における引き上げ速度と結晶欠陥の発生位置との関係を模式的に説明する図である。 単結晶内の引き上げ軸方向の温度勾配を改善して引き上げた場合における、引き上げ速度と結晶欠陥の発生位置との関係を模式的に示した図である。 本発明が対象とする無欠陥ウェーハの結晶領域を模式的に例示する図である。 本発明の熱処理方法によって得られたシリコンウェーハの断面構成を模式的に示す図である。
符号の説明
1:シリコンウェーハ、 11:DZ層
12:酸素析出物層

Claims (8)

  1. チョクラルスキー法により製造されたシリコン単結晶から得られた酸素濃度が6.5〜12×1017atoms/cm3(ASTM F121−1979)の低酸素濃度シリコンウェーハを用いて熱処理する方法であって、前記シリコンウェーハの表面内部に高酸素濃度領域を形成する高温酸化熱処理を行い、その後、酸素析出物形成熱処理を施すことを特徴とするシリコンウェーハの熱処理方法。
  2. 前記高温酸化熱処理が、酸素を5%以上含むガス雰囲気中で1250℃〜1380℃の温度で1〜20時間行われることを特徴とする請求項1記載のシリコンウェーハの熱処理方法。
  3. 前記シリコンウェーハをSIMOXにより形成されるSOI基板として用いる場合に、酸素濃度が6.5×1017/cm3(ASTM F121−1979)以上のシリコンウェーハを用い、高温酸化熱処理として、前記SIMOXによる酸素イオン注入後の埋め込み酸化膜形成のため、酸素を20%以上含むガス雰囲気中で1300℃〜1380℃の温度で4〜48時間の熱処理を行い、その後、酸素析出形成熱処理を施すことを特徴とする請求項1記載のシリコンウェーハの熱処理方法。
  4. 前記酸素析出物形成熱処理が、酸素、窒素、不活性ガス、または混合ガス雰囲気中で450℃〜800℃の温度で1〜48時間行われる酸素析出核形成熱処理と、次いで酸素、窒素、不活性ガス、または混合ガス雰囲気中で800〜1100℃の温度で4〜48時間行われる酸素析出物成長熱処理とからなることを特徴とする請求項1または3記載のシリコンウェーハの熱処理方法。
  5. 前記酸素析出物形成熱処理を施す前に、急速昇降温加熱装置を用いて窒素ガス含有雰囲気中であり、20℃/秒以上の昇降温速度で、1100〜1300℃の温度で1秒〜5分の熱処理を行うことを特徴とする請求項1、3または4記載のシリコンウェーハの熱処理方法。
  6. 格子間シリコン型点欠陥の凝集体(例えば、転位クラスター)および空孔型点欠陥の凝集体(例えば、COP)が存在しない無欠陥領域からなるシリコン単結晶から得られたシリコンウェーハを使用することを特徴とする請求項1〜5いずれかに記載のシリコンウェーハの熱処理方法。
  7. 窒素濃度が1×1012〜5×1015atoms/cm3の範囲で含有するシリコン単結晶から得られたシリコンウェーハを使用することを特徴とする請求項1〜6いずれかに記載のシリコンウェーハの熱処理方法。
  8. 炭素濃度が1×1015〜5×1016atoms/cm3(ASTM F123−1981)の範囲で含有するシリコン単結晶から得られたシリコンウェーハを使用することを特徴とする請求項1〜7記載のシリコンウェーハの熱処理方法。
JP2005234107A 2005-02-18 2005-08-12 シリコンウェーハの熱処理方法 Pending JP2006261632A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005234107A JP2006261632A (ja) 2005-02-18 2005-08-12 シリコンウェーハの熱処理方法
TW095101062A TW200631101A (en) 2005-02-18 2006-01-11 Method for heat treatment of silicon wafers
KR1020060010746A KR100758088B1 (ko) 2005-02-18 2006-02-03 실리콘 웨이퍼의 열처리 방법
US11/355,946 US20060189169A1 (en) 2005-02-18 2006-02-17 Method for heat treatment of silicon wafers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005041513 2005-02-18
JP2005234107A JP2006261632A (ja) 2005-02-18 2005-08-12 シリコンウェーハの熱処理方法

Publications (1)

Publication Number Publication Date
JP2006261632A true JP2006261632A (ja) 2006-09-28

Family

ID=36913332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005234107A Pending JP2006261632A (ja) 2005-02-18 2005-08-12 シリコンウェーハの熱処理方法

Country Status (4)

Country Link
US (1) US20060189169A1 (ja)
JP (1) JP2006261632A (ja)
KR (1) KR100758088B1 (ja)
TW (1) TW200631101A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028658A1 (ja) * 2007-08-29 2009-03-05 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法、igbt用シリコン単結晶ウェーハの抵抗率保証方法
JP2009212353A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
US8252700B2 (en) 2009-01-30 2012-08-28 Covalent Materials Corporation Method of heat treating silicon wafer
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP2016504759A (ja) * 2012-11-19 2016-02-12 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP2021500302A (ja) * 2017-10-26 2021-01-07 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンで構成された半導体ウェハ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135988A1 (en) * 2006-12-07 2008-06-12 Maxim Integrated Products, Inc. Method to reduce semiconductor device leakage
JP2010027959A (ja) * 2008-07-23 2010-02-04 Sumco Corp 高抵抗simoxウェーハの製造方法
US20120049330A1 (en) * 2009-05-15 2012-03-01 Sumco Corporation Silicon wafer and method for producing the same
WO2010140323A1 (ja) * 2009-06-03 2010-12-09 コバレントマテリアル株式会社 シリコンウェーハ及びシリコンウェーハの熱処理方法
JP2011138955A (ja) * 2009-12-28 2011-07-14 Siltronic Japan Corp シリコンウェハ及びシリコンウェハの製造方法
KR101041147B1 (ko) 2010-04-07 2011-06-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 박막 트랜지스터의 액티브층의 제조 방법 및 표시 장치
KR101160267B1 (ko) * 2011-01-27 2012-06-27 주식회사 엘지실트론 웨이퍼 상에 원추형 구조물 형성 방법
JP5997552B2 (ja) * 2011-09-27 2016-09-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
GB201121655D0 (en) * 2011-12-16 2012-01-25 Element Six Ltd Substrates for semiconductor devices
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
KR102175689B1 (ko) * 2014-07-31 2020-11-09 글로벌웨이퍼스 씨오., 엘티디. 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
CN110389108A (zh) * 2019-08-16 2019-10-29 西安奕斯伟硅片技术有限公司 一种单晶硅缺陷区域的检测方法及装置
US11695048B2 (en) * 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
CN114182355B (zh) * 2021-11-30 2023-03-28 徐州鑫晶半导体科技有限公司 消除间隙型缺陷B-swirl的方法、硅片及电子器件
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291097A (ja) * 1992-04-10 1993-11-05 Nippon Steel Corp シリコン基板およびその製造方法
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
EP1035235A4 (en) * 1998-08-31 2002-05-15 Shinetsu Handotai Kk METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS
WO2000041227A1 (fr) * 1998-12-28 2000-07-13 Shin-Etsu Handotai Co.,Ltd. Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium
US20020142170A1 (en) * 1999-07-28 2002-10-03 Sumitomo Metal Industries, Ltd. Silicon single crystal, silicon wafer, and epitaxial wafer
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JPWO2003003441A1 (ja) * 2001-06-28 2004-10-21 信越半導体株式会社 アニールウェーハの製造方法及びアニールウェーハ
TWI303282B (en) * 2001-12-26 2008-11-21 Sumco Techxiv Corp Method for eliminating defects from single crystal silicon, and single crystal silicon
KR100685161B1 (ko) * 2002-07-17 2007-02-22 가부시키가이샤 섬코 고저항 실리콘 웨이퍼 및 이의 제조방법
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Sumco シリコンウェーハの製造方法
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
KR20060040733A (ko) * 2003-08-12 2006-05-10 신에쯔 한도타이 가부시키가이샤 웨이퍼의 제조방법
JP3985768B2 (ja) * 2003-10-16 2007-10-03 株式会社Sumco 高抵抗シリコンウェーハの製造方法
EP1677344B1 (en) * 2003-10-21 2013-11-06 SUMCO Corporation Process for producing high resistivity silicon wafer, and process for producing epitaxial wafer and soi wafer
JP2005229062A (ja) * 2004-02-16 2005-08-25 Canon Inc Soi基板及びその製造方法
JP2007022863A (ja) * 2005-07-19 2007-02-01 Sumco Corp シリコン単結晶の育成方法およびシリコンウェーハの製造方法
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Sumco シリコン半導体基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291097A (ja) * 1992-04-10 1993-11-05 Nippon Steel Corp シリコン基板およびその製造方法
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009028658A1 (ja) * 2007-08-29 2009-03-05 Sumco Corporation Igbt用のシリコン単結晶ウェーハ及びigbt用のシリコン単結晶ウェーハの製造方法、igbt用シリコン単結晶ウェーハの抵抗率保証方法
JP5278324B2 (ja) * 2007-08-29 2013-09-04 株式会社Sumco Igbt用シリコン単結晶ウェーハの製造方法
JP2009212353A (ja) * 2008-03-05 2009-09-17 Sumco Corp シリコン基板とその製造方法
US8864907B2 (en) 2008-03-05 2014-10-21 Sumco Corporation Silicon substrate and manufacturing method of the same
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
US8252700B2 (en) 2009-01-30 2012-08-28 Covalent Materials Corporation Method of heat treating silicon wafer
JP2016504759A (ja) * 2012-11-19 2016-02-12 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP2019004173A (ja) * 2012-11-19 2019-01-10 サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP2021500302A (ja) * 2017-10-26 2021-01-07 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンで構成された半導体ウェハ
JP2022122935A (ja) * 2017-10-26 2022-08-23 ジルトロニック アクチエンゲゼルシャフト 単結晶シリコンで構成された半導体ウェハ
US11639558B2 (en) 2017-10-26 2023-05-02 Siltronic Ag Method for producing a semiconductor wafer composed of monocrystalline silicon
JP7331203B2 (ja) 2017-10-26 2023-08-22 ジルトロニック アクチエンゲゼルシャフト 単結晶シリコンで構成された半導体ウェハ

Also Published As

Publication number Publication date
TW200631101A (en) 2006-09-01
KR100758088B1 (ko) 2007-09-11
KR20060093030A (ko) 2006-08-23
TWI336499B (ja) 2011-01-21
US20060189169A1 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
KR100758088B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP5188673B2 (ja) Igbt用のシリコンウェーハ及びその製造方法
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
WO2010119614A1 (ja) アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法
KR101020436B1 (ko) 실리콘 단결정 웨이퍼 및 그 제조 방법
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
JP2004533125A (ja) イオン注入によるイントリンシックゲッタリングを有するシリコン・オン・インシュレータ構造体を製造する方法
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
JP2003524874A (ja) 非酸素析出性のチョクラルスキーシリコンウエハ
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
JP2010267846A (ja) シリコンウェーハおよびその製造方法
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
JP4154881B2 (ja) シリコン半導体基板の熱処理方法
JP2007235153A (ja) 高抵抗シリコンウエーハ及びその製造方法
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2003297839A (ja) シリコンウエーハの熱処理方法
TW201542894A (zh) 由矽構成的半導體晶圓和其製造方法
WO2002049091A1 (fr) Procede de fabrication d'une tranche de recuit et tranche obtenue
JP2009231429A (ja) シリコンウェーハの製造方法
JP2006188423A (ja) シリコンエピタキシャルウエーハ、アニールウエーハならびにこれらの製造方法
JP2010287885A (ja) シリコンウェーハおよびその製造方法
JP5262021B2 (ja) シリコンウェーハ及びその製造方法
JP4360770B2 (ja) 凝集自己格子間原子欠陥を含まないチョクラルスキーシリコンの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214