JP2003524874A - 非酸素析出性のチョクラルスキーシリコンウエハ - Google Patents

非酸素析出性のチョクラルスキーシリコンウエハ

Info

Publication number
JP2003524874A
JP2003524874A JP2000569427A JP2000569427A JP2003524874A JP 2003524874 A JP2003524874 A JP 2003524874A JP 2000569427 A JP2000569427 A JP 2000569427A JP 2000569427 A JP2000569427 A JP 2000569427A JP 2003524874 A JP2003524874 A JP 2003524874A
Authority
JP
Japan
Prior art keywords
wafer
temperature
oxygen
heat treatment
atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000569427A
Other languages
English (en)
Inventor
ロバート・ジェイ・ファルスター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2003524874A publication Critical patent/JP2003524874A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Abstract

(57)【要約】 本発明は、チョクラルスキー単結晶シリコンウエハを処理して、存在する酸素クラスターおよび酸素析出物を溶解し、同時にその後の酸素析出熱処理の時にそれらの形成を防止する方法に関する。この方法は、（ｉ）ウエハを、急速熱アニーリング装置において、少なくとも１１５０℃の温度で、少なくとも１０００ｐｐｍａの酸素濃度を有する雰囲気中で熱処理すること、あるいは（ｉｉ）ウエハを急速熱アニーリング装置において少なくとも約１１５０℃の温度で熱処理し、その後、単結晶シリコンにおける空孔の数密度を、ウエハが続いて酸素析出熱処理に供された場合に酸素析出物が形成されないような値に低下させるために、熱処理時に達成された最高温度から、空孔が比較的移動しやすい温度範囲への冷却速度を制御することを含む。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、一般的には、電子部品を製造する際に使用される半導体材料基板、
特に、シリコンウエハの製造に関する。より詳細には、本発明は、チョクラルス
キー単結晶シリコンウエハを処理して、存在する酸素クラスターおよび酸素析出
物を溶解し、同時にその後の酸素析出熱処理のときにそれらの形成を防止する方
法に関する。 半導体電子部品のほとんどの製造方法の出発物質である単結晶シリコンは一般
に、単一種結晶を溶融シリコンに浸漬し、次に遅い引き上げによって成長させる
、いわゆるチョクラルスキー法によって製造される。溶融シリコンは石英ルツボ
に装填されるので、種々の不純物、主に酸素、によって汚染される。溶融塊の温
度におけるシリコン中の酸素の溶解度および凝固シリコンにおける酸素の事実上
の偏析係数によって測定されるある濃度に酸素が到達するまで、シリコン溶融塊
の温度において、酸素が結晶格子に入る。そのような濃度は、電子デバイス製造
プロセスに一般的な温度における固体シリコン中の酸素の溶解度より大きい。結
晶が溶融塊から成長し冷却し、従ってその中の酸素の溶解度が急速に減少し、そ
れによって、得られるスライスまたはウエハにおいて酸素が過飽和濃度において
存在する。
【０００２】 電子デバイスを製造する際に典型的に用いられる熱処理サイクルのときに、酸
素析出物の核形成中心が形成され、最終的には大きな酸素クラスターまたは酸素
析出に成長することがある。そのような析出物がウエハの活性なデバイス領域に
存在することによって、デバイスの働きが損なわれ得る。歴史的には、この問題
を解決するために、電子デバイスの製造プロセスには、（一般には「デニューデ
ッドゾーン」または「無析出物領域」と呼ばれる）酸素析出を含まない帯域また
は領域をウエハの表面近くに有するシリコンを製造することを目的とした一連の
工程が含まれていた。デニューデッドゾーンは、例えば、（ａ）高温（＞１１０
０℃）において不活性雰囲気中で少なくとも約４時間にわたる酸素の外方拡散熱
処理、（ｂ）低温（６００℃〜７５０℃）での酸素析出物核形成、および（ｃ）
高温（１０００℃〜１１５０℃）での酸素析出物（ＳｉＯ２）の成長などの高温
−低温−高温の熱系列で形成させることができる。例えば、Ｆ．Ｓｈｉｍｕｒａ
、半導体シリコン結晶技術（Ａｃａｄｅｍｉｃ Ｐｒｅｓｓ，Ｉｎｃ．、Ｓａｎ
Ｄｉｅｇｏ、Ｃａｌｉｆｏｒｎｉａ（１９８９年）、３６１頁〜３６７頁）お
よびそれに引用される参考文献を参照。
【０００３】 しかし、最近では、ＤＲＡＭ製造方法のような先進の電子デバイス製造方法が
、高温プロセス段階の使用を最少限にするようになってきている。これらのプロ
セスには、高温プロセス段階をまだ使用して、デニューデッドゾーンを形成して
いるものもあるが、そのような材料に対する許容度は非常に低く、商業的に存続
できる製品になりえない。他の現在の高度に先進の電子デバイス製造方法は、外
部拡散段階を全く含まない。活性デバイス領域における酸素析出に付随する問題
の故に、これらの電子デバイス製造者は、工程条件下にウエハのどの位置にも酸
素析出物を形成しないシリコンウエハを使用しなければならない。
【０００４】 従って、デバイスを製造する前に、シリコンウエハ中に存在する酸素クラスタ
ーまたは酸素析出物を、ウエハにおける酸素析出物の将来の形成が防止されるよ
うな方式で溶解させ得る方法が求められている。
【０００５】 （発明の開示） 従って、本発明の目的には下記のことが含まれる：酸素クラスターおよび酸素
析出物が溶解されているチョクラルスキー単結晶シリコンウエハならびにその製
造方法を提供すること；および酸素析出熱処理に供されたときに酸素析出物また
は酸素クラスターが形成されないそのようなウエハを提供すること。
【０００６】 従って、簡単に記載すると、本発明は、チョクラルスキー単結晶シリコンウエ
ハを急速アニーリング装置において熱処理する方法であって、酸素クラスターを
溶解し、かつその後の熱処理工程から生じる将来の析出物形成を防止するための
熱処理方法に関する。この方法は、ウエハを、少なくとも約１１５０℃の温度で
、少なくとも１０００ｐｐｍａの酸素濃度を有する雰囲気中で熱処理して、存在
する酸素クラスターを溶解させて、酸素析出熱処理に供されたときに酸素析出物
が形成され得ないウエハを得ることを含む。
【０００７】 本発明はさらに、チョクラルスキー単結晶シリコンウエハを熱処理する方法で
あって、酸素析出物または酸素クラスターを溶解し、かつその後の熱処理工程か
ら生じる将来の析出物形成を防止するための熱処理方法に関する。この方法は、
ウエハを急速アニーリング装置において少なくとも約１１５０℃の温度で熱処理
して、存在する酸素クラスターまたは酸素析出物を溶解すること、および熱処理
されたウエハの約９５０℃未満の温度への冷却速度を制御して、酸素析出熱処理
に供されたときに酸素析出物が形成され得ないウエハを得ることを含む。
【０００８】 本発明はなおさらに、チョクラルスキー単結晶シリコンウエハを熱処理する方
法であって、酸素析出物または酸素クラスターを溶解し、かつその後の熱処理工
程から生じる将来の析出物形成を防止するための熱処理方法に関する。この方法
は、ウエハを、急速アニーリング装置において、少なくとも約１１５０℃の温度
で、雰囲気中で熱処理して、存在する酸素クラスターまたは酸素析出物を溶解す
ることを含む。熱処理されたウエハは、次いで、約９５０℃〜１１５０℃の間の
温度に、約２０℃を超える速度で冷却され、その後、約９５０℃〜１１５０℃の
間の温度で熱アニーリング処理され、酸素析出熱処理に供されたときに酸素析出
物が形成され得ないウエハにされる。
【０００９】 本発明の他の目的および特徴は、本明細書中下記において一部が明らかであり
、一部が示されている。
【００１０】 （好適な実施態様の詳細な説明） 本発明の方法により、酸素析出物または酸素クラスターならびにこれらの析出
物が関連する他の欠陥の濃度が低下した単結晶シリコンウエハを得るための手段
が提供される。さらに、本発明の方法により、本質的に任意のその後の酸素析出
熱処理（例えば、８００℃の温度で４時間、および次いで、１０００℃で１６時
間にわたるウエハのアニーリング処理）のときに酸素の析出物が形成されないウ
エハが得られる。従って、本発明の方法は、大きな酸素クラスターおよびある種
の酸素誘導積層欠陥（「ＯＩＳＦ」）核などの様々な以前から存在する欠陥をウ
エハ全域で消滅または溶解させるように作用する。ウエハに残存する溶解した酸
素は、ウエハが酸素析出熱処理に供された場合でも、析出しない。
【００１１】 本発明の方法の出発材料は、従来のチョクラルスキー（Czochralski）結晶成
長法に従って成長させた単結晶インゴットからスライスされた単結晶ウエハであ
る。そのような方法は、標準的なシリコンスライス技術、ラップ処理（lapping
）技術、エッチング技術および研磨技術と同様に、例えば、F.Shimura、Semicon ductor Silicon Crystal Technology 、Academic Press（1989）、およびSilicon Chemical Etching （J.Grabmaier編）Springer-Verlag、New York（1982）に開
示されている（これらは参考として本明細書中に援用される）。シリコンウエハ
は、研磨されたシリコンウエハ、あるいはラップ処理およびエッチングが行われ
た非研磨のシリコンウエハであり得る。さらに、ウエハは、優勢な真性の点欠陥
として空孔または自己格子間原子の点欠陥を有し得る。例えば、ウエハは、中心
から縁まで空孔が優勢に存在するか、中心から縁まで自己格子間原子が優勢に存
在するか、あるいは、軸対称的な環状の自己格子間原子優勢材によって囲まれた
空孔優勢材の中心コアを含有し得る。
【００１２】 チョクラルスキー成長シリコンは、典型的には、約５×１０１７原子／ｃｍ３ 〜約９×１０１７原子／ｃｍ３（ASTM標準F-121-83）の範囲内の酸素濃度を有す
る。ウエハの酸素析出挙動は、本質的に本発明の方法によって消去されない（す
なわち、ウエハは、酸素析出熱処理に付された場合にさえ、本質的に非酸素析出
性にされる。）ので、出発ウエハの酸素濃度は、チョクラルスキープロセスによ
って到達可能な範囲内の任意の濃度またはその範囲外の任意の濃度でさえあり得
る。シリコンの融点（約１４１０℃）温度から約７５０℃〜約３５０℃の範囲へ
の単結晶シリコンインゴットの冷却速度に依存して、酸素析出物の核形成中心が
、ウエハがスライスされる単結晶シリコンインゴットに形成し得る。
【００１３】 出発材料におけるこのような核形成中心の有無は本発明にとって重要でない。
しかし、好ましくは、これらの中心は、本発明の急速熱アニーリング熱処理によ
って溶解させることができる。
【００１４】 本発明の方法により、単結晶シリコンウエハは、ウエハが高い温度に加熱され
る熱処理工程に最初に供される。好ましくは、この熱処理工程は、ウエハを目標
温度まで急速に加熱して、その温度で比較的短時間にわたってアニーリングする
急速熱アニーリング装置において行われる。一般に、ウエハは、１１５０℃を超
える温度に、好ましくは少なくとも１１７５℃の温度に、より好ましくは少なく
とも約１２００℃の温度に、そして最も好ましくは約１２００℃〜１２７５℃の
間の温度に供される。ウエハは、一般には、このような温度で、少なくとも１秒
間、典型的には少なくとも数秒間（例えば、３秒間）、好ましくは数十秒間（例
えば、２０秒間、３０秒間、４０秒間または５０秒間）、そして以前から存在す
る欠陥に応じて、（市販されている急速熱アニーリング装置の限界に近い）約６
０秒までの範囲であり得る時間にわたって維持される。
【００１５】 急速熱アニーリング処理は、ウエハが高出力光源の列によって個々に加熱され
る多数の市販の急速熱アニーリング（「ＲＴＡ」）処理炉のいずれかで行うこと
ができる。ＲＴＡ炉は、シリコンウエハを急速に加熱することができる。例えば
、ＲＴＡ炉は、ウエハを室温から１２００℃まで数秒間で加熱することができる
。そのような市販のＲＴＡ炉の１つは、AG Associates（Mountain View、CA）か
ら入手できるモデル６１０炉である。
【００１６】 １１５０℃を超える温度でウエハを熱処理することによって、様々な以前から
存在する酸素クラスターおよびＯＩＳＦ核の溶解が生じる。さらに、そのような
熱処理により、ウエハにおける結晶格子の空孔の数密度が増大する。
【００１７】 今日までに得られた情報により、ある種の酸素関連の欠陥（例えば、環状酸化
誘導積層欠陥（ＯＩＳＦ）など）は、高濃度の空孔の存在によって触媒された高
温で核形成される酸素凝集物であることが示唆されている。さらに、空孔が多い
領域において、酸素のクラスター化が、酸素析出物の核形成中心が不足している
領域に挙動がより類似している空孔濃度が低い領域とは対照的に、高い温度で急
速に生じると考えられている。従って、酸素の析出挙動は空孔濃度によって影響
を受けるので、熱処理ウエハにおける空孔の密度数は、その後の酸素析出熱処理
における酸素の析出を避けるために本発明の方法で制御される。
【００１８】 本発明の方法の第１の実施形態において、熱処理されたウエハの空孔濃度は、
少なくとも部分的には、熱処理が行われる雰囲気を制御することによって制御さ
れる。今日までに得られた実験的証拠は、著量の酸素が存在することにより、熱
処理されたウエハの空孔濃度が抑制されることを示唆している。何らかの特定の
理論にとらわれるものではないが、酸素存在下での急速熱アニーリング処理はシ
リコン表面の酸化をもたらし、その結果として、シリコンの自己格子間原子の内
側への流れが生じるように作用すると考えられている。自己格子間原子のこの内
側への流れは、表面で始まり、その後、内側に移動する再結合を生じさせること
によって空孔濃度プロファイルを徐々に変化させる効果を有している。
【００１９】 その機構にかかわらず、急速熱アニーリング工程は、本発明の方法の第１の実
施形態においては酸素含有雰囲気の存在下で行われる。すなわち、アニーリング
は、酸素ガス（Ｏ２）、水蒸気、または曝されたシリコン表面を酸化し得る酸素
含有化合物ガスを含有する雰囲気のもとで行われる。従って、雰囲気は、全体が
酸素または酸素化合物からなってもよく、あるいはアルゴンなどの非酸化性ガス
をさらに含んでもよい。しかし、雰囲気が完全に酸素でない場合、雰囲気は、少
なくとも約０．００１気圧（ａｔｍ）（すなわち、１，０００百万部率原子（ｐ
ｐｍａ））の酸素分圧を含有することが好ましいことに留意しなければならない
。より好ましくは、雰囲気中の酸素分圧は少なくとも０．００２ａｔｍ（２，０
００ｐｐｍａ）であり、さらにより好ましくは０．００５ａｔｍ（５，０００ｐ
ｐｍａ）であり、さらにより好ましくは０．０１ａｔｍ（１０，０００ｐｐｍａ
）である。
【００２０】 真性の点欠陥（空孔およびシリコンの自己格子間原子）は、温度に依存した拡
散速度で単結晶シリコンに拡散し得る。従って、真性の点欠陥の濃度プロファイ
ルは、温度を関数とする再結合速度、および真性の点欠陥の拡散性の関数である
。例えば、真性の点欠陥は、ウエハが急速熱アニーリング工程でアニーリングさ
れる温度の近傍における温度では比較的移動しやすいが、７００℃もの温度にお
いては、商業的で実用的な任意の時間では本質的に移動し得ない。今日までに得
られた実験的証拠により、空孔の有効拡散速度は、約７００℃よりも低い温度で
はかなり遅いこと、そして、おそらくは８００℃、９００℃または１，０００℃
でさえも、空孔は、商業的で実用的な任意の時間では移動し得ないと見なされ得
ることが示唆されている。
【００２１】 従って、本発明の第２の実施形態においては、熱処理されたウエハの空孔濃度
は、空孔が比較的移動しやすい温度範囲へのウエハの冷却速度を制御することに
よって少なくとも部分的には制御される。ウエハの温度がこの温度範囲に低下す
るときに、空孔はウエハの表面まで拡散して消滅する。従って、ウエハがこの範
囲の温度で維持される時間の長さおよび温度の高さに依存した変化度を有する空
孔濃度プロファイルの変化が得られる。一般に、温度が高く、拡散時間が長いほ
ど、拡散は大きくなる。一般に、アニーリング温度から、空孔が実際上移動しな
くなる温度（例えば、約９５０℃）までの平均冷却速度は、好ましくは２０℃／
秒以下であり、より好ましくは約１０℃／秒以下であり、さらにより好ましくは
約５℃／秒以下である。
【００２２】 あるいは、高温アニーリング後のウエハの温度は、約１１５０℃未満の温度で
、しかし約９５０℃よりも高い温度に（例えば、約２０℃／秒よりも大きな速度
で）急速に下げられ、保持温度に依存する時間にわたって保つことができる。例
えば、１１５０℃付近の温度の場合には、数秒（例えば、少なくとも約２秒、３
秒、４秒、６秒またはそれ以上）で充分であるが、９５０℃付近の温度の場合に
は、数分（例えば、少なくとも約２分、３分、４分、６分またはそれ以上）が、
空孔濃度を充分に低下させるために必要とされ得る。
【００２３】 ウエハが、結晶格子の空孔が単結晶シリコン内で比較的移動しやすい温度範囲
の外側の温度に冷却されると、冷却速度は、ウエハの析出特性に大きく影響しな
いようであり、従って、あまり重要でないようである。
【００２４】 都合よいことに、冷却工程は、加熱工程が行われる同じ雰囲気中で行うことが
できる。好適な雰囲気には、例えば、窒化物形成雰囲気（すなわち、窒素ガス（
Ｎ２）、または曝されたシリコン表面に窒化物を形成し得るアンモニアなどの窒
素含有化合物ガスを含有する雰囲気）；酸化性（酸素含有）雰囲気；非酸化性で
窒化物非形成性の雰囲気（例えば、アルゴン、ヘリウム、ネオン、二酸化炭素な
ど）およびこれらの組合せが含まれる。
【００２５】 本発明の方法において用いられる急速熱アニーリングにより、ウエハの前表面
および後表面の表面からの少量の酸素の外方拡散が生じ得る一方で、得られた熱
処理ウエハは、シリコン表面からの距離を関数とする実質的に一様な格子間酸素
濃度を有する。例えば、熱処理されたウエハは、ウエハの中心から、シリコン表
面の約１５ミクロン以内のウエハ領域まで実質的に一様な濃度の格子間酸素を有
する。より好ましくは、シリコンの中心から、シリコン表面の約１０ミクロン以
内のウエハ領域まである。さらにより好ましくは、シリコンの中心から、シリコ
ン表面の約５ミクロン以内のウエハ領域まである。最も好ましくは、シリコンの
中心から、シリコン表面の約３ミクロン以内のウエハ領域まである。これに関連
して、実質的に一様な酸素濃度とは、酸素濃度の変動が約５０％以下、好ましく
は約２０％以下、最も好ましくは約１０％であることを意味するものとする。
【００２６】 上記を参照して、本発明のいくつかの目的が達成されていることが理解される
。様々な変化が、本発明の範囲から逸脱することなく上記の組成物または方法に
おいてなされ得るので、上記の説明に含まれるすべての事項は例示的であり、限
定的な意味ではないものとする。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１２月５日（２０００．１２．５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＣＮ，ＪＰ，Ｋ Ｒ，ＳＧ

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 酸素析出物を溶解するためにチョクラルスキー単結晶シリコ
    ンウエハを熱処理する方法であって、前記ウエハを、急速熱アニーリング装置に
    おいて、少なくとも約１１５０℃の温度で、少なくとも約１０００ｐｐｍａの酸
    素濃度を有する雰囲気中で熱処理することを含んでなる方法。
  2. 【請求項２】 前記ウエハを約１２００℃〜約１２７５℃の間の温度で熱処
    理する、請求項１に記載の方法。
  3. 【請求項３】 前記雰囲気は酸素濃度が少なくとも約２０００ｐｐｍａであ
    る、請求項１または２に記載の方法。
  4. 【請求項４】 前記雰囲気は酸素濃度が少なくとも約５０００ｐｐｍａであ
    る、請求項１または２に記載の方法。
  5. 【請求項５】 前記雰囲気は酸素濃度が少なくとも約１０，０００ｐｐｍａ
    である、請求項１または２に記載の方法。
  6. 【請求項６】 前記ウエハを少なくとも約２０秒間熱処理する、請求項１ま
    たは２に記載の方法。
  7. 【請求項７】 前記ウエハを少なくとも約４０秒間熱処理する、請求項１ま
    たは２に記載の方法。
  8. 【請求項８】 酸素析出物を溶解するためにチョクラルスキー単結晶シリコ
    ンウエハを熱処理する方法であって、前記ウエハを急速熱アニーリング装置にお
    いて少なくとも約１１５０℃の温度で熱処理すること、および熱処理中に達成さ
    れた最高温度から、空孔が比較的移動しやすい温度範囲への冷却速度を制御して
    、単結晶シリコンにおける空孔の数密度を、前記ウエハが酸素析出熱処理に供さ
    れたときに、酸素析出物が前記熱処理ウエハに形成されないような値に減らすこ
    とを含んでなる方法。
  9. 【請求項９】 前記ウエハを約１２００℃〜約１２７５℃の間の温度で熱処
    理する、請求項８に記載の方法。
  10. 【請求項１０】 前記冷却速度を、熱処理時に達成される最高温度から約９
    ００℃の温度までの間で制御する、請求項８に記載の方法。
  11. 【請求項１１】 前記冷却速度は約２０℃／秒未満である、請求項８、９ま
    たは１０に記載の方法。
  12. 【請求項１２】 前記冷却速度は約１０℃／秒未満である、請求項８、９ま
    たは１０に記載の方法。
  13. 【請求項１３】 前記冷却速度は約５℃／秒未満である、請求項８、９また
    は１０に記載の方法。
  14. 【請求項１４】 前記ウエハを窒化物形成雰囲気中で冷却する、請求項８、
    ９または１０に記載の方法。
  15. 【請求項１５】 前記ウエハを酸化性雰囲気中で冷却する、請求項８、９ま
    たは１０に記載の方法。
  16. 【請求項１６】 前記ウエハを、窒化物非形成性で非酸化性の雰囲気中で冷
    却する、請求項８、９または１０に記載の方法。
  17. 【請求項１７】 酸素クラスターを溶解し、かつ酸素析出熱処理から生じる
    将来の析出物形成を防止するために、チョクラルスキー単結晶シリコンウエハを
    熱処理する方法であって、 前記ウエハを少なくとも約１１５０℃の温度で急速熱アニーリング装置におい
    て熱処理して、以前から存在する酸素クラスターを溶解すること； 前記熱処理ウエハを、約２０℃を超える速度で、約９５０℃〜１１５０℃の間
    の温度に冷却すること； 前記冷却ウエハを約９５０℃〜約１１５０℃の間の温度で熱アニーリング処理
    して、酸素析出熱処理に供されたときに酸素析出物が形成され得ないウエハを得
    ること を含む方法。
  18. 【請求項１８】 前記ウエハを約１２００℃〜約１２７５℃の間の温度で熱
    処理する、請求項１７に記載の方法。
  19. 【請求項１９】 前記冷却ウエハを約９５０℃の温度で約２分間熱アニーリ
    ング処理する、請求項１７または１８に記載の方法。
  20. 【請求項２０】 前記冷却ウエハを約９５０℃の温度で約６分間熱アニーリ
    ング処理する、請求項１７または１８に記載の方法。
  21. 【請求項２１】 前記冷却ウエハを約１１５０℃の温度で約２秒間熱アニー
    リング処理する、請求項１７または１８に記載の方法。
  22. 【請求項２２】 前記冷却ウエハを約１１５０℃の温度で約６秒間熱アニー
    リング処理する、請求項１７または１８に記載の方法。
JP2000569427A 1998-09-02 1999-08-25 非酸素析出性のチョクラルスキーシリコンウエハ Pending JP2003524874A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US9882298P 1998-09-02 1998-09-02
US60/098,822 1998-09-02
US09/379,383 1999-08-23
US09/379,383 US6336968B1 (en) 1998-09-02 1999-08-23 Non-oxygen precipitating czochralski silicon wafers
PCT/US1999/019301 WO2000014776A2 (en) 1998-09-02 1999-08-25 Non-oxygen precipitating czochralski silicon wafers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008314569A Division JP4448547B2 (ja) 1998-09-02 2008-12-10 非酸素析出性のチョクラルスキーシリコンウエハの製造方法

Publications (1)

Publication Number Publication Date
JP2003524874A true JP2003524874A (ja) 2003-08-19

Family

ID=26795148

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000569427A Pending JP2003524874A (ja) 1998-09-02 1999-08-25 非酸素析出性のチョクラルスキーシリコンウエハ
JP2008314569A Expired - Fee Related JP4448547B2 (ja) 1998-09-02 2008-12-10 非酸素析出性のチョクラルスキーシリコンウエハの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008314569A Expired - Fee Related JP4448547B2 (ja) 1998-09-02 2008-12-10 非酸素析出性のチョクラルスキーシリコンウエハの製造方法

Country Status (7)

Country Link
US (3) US6336968B1 (ja)
EP (2) EP1114441B1 (ja)
JP (2) JP2003524874A (ja)
KR (1) KR100770190B1 (ja)
CN (1) CN1181523C (ja)
DE (1) DE69937803T2 (ja)
WO (1) WO2000014776A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532585A (ja) * 2007-06-29 2010-10-07 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高ドープ基板の拡散制御
JP2014159367A (ja) * 2014-03-18 2014-09-04 Sumco Corp シリコンエピタキシャルウェーハの製造方法
US9243345B2 (en) 2009-03-25 2016-01-26 Sumco Corporation Silicon wafer and manufacturing method thereof
JP6254748B1 (ja) * 2016-11-14 2017-12-27 信越化学工業株式会社 高光電変換効率太陽電池の製造方法及び高光電変換効率太陽電池

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
WO2000013211A2 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
DE60010496T2 (de) * 1999-09-23 2005-04-07 Memc Electronic Materials, Inc. Czochralski-Verfahren zur Herstellung Silizium-Einkristalle durch Steuerung der Abkühlgeschwindigkeit
JP2002043318A (ja) * 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
KR100708788B1 (ko) * 2001-01-02 2007-04-19 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 향상된 게이트 산화물 완전도를 가지는 단결정 실리콘을준비하는 공정
DE60213759T2 (de) * 2001-01-26 2006-11-30 Memc Electronic Materials, Inc. Silizium mit niedriger defektdichte und mit leerstellendominiertem kern, das im wesentlichen frei von oxidationsinduzierten stapelfehlern ist
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR20040007025A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 웨이퍼 제조 방법
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
EP1882057A2 (en) * 2005-05-19 2008-01-30 MEMC Electronic Materials, Inc. A high resistivity silicon structure and a process for the preparation thereof
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP5515406B2 (ja) * 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
DE102010034002B4 (de) 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
US9129919B2 (en) 2012-11-19 2015-09-08 Sunedison Semiconductor Limited Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei
JP6260100B2 (ja) * 2013-04-03 2018-01-17 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
US20150118861A1 (en) * 2013-10-28 2015-04-30 Texas Instruments Incorporated Czochralski substrates having reduced oxygen donors
JP5938113B1 (ja) * 2015-01-05 2016-06-22 信越化学工業株式会社 太陽電池用基板の製造方法
CN105470129B (zh) * 2015-12-01 2018-10-16 北京北方华创微电子装备有限公司 一种消除氧热施主对少子扩散长度影响的方法
US11695048B2 (en) 2020-04-09 2023-07-04 Sumco Corporation Silicon wafer and manufacturing method of the same
CN114280072B (zh) * 2021-12-23 2023-06-20 宁夏中欣晶圆半导体科技有限公司 单晶硅体内bmd的检测方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
WO1992009101A1 (en) * 1990-11-15 1992-05-29 Memc Electronic Materials S.P.A. Process for achieving controlled precipitation profiles in silicon wafers
EP0732431A1 (en) * 1995-03-14 1996-09-18 MEMC Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
WO1998038675A1 (en) * 1997-02-26 1998-09-03 Memc Electronic Materials, Inc. Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
WO1998045507A1 (en) * 1997-04-09 1998-10-15 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US6045610A (en) * 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
DE19707514C2 (de) 1997-02-25 2002-09-26 Eupec Gmbh & Co Kg Halbleitermodul
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JP3346249B2 (ja) 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
WO1992009101A1 (en) * 1990-11-15 1992-05-29 Memc Electronic Materials S.P.A. Process for achieving controlled precipitation profiles in silicon wafers
EP0732431A1 (en) * 1995-03-14 1996-09-18 MEMC Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
WO1998038675A1 (en) * 1997-02-26 1998-09-03 Memc Electronic Materials, Inc. Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
WO1998045507A1 (en) * 1997-04-09 1998-10-15 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010532585A (ja) * 2007-06-29 2010-10-07 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高ドープ基板の拡散制御
US9243345B2 (en) 2009-03-25 2016-01-26 Sumco Corporation Silicon wafer and manufacturing method thereof
JP2014159367A (ja) * 2014-03-18 2014-09-04 Sumco Corp シリコンエピタキシャルウェーハの製造方法
JP6254748B1 (ja) * 2016-11-14 2017-12-27 信越化学工業株式会社 高光電変換効率太陽電池の製造方法及び高光電変換効率太陽電池
WO2018087794A1 (ja) * 2016-11-14 2018-05-17 信越化学工業株式会社 高光電変換効率太陽電池の製造方法及び高光電変換効率太陽電池
US10692736B2 (en) 2016-11-14 2020-06-23 Shin-Etsu Chemical Co., Ltd. Method for producing high-photoelectric-conversion-efficiency solar cell and high-photoelectric-conversion-efficiency solar cell

Also Published As

Publication number Publication date
WO2000014776A3 (en) 2000-08-24
WO2000014776A2 (en) 2000-03-16
EP2261958B1 (en) 2013-04-24
US6709511B2 (en) 2004-03-23
US6432197B2 (en) 2002-08-13
US6336968B1 (en) 2002-01-08
KR100770190B1 (ko) 2007-10-25
JP4448547B2 (ja) 2010-04-14
JP2009094533A (ja) 2009-04-30
KR20010073067A (ko) 2001-07-31
US20020189528A1 (en) 2002-12-19
DE69937803T2 (de) 2008-12-04
CN1181523C (zh) 2004-12-22
EP1114441B1 (en) 2007-12-19
DE69937803D1 (de) 2008-01-31
EP1114441A2 (en) 2001-07-11
US20020000185A1 (en) 2002-01-03
EP2261958A2 (en) 2010-12-15
EP2261958A3 (en) 2010-12-22
CN1319253A (zh) 2001-10-24

Similar Documents

Publication Publication Date Title
JP4448547B2 (ja) 非酸素析出性のチョクラルスキーシリコンウエハの製造方法
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 ｓｏｉ 구조체
US6896728B2 (en) Process for producing low defect density, ideal oxygen precipitating silicon
US6191010B1 (en) Process for preparing an ideal oxygen precipitating silicon wafer
EP1914796B1 (en) Method of forming non-oxygen precipitating Czochralski silicon wafers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080610

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080909

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081002

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100226

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100402

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120106

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120207