JP3144631B2 - シリコン半導体基板の熱処理方法 - Google Patents
シリコン半導体基板の熱処理方法Info
- Publication number
- JP3144631B2 JP3144631B2 JP22745997A JP22745997A JP3144631B2 JP 3144631 B2 JP3144631 B2 JP 3144631B2 JP 22745997 A JP22745997 A JP 22745997A JP 22745997 A JP22745997 A JP 22745997A JP 3144631 B2 JP3144631 B2 JP 3144631B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- semiconductor substrate
- temperature
- silicon semiconductor
- bmd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】この発明は、シリコン半導体
基板のＤＺ−ＩＧ熱処理方法の改善に係り、基板の表層
に無欠陥層を形成させたのち、非酸化性雰囲気内で急速
加熱および急速冷却の高温、短時間熱処理を施し、その
後低温、短時間の核形成熱処理を施すことにより、効率
よく基板内部にＩＧ効果の期待できる程度の微小欠陥を
析出させるシリコン半導体基板の熱処理方法に関する。
基板のＤＺ−ＩＧ熱処理方法の改善に係り、基板の表層
に無欠陥層を形成させたのち、非酸化性雰囲気内で急速
加熱および急速冷却の高温、短時間熱処理を施し、その
後低温、短時間の核形成熱処理を施すことにより、効率
よく基板内部にＩＧ効果の期待できる程度の微小欠陥を
析出させるシリコン半導体基板の熱処理方法に関する。
【０００２】
【従来の技術】半導体基板の製造工程において、金属不
純物を半導体基板中に取り込む方法として、Ｉｎｔｒｉ
ｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ（以後、ＩＧと記載）法
が知られており、これはシリコン半導体基板中の微小欠
陥（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ，以後、ＢＭ
Ｄと記載）を利用する方法である。
純物を半導体基板中に取り込む方法として、Ｉｎｔｒｉ
ｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ（以後、ＩＧと記載）法
が知られており、これはシリコン半導体基板中の微小欠
陥（Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ，以後、ＢＭ
Ｄと記載）を利用する方法である。
【０００３】また、シリコン半導体基板をデバイス工程
で適用するためには、予め酸化性雰囲気内で１１００℃
以上の高温熱処理を施し、シリコン半導体基板の表層格
子間酸素を外方拡散させ無欠陥層（Ｄｅｎｕｄｅｄ Ｚ
ｏｎｅ，以後、ＤＺ層と記載）を形成した後、低温処理
にてシリコン半導体基板内部にＢＭＤを形成させ、ＩＧ
効果をもたせる必要があり、この一連の熱処理はＤＺ−
ＩＧ処理と呼ばれている。
で適用するためには、予め酸化性雰囲気内で１１００℃
以上の高温熱処理を施し、シリコン半導体基板の表層格
子間酸素を外方拡散させ無欠陥層（Ｄｅｎｕｄｅｄ Ｚ
ｏｎｅ，以後、ＤＺ層と記載）を形成した後、低温処理
にてシリコン半導体基板内部にＢＭＤを形成させ、ＩＧ
効果をもたせる必要があり、この一連の熱処理はＤＺ−
ＩＧ処理と呼ばれている。
【０００４】しかし、上述のＩＧ処理に関しては、シリ
コン半導体基板の格子間酸素濃度及び比抵抗によりＢＭ
Ｄの析出量が異なるため、様々なＩＧ処理ヒートシーケ
ンスが利用される。特に、シリコン半導体基板のドーパ
ントとしてアンチモン（以下Ｓｂと記載）を用いた場
合、比抵抗が０．００１〜０．１（Ωｃｍ）のものにつ
いては、酸素析出物が非常に成長し難い特性があり、そ
のため析出熱処理に長時間を要し、生産性の面で問題が
ある。
コン半導体基板の格子間酸素濃度及び比抵抗によりＢＭ
Ｄの析出量が異なるため、様々なＩＧ処理ヒートシーケ
ンスが利用される。特に、シリコン半導体基板のドーパ
ントとしてアンチモン（以下Ｓｂと記載）を用いた場
合、比抵抗が０．００１〜０．１（Ωｃｍ）のものにつ
いては、酸素析出物が非常に成長し難い特性があり、そ
のため析出熱処理に長時間を要し、生産性の面で問題が
ある。
【０００５】
【発明が解決しようとする課題】前記のＤＺ−ＩＧ処理
において、シリコン半導体基板の格子間酸素濃度が１１
〜１７×１０17（ａｔｏｍｓ／ｃｍ3）のシリコンウェ
ーハを、窒素希釈の酸化性雰囲気内で１１００℃以上の
高温処理を数時間行い、基板表面付近に無欠陥層を形成
させた後、基板内部にＢＭＤを形成させるための熱処理
が施される。
において、シリコン半導体基板の格子間酸素濃度が１１
〜１７×１０17（ａｔｏｍｓ／ｃｍ3）のシリコンウェ
ーハを、窒素希釈の酸化性雰囲気内で１１００℃以上の
高温処理を数時間行い、基板表面付近に無欠陥層を形成
させた後、基板内部にＢＭＤを形成させるための熱処理
が施される。
【０００６】例えば、図７に示すごとく、１１５０℃で
保持する高温処理後に、５００〜６００℃の温度範囲で
数十時間保持する定温熱処理を施す方法や、図８に示す
ごとく、１１５０℃で保持する高温処理後に、５００〜
６００℃の温度範囲でシリコン半導体基板を熱処理炉に
投入し、その後８００〜９００℃まで昇温する方法等が
ある。
保持する高温処理後に、５００〜６００℃の温度範囲で
数十時間保持する定温熱処理を施す方法や、図８に示す
ごとく、１１５０℃で保持する高温処理後に、５００〜
６００℃の温度範囲でシリコン半導体基板を熱処理炉に
投入し、その後８００〜９００℃まで昇温する方法等が
ある。
【０００７】前記の熱処理方法により、ゲッタリングに
必要レベルのＢＭＤ密度、すなわち、１×１０8〜１×
１０10（ｃｍ-3）の個数及びサイズを確保するためのＩ
Ｇ処理に要する時間は、シリコン半導体基板の格子間酸
素濃度および比抵抗により決定され、その熱処理時間
は、およそ１０〜１００時間程度であり、その中でも長
時間を必要とする熱処理については、生産性が非常に悪
い。
必要レベルのＢＭＤ密度、すなわち、１×１０8〜１×
１０10（ｃｍ-3）の個数及びサイズを確保するためのＩ
Ｇ処理に要する時間は、シリコン半導体基板の格子間酸
素濃度および比抵抗により決定され、その熱処理時間
は、およそ１０〜１００時間程度であり、その中でも長
時間を必要とする熱処理については、生産性が非常に悪
い。
【０００８】これに対して、例えば、シリコン半導体基
板を高温（１１００〜１２８０℃）に加熱して点欠陥を
熱平衡的に存在させたのち、２００℃／分以上の冷却速
度で５００℃以下に急冷して過飽和にすることにより、
ゲッタリングに必要なＢＭＤを短時間に得る方法がある
（特公平３−９０７８号公報）。しかし、上記熱処理方
法では、確かに短時間熱処理で高密度のＢＭＤは得られ
るが、シリコン半導体基板表面近傍にもＢＭＤが成長
し、デバイス活性層の品質を劣化させる問題が生じる。
板を高温（１１００〜１２８０℃）に加熱して点欠陥を
熱平衡的に存在させたのち、２００℃／分以上の冷却速
度で５００℃以下に急冷して過飽和にすることにより、
ゲッタリングに必要なＢＭＤを短時間に得る方法がある
（特公平３−９０７８号公報）。しかし、上記熱処理方
法では、確かに短時間熱処理で高密度のＢＭＤは得られ
るが、シリコン半導体基板表面近傍にもＢＭＤが成長
し、デバイス活性層の品質を劣化させる問題が生じる。
【０００９】この発明は、例えば、酸素析出物が非常に
成長し難い特性を有するＳｂドープされた比抵抗が０．
００１〜０．１（Ωｃｍ）のシリコン半導体基板に対し
て、基板の表層に無欠陥層を形成させかつ基板内部にＩ
Ｇ効果の期待できる程度の微小欠陥を析出させる、すな
わち、酸素析出物が成長し難い基板に効率よく短時間で
ＤＺ−ＩＧ処理が可能なシリコン半導体基板の熱処理方
法の提供を目的としている。
成長し難い特性を有するＳｂドープされた比抵抗が０．
００１〜０．１（Ωｃｍ）のシリコン半導体基板に対し
て、基板の表層に無欠陥層を形成させかつ基板内部にＩ
Ｇ効果の期待できる程度の微小欠陥を析出させる、すな
わち、酸素析出物が成長し難い基板に効率よく短時間で
ＤＺ−ＩＧ処理が可能なシリコン半導体基板の熱処理方
法の提供を目的としている。
【００１０】
【課題を解決するための手段】発明者らは、酸素析出物
が成長し難い基板に効率よく短時間でＤＺ−ＩＧ処理を
可能にする熱処理方法を目的に種々検討した結果、シリ
コン半導体基板の格子間酸素濃度が１１〜１７×１０17
（ａｔｏｍｓ／ｃｍ3）のシリコンウェーハを、窒素希
釈の酸化性雰囲気内で１１００℃以上の高温熱処理を数
時間施し、基板表面付近に無欠陥層を形成させたのち、
ランプアニール炉等の急速加熱および急速冷却可能な熱
処理炉にて、窒素、アルゴン等の非酸化性雰囲気内で高
温、短時間の熱処理を行い、その後低温、短時間の核形
成熱処理を施すことにより、従来のＤＺ−ＩＧ処理と比
較し、処理時間の著しい短縮、および従来のＤＺ−ＩＧ
品と同等の品質が得られること知見し、この発明を完成
した。
が成長し難い基板に効率よく短時間でＤＺ−ＩＧ処理を
可能にする熱処理方法を目的に種々検討した結果、シリ
コン半導体基板の格子間酸素濃度が１１〜１７×１０17
（ａｔｏｍｓ／ｃｍ3）のシリコンウェーハを、窒素希
釈の酸化性雰囲気内で１１００℃以上の高温熱処理を数
時間施し、基板表面付近に無欠陥層を形成させたのち、
ランプアニール炉等の急速加熱および急速冷却可能な熱
処理炉にて、窒素、アルゴン等の非酸化性雰囲気内で高
温、短時間の熱処理を行い、その後低温、短時間の核形
成熱処理を施すことにより、従来のＤＺ−ＩＧ処理と比
較し、処理時間の著しい短縮、および従来のＤＺ−ＩＧ
品と同等の品質が得られること知見し、この発明を完成
した。
【００１１】この発明は、シリコン半導体基板の表層に
無欠陥層を形成させる熱処理後又は前記熱処理に引き続
いて、非酸化性雰囲気内で昇温速度１０〜２００℃／ｓ
ｅｃで１２００℃以上に昇温し、１２００℃〜１３００
℃に５秒〜３００秒保持後に、降温速度１０〜２００℃
／ｓｅｃで冷却し、さらに、５００〜９００℃の温度範
囲で０．５〜３０時間保持する核形成熱処理を施して、
基板内に１×１０8（ｃｍ-3）以上のＢＭＤを得るシリ
コン半導体基板の熱処理方法である。
無欠陥層を形成させる熱処理後又は前記熱処理に引き続
いて、非酸化性雰囲気内で昇温速度１０〜２００℃／ｓ
ｅｃで１２００℃以上に昇温し、１２００℃〜１３００
℃に５秒〜３００秒保持後に、降温速度１０〜２００℃
／ｓｅｃで冷却し、さらに、５００〜９００℃の温度範
囲で０．５〜３０時間保持する核形成熱処理を施して、
基板内に１×１０8（ｃｍ-3）以上のＢＭＤを得るシリ
コン半導体基板の熱処理方法である。
【００１２】
【発明の実施の形態】この発明は、シリコン半導体基板
の格子間酸素濃度が１１〜１７×１０17（ａｔｏｍｓ／
ｃｍ3）のシリコンウェーハを、窒素希釈の酸化性雰囲
気内で１１００℃以上の高温熱処埋を数時間施し、基板
表面付近に無欠陥層を形成させた後、ランプアニール炉
等の急速加熱および急速冷却可能な熱処理炉において、
非酸化性雰囲気内で、昇降温速度１０〜２００℃／ｓｅ
ｃで１２００℃以上の高温熱処理を５〜３００秒間施
し、その後５００〜９００℃の低温、短時間の核形成熱
処理を行うことによりシリコン半導体基板内部に十分な
ＩＧ効果を期待できる程度のＢＭＤが得られ、且つ処理
時間も著しく短縮できることを特徴とする。
の格子間酸素濃度が１１〜１７×１０17（ａｔｏｍｓ／
ｃｍ3）のシリコンウェーハを、窒素希釈の酸化性雰囲
気内で１１００℃以上の高温熱処埋を数時間施し、基板
表面付近に無欠陥層を形成させた後、ランプアニール炉
等の急速加熱および急速冷却可能な熱処理炉において、
非酸化性雰囲気内で、昇降温速度１０〜２００℃／ｓｅ
ｃで１２００℃以上の高温熱処理を５〜３００秒間施
し、その後５００〜９００℃の低温、短時間の核形成熱
処理を行うことによりシリコン半導体基板内部に十分な
ＩＧ効果を期待できる程度のＢＭＤが得られ、且つ処理
時間も著しく短縮できることを特徴とする。
【００１３】この発明において、対象とするシリコン半
導体基板は、その基板の格子間酸素濃度が１１〜１７×
１０17ａｔｏｍｓ／ｃｍ3、比抵抗が０．００１〜１０
０Ωｃｍであり、好ましくは、Ｓｂドープされたシリコ
ン半導体基板で、比抵抗が０．００１〜０．１Ωｃｍの
ものである。先の比抵抗値の範囲を対象とするのは、酸
素析出物が非常に成長し難いためであり、また、初期酸
素濃度が１１〜１７×１０17ａｔｏｍｓ／ｃｍ3の範囲
外であると、例えばＢＭＤ密度が、１×１０8（ｃ
ｍ-3）となり、ゲッタリング効率が弱くなる。又、ＢＭ
Ｄ密度が、１×１０8（ｃｍ-3）以上では、シリコン半
導体基板の機械的強度が弱くなる可能性がある。
導体基板は、その基板の格子間酸素濃度が１１〜１７×
１０17ａｔｏｍｓ／ｃｍ3、比抵抗が０．００１〜１０
０Ωｃｍであり、好ましくは、Ｓｂドープされたシリコ
ン半導体基板で、比抵抗が０．００１〜０．１Ωｃｍの
ものである。先の比抵抗値の範囲を対象とするのは、酸
素析出物が非常に成長し難いためであり、また、初期酸
素濃度が１１〜１７×１０17ａｔｏｍｓ／ｃｍ3の範囲
外であると、例えばＢＭＤ密度が、１×１０8（ｃ
ｍ-3）となり、ゲッタリング効率が弱くなる。又、ＢＭ
Ｄ密度が、１×１０8（ｃｍ-3）以上では、シリコン半
導体基板の機械的強度が弱くなる可能性がある。
【００１４】以下に、この発明の熱処理方法を図１のヒ
ートパターン図に基づいて説明する。この発明におい
て、第一段階の無欠陥層を形成させる熱処理は、窒素希
釈の酸化性雰囲気内で１１００℃以上の高温処理を数時
間行うとよく、１１００℃より低い温度では酸素の外方
拡散が遅いため、長時間の処理を要し、また、無欠陥層
の品質も十分なものは得られない。従って、１１００℃
以上の温度が必要であり、好ましくは、１１００℃〜１
１５０℃、で２〜５時間保持する処理である。
ートパターン図に基づいて説明する。この発明におい
て、第一段階の無欠陥層を形成させる熱処理は、窒素希
釈の酸化性雰囲気内で１１００℃以上の高温処理を数時
間行うとよく、１１００℃より低い温度では酸素の外方
拡散が遅いため、長時間の処理を要し、また、無欠陥層
の品質も十分なものは得られない。従って、１１００℃
以上の温度が必要であり、好ましくは、１１００℃〜１
１５０℃、で２〜５時間保持する処理である。
【００１５】この発明の熱処理方法における特徴である
急速加熱および急速冷却の熱処理は、第一段階の無欠陥
層を形成させる熱処理を完了した後、非酸化性雰囲気に
移して２５℃程度から急速加熱するほか、第一段階の冷
却途中、例えば、６００℃程度から開始してもよい。ま
た、熱処理工程は、非酸化性雰囲気内で昇温速度１０〜
２００℃／ｓｅｃで１２００℃以上に昇温し、１２００
℃〜１３００℃に５秒〜３００秒保持後に、降温速度１
０〜２００℃／ｓｅｃで室温〜９００℃程度まで冷却す
る。
急速加熱および急速冷却の熱処理は、第一段階の無欠陥
層を形成させる熱処理を完了した後、非酸化性雰囲気に
移して２５℃程度から急速加熱するほか、第一段階の冷
却途中、例えば、６００℃程度から開始してもよい。ま
た、熱処理工程は、非酸化性雰囲気内で昇温速度１０〜
２００℃／ｓｅｃで１２００℃以上に昇温し、１２００
℃〜１３００℃に５秒〜３００秒保持後に、降温速度１
０〜２００℃／ｓｅｃで室温〜９００℃程度まで冷却す
る。
【００１６】また、急速加熱および急速冷却の熱処理条
件としては、昇温速度、降温速度が１０℃／秒未満、ま
たは熱処理時間を５秒未満、または熱処理を１２００℃
未満で行った場合、シリコン半導体基板内部にはＢＭＤ
の析出量が少なく十分なＩＧ効果が得られず、昇温速
度、降温速度が２００℃／秒を越え、熱処理時間が３０
０秒を越え、熱処理を１３００℃を超える温度で行った
場合、シリコン半導体基板スリップ転位が発生する問題
があるため、前述の範囲とする。
件としては、昇温速度、降温速度が１０℃／秒未満、ま
たは熱処理時間を５秒未満、または熱処理を１２００℃
未満で行った場合、シリコン半導体基板内部にはＢＭＤ
の析出量が少なく十分なＩＧ効果が得られず、昇温速
度、降温速度が２００℃／秒を越え、熱処理時間が３０
０秒を越え、熱処理を１３００℃を超える温度で行った
場合、シリコン半導体基板スリップ転位が発生する問題
があるため、前述の範囲とする。
【００１７】この発明において、ランプアニール炉の熱
源であるランプの耐久性を低下させないため、また、熱
処理時間に関して、６０秒以上ではＢＭＤの析出量に著
しい変化がないことから、昇温速度１０〜１００℃／ｓ
ｅｃで昇温し、１２００℃〜１２５０℃に５秒〜６０秒
保持後に、降温速度５０〜１００℃／ｓｅｃで６００℃
程度まで冷却する工程が特に好ましい。
源であるランプの耐久性を低下させないため、また、熱
処理時間に関して、６０秒以上ではＢＭＤの析出量に著
しい変化がないことから、昇温速度１０〜１００℃／ｓ
ｅｃで昇温し、１２００℃〜１２５０℃に５秒〜６０秒
保持後に、降温速度５０〜１００℃／ｓｅｃで６００℃
程度まで冷却する工程が特に好ましい。
【００１８】次に、この発明における熱処理方法の第３
段階である核形成熱処理としては、５００℃未満、９０
０℃を越えるで短時間の定温保持処理を行った場合、シ
リコン半導体基板内部にはＢＭＤの析出量が少なく十分
なＩＧ効果が得られなため、核形成熱処理温度として
は、５００℃〜９００℃の温度範囲内、特に７００℃〜
８００℃で行うのが好ましく、また保持時間としては、
３〜５時間が好ましい。雰囲気は、アルゴンガス等の不
活性雰囲気、又は酸化性雰囲気、又は窒素雰囲気、又は
その混合ガス雰囲気下のいずれでもよい。
段階である核形成熱処理としては、５００℃未満、９０
０℃を越えるで短時間の定温保持処理を行った場合、シ
リコン半導体基板内部にはＢＭＤの析出量が少なく十分
なＩＧ効果が得られなため、核形成熱処理温度として
は、５００℃〜９００℃の温度範囲内、特に７００℃〜
８００℃で行うのが好ましく、また保持時間としては、
３〜５時間が好ましい。雰囲気は、アルゴンガス等の不
活性雰囲気、又は酸化性雰囲気、又は窒素雰囲気、又は
その混合ガス雰囲気下のいずれでもよい。
【００１９】
実施例１ ＣＺ法により育成された面方位（１００）、格子間酸素
濃度が１５×１０17（ａｔｏｍｓ／ｃｍ3）、比抵抗が
１（Ωｃｍ）以上の２００ｍｍ外径のシリコンウェーハ
に、図１に示すごときヒートパターンの熱処理を施し
た。まず、３％酸素含有のＮ2雰囲気、１１５０℃で
３．５時間の熱処理を施し、ウェーハ表層に無欠陥層を
形成させた。
濃度が１５×１０17（ａｔｏｍｓ／ｃｍ3）、比抵抗が
１（Ωｃｍ）以上の２００ｍｍ外径のシリコンウェーハ
に、図１に示すごときヒートパターンの熱処理を施し
た。まず、３％酸素含有のＮ2雰囲気、１１５０℃で
３．５時間の熱処理を施し、ウェーハ表層に無欠陥層を
形成させた。
【００２０】次に前記ウェーハをランプアニール炉にて
窒素雰囲気内で、昇温速度５０℃／秒で１１５０〜１３
００℃の種々温度に昇温後、６０秒間保持した後、降温
速度５０℃／秒で冷却する熱処理を施した。その後、前
記ウェーハを酸素雰囲気内で８００℃に５時間保持する
核形成熱処理を施した後、１０００℃、１６時間保持の
析出熱処理を行った。
窒素雰囲気内で、昇温速度５０℃／秒で１１５０〜１３
００℃の種々温度に昇温後、６０秒間保持した後、降温
速度５０℃／秒で冷却する熱処理を施した。その後、前
記ウェーハを酸素雰囲気内で８００℃に５時間保持する
核形成熱処理を施した後、１０００℃、１６時間保持の
析出熱処理を行った。
【００２１】シリコンウェーハ内部のＢＭＤを観察する
ため、シリコンウェーハの断面をライトエッチ液にて２
μｍエッチングを施し、その断面を光学顕微鏡でエッチ
ピットとしてカウントした。その結果を図２に示す。こ
のときのライトエッチ液の配合比は以下の通りである。 ＨＦ：ＨＮＯ3：ＣｒＯ3：Ｃｕ（ＮＯ3）2：Ｈ2Ｏ：Ｃ
Ｈ3ＣＯＯＨ＝６０ｃｃ：３０ｃｃ：３０ｃｃ：２ｇ：
６０ｃｃ：６０ｃｃ （応用物理，４５，１０５５（１９７６）高野幸男，牧
道義 参照）
ため、シリコンウェーハの断面をライトエッチ液にて２
μｍエッチングを施し、その断面を光学顕微鏡でエッチ
ピットとしてカウントした。その結果を図２に示す。こ
のときのライトエッチ液の配合比は以下の通りである。 ＨＦ：ＨＮＯ3：ＣｒＯ3：Ｃｕ（ＮＯ3）2：Ｈ2Ｏ：Ｃ
Ｈ3ＣＯＯＨ＝６０ｃｃ：３０ｃｃ：３０ｃｃ：２ｇ：
６０ｃｃ：６０ｃｃ （応用物理，４５，１０５５（１９７６）高野幸男，牧
道義 参照）
【００２２】図２よりシリコン基板内部にＩＧ効果が期
待できる程度のＢＭＤを得るためには、ランプアニール
処理温度として１２００℃以上が必要であり、その時の
ＢＭＤ密度は１×１０8〜１×１０9（ｃｍ-3）であるこ
とが分かる。またそのときのシリコン基板断面は図３に
示されるような構造となっており、表面からおよそ１０
０μｍ間での深さの範囲が無欠陥層であった。
待できる程度のＢＭＤを得るためには、ランプアニール
処理温度として１２００℃以上が必要であり、その時の
ＢＭＤ密度は１×１０8〜１×１０9（ｃｍ-3）であるこ
とが分かる。またそのときのシリコン基板断面は図３に
示されるような構造となっており、表面からおよそ１０
０μｍ間での深さの範囲が無欠陥層であった。
【００２３】また、比較のため、ランプアニール処理を
行わないシリコンウェーハについて評価した結果、３×
１０7（ｃｍ-3）となりＢＭＤの析出が少ないことが確
認された。さらに、１３００℃に急速加熱処理したシリ
コンウェーハに関しては、ＢＭＤの著しい変化はなく、
かつシリコンウェ一ハの支持部からスリップ転位が発生
していた。
行わないシリコンウェーハについて評価した結果、３×
１０7（ｃｍ-3）となりＢＭＤの析出が少ないことが確
認された。さらに、１３００℃に急速加熱処理したシリ
コンウェーハに関しては、ＢＭＤの著しい変化はなく、
かつシリコンウェ一ハの支持部からスリップ転位が発生
していた。
【００２４】実施例２ ＣＺ法により育成された面方位（１００）、格子間酸素
濃度が１５×１０17（ａｔｏｍｓ／ｃｍ3）、比抵抗が
１（Ωｃｍ）以上の２００ｍｍ外径のシリコンウェーハ
に、３％酸素含有のＮ2雰囲気、１１５０℃で３．５時
間の熱処理を施し、ウェーハ表層に無欠陥層を形成させ
た。
濃度が１５×１０17（ａｔｏｍｓ／ｃｍ3）、比抵抗が
１（Ωｃｍ）以上の２００ｍｍ外径のシリコンウェーハ
に、３％酸素含有のＮ2雰囲気、１１５０℃で３．５時
間の熱処理を施し、ウェーハ表層に無欠陥層を形成させ
た。
【００２５】前記ウェーハをランプアニール炉にて窒素
雰囲気内で、昇温速度５０℃／秒で１１５０℃，１２０
０℃，１２５０℃，１３００℃の種々温度に昇温後、５
秒，６０秒，１２０秒，３００秒間保持した後、降温速
度５０℃／秒で冷却する熱処理を施した。その後、前記
ウェーハを酸素雰囲気内で８００℃に５時間保持する核
形成熱処理を施した後、１０００℃、１６時間保持の析
出熱処理を行った。次いで実施例１と同様にＢＭＤを観
察した結果を図４に示す。
雰囲気内で、昇温速度５０℃／秒で１１５０℃，１２０
０℃，１２５０℃，１３００℃の種々温度に昇温後、５
秒，６０秒，１２０秒，３００秒間保持した後、降温速
度５０℃／秒で冷却する熱処理を施した。その後、前記
ウェーハを酸素雰囲気内で８００℃に５時間保持する核
形成熱処理を施した後、１０００℃、１６時間保持の析
出熱処理を行った。次いで実施例１と同様にＢＭＤを観
察した結果を図４に示す。
【００２６】一方、前記無欠陥層を形成させたウェーハ
をランプアニール炉にて窒素雰囲気内で、昇温速度１
０，５０，１００，２００℃／秒で１１５０℃，１２０
０℃，１２５０℃，１３００℃の種々温度に昇温後、６
０秒間保持した後、降温速度１０，５０，１００，２０
０℃／秒で冷却する熱処理を施した。その後、前記ウェ
ーハを酸素雰囲気内で８００℃に５時間保持する核形成
熱処理を施した後、１０００℃、１６時間保持の析出熱
処理を行った。次いで実施例１と同様にＢＭＤを観察し
た結果を図５に示す。
をランプアニール炉にて窒素雰囲気内で、昇温速度１
０，５０，１００，２００℃／秒で１１５０℃，１２０
０℃，１２５０℃，１３００℃の種々温度に昇温後、６
０秒間保持した後、降温速度１０，５０，１００，２０
０℃／秒で冷却する熱処理を施した。その後、前記ウェ
ーハを酸素雰囲気内で８００℃に５時間保持する核形成
熱処理を施した後、１０００℃、１６時間保持の析出熱
処理を行った。次いで実施例１と同様にＢＭＤを観察し
た結果を図５に示す。
【００２７】図４、図５より、急速加熱、急速冷却処理
条件として、熱処理温度が１２００℃以上であり、かつ
熱処理時間として５秒以上であれば、シリコン基板内部
には１×１０8〜２×１０9（ｃｍ-3）のＢＭＤが得ら
れ、十分なＩＧ効果が期待できることが確認できた。ま
た、６０秒以上の熱処理時間では、ＢＭＤの著しい変化
が見られなかった。
条件として、熱処理温度が１２００℃以上であり、かつ
熱処理時間として５秒以上であれば、シリコン基板内部
には１×１０8〜２×１０9（ｃｍ-3）のＢＭＤが得ら
れ、十分なＩＧ効果が期待できることが確認できた。ま
た、６０秒以上の熱処理時間では、ＢＭＤの著しい変化
が見られなかった。
【００２８】また、昇降温速度についても、１０℃／秒
以上であれば、１×１０8〜３×１０9（ｃｍ-3）のＢＭ
Ｄが得られた。しかし、１００℃／秒以上の昇降温速度
についてはＢＭＤの著しい変化はなく、またシリコン半
導体基板にスリップ転位が発生していた。
以上であれば、１×１０8〜３×１０9（ｃｍ-3）のＢＭ
Ｄが得られた。しかし、１００℃／秒以上の昇降温速度
についてはＢＭＤの著しい変化はなく、またシリコン半
導体基板にスリップ転位が発生していた。
【００２９】実施例３ 実施例１において、シリコン半導体基板のドーパントと
してＳｂを用いた比抵抗が０．００５（Ωｃｍ）のシリ
コンウェーハを、３％酸素含有のＮ2雰囲気、１１５０
℃で３．５時間の熱処理を施し、ウェーハ表面付近に無
欠陥層を形成させたのち、前記ウェーハをランプアニー
ル炉にて窒素雰囲気内で、昇温速度５０℃／秒で１１５
０℃，１２００℃，１２５０℃，１３００℃の種々温度
に昇温後、６０秒間保持した後、降温速度５０℃／秒で
冷却する熱処理を施した。その後、前記ウェーハを酸素
雰囲気内で８００℃で１０時間保持する核形成熱処理を
施したのち、１０００℃で１６時間保持の析出熱処理を
行った。次いで実施例１と同様にＢＭＤを観察した結果
を図６に示す。
してＳｂを用いた比抵抗が０．００５（Ωｃｍ）のシリ
コンウェーハを、３％酸素含有のＮ2雰囲気、１１５０
℃で３．５時間の熱処理を施し、ウェーハ表面付近に無
欠陥層を形成させたのち、前記ウェーハをランプアニー
ル炉にて窒素雰囲気内で、昇温速度５０℃／秒で１１５
０℃，１２００℃，１２５０℃，１３００℃の種々温度
に昇温後、６０秒間保持した後、降温速度５０℃／秒で
冷却する熱処理を施した。その後、前記ウェーハを酸素
雰囲気内で８００℃で１０時間保持する核形成熱処理を
施したのち、１０００℃で１６時間保持の析出熱処理を
行った。次いで実施例１と同様にＢＭＤを観察した結果
を図６に示す。
【００３０】図６から明らかなように、急速加熱、急速
冷却熱処理温度として１２００℃以上であれば、シリコ
ン基板内部に１×１０8〜１×１０9（ｃｍ-3）のＢＭＤ
が得られ、十分なＩＧ効果が期待できることが確認され
た。しかし、前記実施例１と同様に１３００℃の熱処理
では、ＢＭＤの著しい変化がなく、シリコン半導体基板
にスリップ転位が発生していることが確認された。な
お、比較用として前記のランプアニール処理を行わない
ものについても評価した結果、１×１０6（ｃｍ-3）以
下となりＢＭＤはほとんど得られなかった。
冷却熱処理温度として１２００℃以上であれば、シリコ
ン基板内部に１×１０8〜１×１０9（ｃｍ-3）のＢＭＤ
が得られ、十分なＩＧ効果が期待できることが確認され
た。しかし、前記実施例１と同様に１３００℃の熱処理
では、ＢＭＤの著しい変化がなく、シリコン半導体基板
にスリップ転位が発生していることが確認された。な
お、比較用として前記のランプアニール処理を行わない
ものについても評価した結果、１×１０6（ｃｍ-3）以
下となりＢＭＤはほとんど得られなかった。
【００３１】
【発明の効果】この発明は、シリコン半導体基板の表層
に無欠陥層を形成させたのち、急速加熱および急速冷却
の高温、短時間熱処理を施し、その後低温、短時間の核
形成熱処理を行うことにより、短時間で従来のＤＺ−Ｉ
Ｇ処理のようにシリコン半導体基板内部にＩＧ効果が期
待できる程度のＢＭＤを得ることができ、高品質のシリ
コン半導体基板を生産性良く、安定的に提供できる。
に無欠陥層を形成させたのち、急速加熱および急速冷却
の高温、短時間熱処理を施し、その後低温、短時間の核
形成熱処理を行うことにより、短時間で従来のＤＺ−Ｉ
Ｇ処理のようにシリコン半導体基板内部にＩＧ効果が期
待できる程度のＢＭＤを得ることができ、高品質のシリ
コン半導体基板を生産性良く、安定的に提供できる。
【図１】この発明による熱処理方法のヒートパターンを
示すグラフである。
示すグラフである。
【図２】この発明による熱処理方法の熱処理温度依存性
を示す、熱処理後のＢＭＤ密度のグラフである。
を示す、熱処理後のＢＭＤ密度のグラフである。
【図３】この発明による熱処理後のシリコンウェーハの
断面説明図である。
断面説明図である。
【図４】この発明による熱処理方法の熱処理温度依存性
を示す、熱処理後のＢＭＤ密度のグラフである。
を示す、熱処理後のＢＭＤ密度のグラフである。
【図５】この発明による熱処理方法の昇降温速度依存性
を示す、熱処理後のＢＭＤ密度のグラフである。
を示す、熱処理後のＢＭＤ密度のグラフである。
【図６】この発明による熱処理方法の他の熱処理温度依
存性を示す、熱処理後のＢＭＤ密度のグラフである。
存性を示す、熱処理後のＢＭＤ密度のグラフである。
【図７】従来のＤＺ−ＩＧ処理方法のヒートパターンを
示すグラフである。
示すグラフである。
【図８】従来のＤＺ−ＩＧ処理方法の他のヒートパター
ンを示すグラフである。
ンを示すグラフである。
フロントページの続き (56)参考文献 特開 平８−45945（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/322
Claims (5)
- 【請求項１】 シリコン半導体基板の表層に無欠陥層を
形成させる熱処理後に、非酸化性雰囲気内で昇温速度１
０〜２００℃／ｓｅｃで１２００℃以上に昇温し、１２
００℃〜１３００℃に５秒〜３００秒保持後に、降温速
度１０〜２００℃／ｓｅｃで冷却後、さらに短時間核形
成熱処理を施して、基板内に１×１０8（ｃｍ-3）以上
のＢＭＤを得るシリコン半導体基板の熱処理方法。 - 【請求項２】 請求項１において、シリコン半導体基板
の格子間酸素濃度が１１〜１７×１０17（ａｔｏｍｓ／
ｃｍ3）であるシリコン半導体基板の熱処理方法。 - 【請求項３】 請求項１において、シリコン半導体基板
の比抵抗が０．００１〜１００（Ωｃｍ）であるシリコ
ン半導体基板の熱処理方法。 - 【請求項４】 請求項１において、核形成熱処理は、酸
化性雰囲気で、５００〜９００℃の温度範囲で０．５〜
３０時間保持する処理であるシリコン半導体基板の熱処
理方法。 - 【請求項５】 請求項１において、無欠陥層を形成させ
る熱処理は、１１００℃以上で０．５〜３０時間保持す
る処理であるシリコン半導体基板の熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22745997A JP3144631B2 (ja) | 1997-08-08 | 1997-08-08 | シリコン半導体基板の熱処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22745997A JP3144631B2 (ja) | 1997-08-08 | 1997-08-08 | シリコン半導体基板の熱処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167781A JPH1167781A (ja) | 1999-03-09 |
| JP3144631B2 true JP3144631B2 (ja) | 2001-03-12 |
Family
ID=16861213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22745997A Expired - Fee Related JP3144631B2 (ja) | 1997-08-08 | 1997-08-08 | シリコン半導体基板の熱処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3144631B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994761A (en) | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
| US6190631B1 (en) | 1997-04-09 | 2001-02-20 | Memc Electronic Materials, Inc. | Low defect density, ideal oxygen precipitating silicon |
| US6828690B1 (en) | 1998-08-05 | 2004-12-07 | Memc Electronic Materials, Inc. | Non-uniform minority carrier lifetime distributions in high performance silicon power devices |
| WO2000013209A2 (en) | 1998-09-02 | 2000-03-09 | Memc Electronic Materials, Inc. | Thermally annealed silicon wafers having improved intrinsic gettering |
| US6191010B1 (en) | 1998-09-02 | 2001-02-20 | Memc Electronic Materials, Inc. | Process for preparing an ideal oxygen precipitating silicon wafer |
| WO2000013211A2 (en) | 1998-09-02 | 2000-03-09 | Memc Electronic Materials, Inc. | Silicon on insulator structure from low defect density single crystal silicon |
| US6336968B1 (en) | 1998-09-02 | 2002-01-08 | Memc Electronic Materials, Inc. | Non-oxygen precipitating czochralski silicon wafers |
| US6284384B1 (en) | 1998-12-09 | 2001-09-04 | Memc Electronic Materials, Inc. | Epitaxial silicon wafer with intrinsic gettering |
| US20030051656A1 (en) | 1999-06-14 | 2003-03-20 | Charles Chiun-Chieh Yang | Method for the preparation of an epitaxial silicon wafer with intrinsic gettering |
| US6635587B1 (en) | 1999-09-23 | 2003-10-21 | Memc Electronic Materials, Inc. | Method for producing czochralski silicon free of agglomerated self-interstitial defects |
| KR100378184B1 (ko) * | 1999-11-13 | 2003-03-29 | 삼성전자주식회사 | 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러 |
| JP4270713B2 (ja) * | 2000-05-09 | 2009-06-03 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| US6599815B1 (en) | 2000-06-30 | 2003-07-29 | Memc Electronic Materials, Inc. | Method and apparatus for forming a silicon wafer with a denuded zone |
| US6339016B1 (en) | 2000-06-30 | 2002-01-15 | Memc Electronic Materials, Inc. | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone |
| JP2002043318A (ja) * | 2000-07-28 | 2002-02-08 | Shin Etsu Handotai Co Ltd | シリコン単結晶ウエーハの製造方法 |
| JP2002110685A (ja) * | 2000-09-27 | 2002-04-12 | Shin Etsu Handotai Co Ltd | シリコンウェーハの熱処理方法 |
| JP4106862B2 (ja) * | 2000-10-25 | 2008-06-25 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
| JP5045710B2 (ja) * | 2000-11-28 | 2012-10-10 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの製造方法 |
| JP2002176058A (ja) * | 2000-12-11 | 2002-06-21 | Sumitomo Metal Ind Ltd | シリコン半導体基板の製造方法 |
| JP2004537161A (ja) | 2001-04-11 | 2004-12-09 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御 |
| JP4549589B2 (ja) * | 2001-09-14 | 2010-09-22 | シルトロニック・ジャパン株式会社 | シリコン半導体基板およびその製造方法 |
| KR20030033187A (ko) * | 2001-10-18 | 2003-05-01 | 주식회사 실트론 | 반도체용 에피택셜 웨이퍼의 제조방법 |
| JP2007235153A (ja) * | 2002-04-26 | 2007-09-13 | Sumco Corp | 高抵抗シリコンウエーハ及びその製造方法 |
| KR100500394B1 (ko) * | 2002-12-09 | 2005-07-07 | 주식회사 실트론 | 에피택셜 실리콘웨이퍼의 제조 방법 |
| US6955718B2 (en) | 2003-07-08 | 2005-10-18 | Memc Electronic Materials, Inc. | Process for preparing a stabilized ideal oxygen precipitating silicon wafer |
| EP1906450A4 (en) * | 2005-07-11 | 2011-07-27 | Sumco Corp | PROCESS FOR MANUFACTURING A SIMOX SUBSTRATE AND SIMOX SUBSTRATE MANUFACTURED BY THE PROCESS |
| US7485928B2 (en) | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
| ATE522927T1 (de) * | 2006-01-20 | 2011-09-15 | Infineon Technologies Austria | Verfahren zur herstellung einer n-dotierten zone in einem halbleiterwafer und halbleiterbauelement |
| JP2009224810A (ja) * | 2009-07-06 | 2009-10-01 | Sumco Corp | シリコンウェーハの製造方法、シリコンウェーハ |
| JP5997552B2 (ja) * | 2011-09-27 | 2016-09-28 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
| JP5944643B2 (ja) * | 2011-09-28 | 2016-07-05 | グローバルウェーハズ・ジャパン株式会社 | シリコンウェーハの熱処理方法 |
-
1997
- 1997-08-08 JP JP22745997A patent/JP3144631B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1167781A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3144631B2 (ja) | シリコン半導体基板の熱処理方法 | |
| JP5256195B2 (ja) | シリコンウエハ及びその製造方法 | |
| JP2874834B2 (ja) | シリコンウェーハのイントリンシックゲッタリング処理法 | |
| JPH11150119A (ja) | シリコン半導体基板の熱処理方法とその装置 | |
| JP3412636B2 (ja) | 珪素ウェーハの処理方法 | |
| TWI420599B (zh) | 矽晶圓之製造方法 | |
| JP2016152370A (ja) | シリコンウェーハの製造方法 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP4473571B2 (ja) | シリコンウェーハの製造方法 | |
| JP2007235153A (ja) | 高抵抗シリコンウエーハ及びその製造方法 | |
| JP2003297839A (ja) | シリコンウエーハの熱処理方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| JP4615161B2 (ja) | エピタキシャルウエーハの製造方法 | |
| KR100847925B1 (ko) | 어닐웨이퍼의 제조방법 및 어닐웨이퍼 | |
| JP2742247B2 (ja) | シリコン単結晶基板の製造方法および品質管理方法 | |
| JP3811582B2 (ja) | シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法 | |
| JP5207705B2 (ja) | シリコンウエハ及びその製造方法 | |
| JP3294723B2 (ja) | シリコンウェーハの製造方法およびシリコンウェーハ | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JP3294722B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP2009164155A (ja) | シリコンウエハの製造方法 | |
| JP4385539B2 (ja) | シリコン単結晶ウェーハの熱処理方法 | |
| JP4235760B2 (ja) | シリコンウェーハの製造方法 | |
| JP4947445B2 (ja) | シリコン半導体基板の製造方法 | |
| WO2024009659A1 (ja) | シリコンウェーハ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |