JP3412636B2 - 珪素ウェーハの処理方法 - Google Patents

珪素ウェーハの処理方法

Info

Publication number
JP3412636B2
JP3412636B2 JP50121392A JP50121392A JP3412636B2 JP 3412636 B2 JP3412636 B2 JP 3412636B2 JP 50121392 A JP50121392 A JP 50121392A JP 50121392 A JP50121392 A JP 50121392A JP 3412636 B2 JP3412636 B2 JP 3412636B2
Authority
JP
Japan
Prior art keywords
silicon wafer
heat treatment
wafer
temperature
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP50121392A
Other languages
English (en)
Other versions
JPH06504878A (ja
Inventor
ファルスター,ロベルト
フェレロ,ギアンカルロ
フィッシャー,グラハム
オルモ,マッシミリアノ
パガニ,マルコ
Original Assignee
メムク エレクトロニック マテリアルズ ソシエタ ペル アチオニ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メムク エレクトロニック マテリアルズ ソシエタ ペル アチオニ filed Critical メムク エレクトロニック マテリアルズ ソシエタ ペル アチオニ
Publication of JPH06504878A publication Critical patent/JPH06504878A/ja
Application granted granted Critical
Publication of JP3412636B2 publication Critical patent/JP3412636B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Surgical Instruments (AREA)
  • Safety Valves (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Silicon Compounds (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 本発明は、一般に電子部品を製造するための、半導体
材料基板、特に所謂珪素「スライス(slice)」即ち、
ウェーハを製造するための方法に関する。詳しくは、本
発明は、「ゲッタリング(gettering)」又は内部トラ
ッピング部位の濃度及び分布状態(distribution profi
le,分布プロフィル)の制御に適した条件下で珪素ウェ
ーハを処理する方法に関する。 既に知られているように、半導体電子部品を製造する
殆どの方法の出発材料である単結晶珪素は、一般に所謂
チョクラルスキー法で製造されており、その場合、一つ
の種子結晶を溶融珪素中に浸漬し、次にゆっくり引き上
げることにより成長させる。溶融珪素は石英坩堝中に入
っていると、種々の不純物で汚染され、その不純物の中
の主なものは酸素である。珪素が溶融物になっている温
度では、酸素が結晶格子中に、溶融物の温度での酸素の
珪素中への溶解度及び固化珪素中の酸素の実際の偏析係
数によって決定される濃度に到達するまで入っていく。
そのような濃度は集積回路を製造する方法で典型的な温
度での固体珪素中の酸素の溶解度よりも大きい。従っ
て、結晶が溶融物質から成長し、冷却されると、その中
の酸素の溶解度は急速に低下し、そのため得られるスラ
イス、即ちウェーハには、酸素が過飽和濃度で存在す
る。酸素が過飽和濃度で存在すると、ウェーハの後の熱
処理工程で酸素の析出(precipitaion)を起こす。 酸素の析出は有用な効果と有害な効果を起こすことが
ある。有用な効果は、電子部品を製造するための後の製
造工程中に、ウェーハと接触して電子部品の性能を悪く
する望ましくない金属不純物をトラップする酸素析出物
の能力と関連している。有害な効果は、そのような析出
物自体が、反対に、例えば集積回路の製造にとっては非
常に高い純度が必要になる場所であるウェーハの活性領
域中に存在すると、汚染物質となることから起きてくる
ものである。 以前から、ウェーハの表面から数μの深さを占める活
性領域が、前述の「欠陥」を比較的含まないのに対し、
ウェーハの残りの厚さの部分が、望ましくない金属不純
物を効果的にトラップするのに充分な大きさのそのよう
な欠陥密度を有するようなやり方で、珪素ウェーハの処
理を行う種々の方式が提案されている。 そのような方法は、トラッピング又は「内在(intrin
sic)」ゲッタリング法として知られており、ウェーハ
の表面に近い欠陥のない領域は、欠陥除去領域(denude
d zone)と呼ばれている。 本発明の目的は、珪素ウェーハ中に存在するトラッピ
ング中心の濃度を制御する方法を示すことにあり、特に
良好な欠陥除去領域及び良好な内在トラッピング効果を
達成するのに必要な欠陥密度分布状態(density profil
e,濃度プロフィル)を実現するための方法を示すことに
ある。 一層正確な用語を用いれば、本発明の第一の態様は、
珪素ウェーハ中の酸素の析出水準を制御することに関す
る。第二の態様は、分布曲線のピークが、装置の活性領
域から離れた明確なトラッピング領域として働くことが
できるようなやり方で、酸素析出物の密度分布状態を制
御することに関する。従って、第三の態様は、装置の活
性領域に相当する有効な欠陥除去領域及び残余の体積中
の極めて効果的なトラッピング領域を有する析出制御ウ
ェーハの製造に関する。 これらの目的は、本発明により、集積回路電子部品の
製造を目的とした珪素スライス即ちウェーハを処理する
方法において、(a)前記ウェーハを950℃〜1150℃の
温度で、特に約1100℃で約15分間予備的熱処理にかけ、
(b)標準的化学的腐食(エッチング)処理後、互いに
熱的に密接に接触させて対に組合せたウェーハを、1200
℃〜1275℃の温度で数十秒間、速いアニーリング熱処理
にかけ、(c)前記ウェーハを900℃〜1000℃の温度で
更に長い熱処理にかけ、最後に(d)前記ウェーハを炉
から取り出し、前記速いアニーリング処理中に互いに密
接に接触していた表面を表面研磨にかける、基本的操作
を有する方法によって達成される。2枚のスライスを組
合せるために、二つの表面の間に物理的熱的接触を実現
するだけで充分であり、二つの表面の間の原子的結合
(ウェーハ結合)を実現する一層緊密に組合せる他の方
法論は不必要であるが、用いてもよい。 以下で一層よく説明するように、本発明による処理
は、熱的な速いアニーリング操作中「前駆物質」と呼ぶ
高温核生成中心を最初に生じ、これらの前駆物質が次に
古典的(classic,典型的)「欠陥」を与えることにな
る。 これらの前駆物質の発生を報告する従来の文献、例え
ば、「半導体工業のための珪素技術の進歩」(Advances
in Silicon Technology for the Semiconductor Indus
try)、400 Solid State Technology,Vol.26,(1983)J
uly,No.7(アメリカ合衆国ニューヨーク、ポート・ワシ
ントン)が存在するが、本発明の骨組みとして行われた
研究に関してかなりの相違が存在する。第一に、発生時
間規模自体が、以前認められていたものよりも非常に速
いことを示していることである。第二に、高温処理に対
して僅か約1200℃の低い境界が認められている。第三
に、都合のよい欠陥密度(defect density,欠陥濃度)
分布状態を形成させるのに、比較的低い温度、約650℃
での処理は不必要であることが見出されている。 最後に速い高温アニーリング処理中2枚のウェーハを
組合せることにより、各ウェーハ中に完全に非対称的分
布状態が実現され、それは一方の側では非常に高い欠陥
密度を示し、他方の側では非常に低い欠陥密度を示すも
のであり、ウェーハの冷却方式が密度分布状態の形成に
重要な役割を果たすと言う観察を発展することによって
初めて得られたものである。 更に、そのような従来の文献には、熱処理中アルゴン
及び窒素雰囲気が析出物密度分布状態に異なった影響を
与えると言うことは言及されていない。 本発明の更に別の特異性及び利点は、単に説明のため
で、限定のためではないものとして与えられている図面
を参照した次の記述から明らかになるであろう。図中、 第1図は、夫々、20秒及び35秒の二つの短いが異なっ
た時間間隔で1200℃に近い温度に加熱した1枚の珪素ウ
ェーハについて、深さの関数として析出物密度の分布状
態を示した図である。 第2a図及び第2b図は、単一のウェーハを処理した場合
と、本発明による一対の重ねたウェーハを処理した場合
とを比較できるように示した図である。 第3図は、重ねた形で本発明による処理にかけた2枚
のウェーハの一方についての、深さの関数として凝出物
密度の分布状態を示した図である。 本方法は、一つずつの段階について詳細に説明する前
に、本発明が、高い温度、特に1200℃〜1300℃の温度で
短い時間速いアニーリング熱処理に珪素ウェーハをかけ
ると、酸素析出についてかなりの改良が達成されると言
う観察に基づいていることを明確に述べておきたい。特
に、そのような強化析出(intensification)は温度に
依存し、ウェーハの内部でそれ自体均一に存在するもの
ではないことが観察されている。後者の特徴により、ウ
ェーハの二つの主表面に近接して二つの濃度ピークが、
中心領域の最小平坦部と共に形成されることが観察され
ている。 このことは第1図で明確に証明されており、この場
合、ウェーハの二つの主表面に近接した二つのピークと
中心の平坦部を容易に認めることができる。二つの異な
った処理時間(20秒及び35秒)に対応してその分布状態
図が変化することも認められる。 物理的特徴により、高温でのこの速いアニーリング熱
処理は、酸素析出物の後の核生成及び成長の前駆物質と
して働く所謂欠陥の形成を含んでいることが確かめられ
ている。 本発明の基礎になっている更に別の観察は、速い熱処
理に既にかけたウェーハを900〜1000℃の温度で熱処理
することは、一層の核生成に対しては好ましくなく、反
対にそれは高温で発生した前述の前駆物質の或る部分を
溶解することになると言うことである。実際、そのよう
な前駆物質は、それらが発生した温度よりも低い温度に
冷却された時、或る不安定性を与えることが証明されて
いる。代償として、900〜1000℃でのこの処理は、最終
的に既に存在している析出核の成長と、速いアニーリン
グ熱処理によって生じた欠陥の一般的安定化を惹き起こ
す。 最終的に、本発明に基づき、高温で発生した前駆物質
の不安定性は冷却条件と非常に密接に関係付けることが
でき、冷却中のウェーハ内部の温度勾配が高温での欠陥
の溶解の不均一性を惹き起こすものと仮定できる発見が
得られている。この仮定は、第一に、一方が研磨され、
他方が粗い、二つの異なった表面に対応した密度のピー
ク値の差を、二つの表面の異なった放射率値から誘導す
ることにより説明することができ、その仮定は、表面に
対応するピークが、そのような表面を通る熱的放射率が
著しく減少し、そのためウェーハの冷却が例えば表面自
体の熱的遮蔽によって著しく遅くなった時に、実質的に
消滅すると言うことを示す実験研究により確認されてい
る。 この非常に重要な考察により、ウェーハが単独に処理
されるのではなく、物理的に密接に接触するように組合
せ或は対にして処理することにより、それらの相互の熱
的遮蔽が達成されていると言う事実に存在する基本的な
特徴の一つが本発明に結び付いている。このようにし
て、単一のウェーハが露出された場合、欠陥の分布が第
2a図の矢印で示した二重ピーク分布曲線になると言うこ
とは、第2b図の矢印IIで示したように、常に二重ピーク
分布曲線を生ずることになるが、この場合には、そのよ
うな分布曲線が、二枚の対にしたウェーハに対するもの
であると言うことが重要であり、それは、互いに分離す
ると、各ウェーハは一方の表面に近いピークと、他方の
表面近辺の零に近い平坦部とを有する欠陥密度分布曲線
を持つようになる。それが正に、集積回路を後で形成す
るのに適した良好な欠陥除去領域を生成させるために、
長く面倒な複雑な熱処理に頼る必要なく、達成したい結
果なのである。 第3図には、酸素析出物の密度分布曲線が、別のウェ
ーハと対にした形で処理したウェーハについて、1200℃
及び1250℃の二つの温度の場合について深さの関数とし
て一層正確に報告してある。 上述の観察結果を総合すると、本発明による方法は基
本的に次の処理操作からなる。 第二の操作として、標準的エッチング処理を行なった
後のウェーハを、2枚ずつ互いに密接に接触させて速い
アニーリング熱処理にかけ、そこでウェーハは1200℃〜
1275℃の大体の間隔内に入る温度で数十秒間熱的パルス
を受ける。発生した欠陥密度は、第1図及び第3図で既
に明確に示したように、時間及び温度の両方に依存す
る。これらのパラメーターは、達成したい欠陥密度に依
存する。 この操作に続き、950℃〜1150℃の温度で、最終的に
は二つの段階(例えば、第一段階は900℃、第二段階は1
000℃で、夫々4時間及び16時間の時間間隔)に分割さ
れる更に別の熱処理を行う。この操作の目的は、前の操
作で発生した析出前駆物質を安定化して成長させ、同時
にそれらの不安定な部分を除去することにある。 次の操作では、ウェーハを炉から取り出し、速い高温
アニーリング熱処理中、互いに密接に接触していた表面
を標準的なやり方で研磨する。このようにして二つの前
の操作で生じたピーク・平坦分布状態により、即ち、研
磨した表面近くに非常に低い欠陥密度(平坦部)が存在
し、それによって集積回路を製造するのに完全に適した
欠陥除去領域を実現し、更に汚染物質をトラップする希
望の機能を果たすのに完全に適した、活性領域とは反対
側のウェーハ後面に近い充分制御された欠陥密度の高い
部分が存在するようにすることができる。 本発明の枠組み内で、更に、スライス上のガス雰囲
気、特に窒素の存在により析出物分布曲線の形が、未だ
決定はされていないが、少なくとも影響を受けているこ
とが確認されている。 従って、珪素の表面を遮蔽することにより得られる分
布曲線の非対称性はスライスが窒素雰囲気に対して遮蔽
されていると言う事実にも因るものである。 更に、スライスを重ねることによって遮蔽を実現する
ことは、必ずしも必要ではないことを明確に指摘してお
きたい。なぜなら、他の遮蔽部材、例えば石英板によっ
ても同じ効果が得られるからである。 分布曲線の非対称性は、スライスの一方の面上のアル
ゴンと他方の面上の窒素からなる二重のガス雰囲気によ
って、促進されるわけではないが、少なくとも支援され
るものであることが予想される。 以上の説明に関して更に以下の項を開示する。 1.酸素析出物の核生成中心を含み、第一面と、第二面
と、第一面及び第二面の間にあり、それら面から等距離
にある中央平面とを有する珪素ウェーハであって、前記
核生成中心は第一面及び第二面の間に不均一分布をして
おり、該核生成中心の最大濃度は、第一面と中央平面と
の間の領域内に存在し、中央平面よりも第一面の近くに
存在し、前記核生成中心の濃度は、第一面から最大濃度
領域まで増大し、最大濃度領域から中央平面まで減少す
る、上記珪素ウェーハ。 2.珪素ウェーハの第二面は研磨されたものである、第1
項記載の珪素ウェーハ。 3.酸素析出物の核生成中心を含み、第一面と、第二面
と、第一面及び第二面の間にあり、それら面から等距離
にある中央平面とを有する珪素ウェーハであって、前記
酸素析出物は第一面及び第二面の間に不均一分布をして
おり、該酸素析出物の最大濃度は、第一面と中央平面と
の間の領域内に存在し、中央平面よりも第一面の近くに
存在し、前記酸素析出物の濃度は、第一面から最大濃度
領域まで増大し、最大濃度領域から中央平面まで減少す
る、上記珪素ウェーハ。 4.酸素析出物の最大濃度は、酸素析出物2×1010個/cm3
未満である、第3項記載の珪素ウェーハ。 5.酸素析出物の最大濃度は、酸素析出物1×1010個/cm3
未満である、第3項記載の珪素ウェーハ。 6.珪素ウェーハの第二面は研磨されたものである、第3
項記載の珪素ウェーハ。 7.珪素ウェーハ内部に酸素析出物濃度が制御されたプロ
フィルを達成するための、該珪素ウェーハの処理方法で
あって、 (a)950〜1150℃の温度で15分間の間、前記珪素ウェ
ーハに予備的熱処理を行って欠陥濃度を減少させ、均質
な出発状態を確立し、次いで (b)前記珪素ウェーハに、900℃の温度での第一段階
及び1000℃の温度での第二段階で、それぞれ4時間及び
16時間の間、処理することを含む、上記複数の珪素ウェ
ーハの処理方法において、 i)前記工程(a)の後、前記珪素ウェーハの一つの
面を遮蔽し、 ii)1200〜1275℃の温度で数十秒間、速い熱処理を行
う間、前記珪素ウェーハの遮蔽していない面を窒素含有
ガス雰囲気にさらし、後続の熱処理中に酸素析出物の成
長点として働く核生成中心を発生させ、次いで、前記工
程(b)の後、 iii)前記の速い熱処理の間、遮蔽されていた前記珪
素ウェーハの面を研磨する諸工程を更に含むことを特徴
とする、上記珪素ウェーハの処理方法。 8.予備的熱処理を約1100℃で行う、第7項記載の処理方
法。 9.速いアニーリング熱処理が、珪素ウェーハを10〜40秒
間の熱処理パルスにさらすことから成る、第7項記載の
処理方法。 10.不活性ガス雰囲気が窒素雰囲気である、第7項記載
の処理方法。 11.珪素ウェーハを、それらに結合した他の珪素ウェー
ハによって窒素雰囲気から遮蔽する、第7項記載の処理
方法。 12.珪素ウェーハの表面間を単に機械的、熱的に相互接
触させることによって、珪素ウェーハを2枚一組で連結
する、記載の処理方法。 13.珪素ウェーハの表面間を原子的結合(ウェーハ結
合)をもたらす密接な結合方法によって、前記珪素ウェ
ーハを2枚一組で連結する、第12項記載の処理方法。 14.石英板によって、珪素ウェーハを遮蔽する、第7項
及び第10項に記載の処理方法。 15.珪素ウェーハの一つの表面にアルゴン雰囲気を当て
ることによって、その表面を窒素雰囲気から遮蔽する、
第7項記載の処理方法。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フィッシャー,グラハム イタリア国28100 ノバラ,コルソ ト リノ 41 (72)発明者 オルモ,マッシミリアノ イタリア国28100 ノバラ,ビア ベレ ッツア 3 (72)発明者 パガニ,マルコ イタリア国28100 ノバラ,ビア ラグ ランゲ 30 (56)参考文献 特開 昭63−164440(JP,A) 特開 平1−280322(JP,A) 特開 昭62−4327(JP,A) 特開 平2−148735(JP,A) 特開 平2−34932(JP,A) 特開 昭59−217333(JP,A) 特開 平1−242500(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/26 - 21/268 H01L 21/322 - 21/326 C30B 1/00 - 35/00

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】珪素ウェーハ内部に酸素析出物濃度が制御
    されたプロフィルを達成するための、該珪素ウェーハの
    処理方法であって、 (a)950〜1150℃の温度で15分間の間、前記珪素ウェ
    ーハに予備的熱処理を行って欠陥濃度を減少させ、均質
    な出発状態を確立し、次いで (b)前記珪素ウェーハを、900℃の温度での第一段階
    及び1000℃の温度での第二段階で、それぞれ4時間及び
    16時間の間、処理することを含む2段階熱処理にかけ
    る、 ことを包含する上記珪素ウェーハの処理方法において、 i) 前記工程(a)の後、前記珪素ウェーハの一つの
    面を遮蔽し、 ii) 1200〜1275℃の温度で数十秒間、速いアニーリン
    グ熱処理を行う間、前記珪素ウェーハの遮蔽していない
    面を不活性ガス雰囲気にさらし、後続の熱処理中に酸素
    析出物の成長点として働く核生成中心を発生させ、次い
    で、前記工程(b)の後、 iii) 前記の速いアニーリング熱処理の間、遮蔽され
    ていた前記珪素ウェーハの面を研磨する 諸工程を更に含むことを特徴とする、上記珪素ウェーハ
    の処理方法。
JP50121392A 1990-11-15 1991-11-11 珪素ウェーハの処理方法 Expired - Lifetime JP3412636B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT48481A/90 1990-11-15
IT48481A IT1242014B (it) 1990-11-15 1990-11-15 Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
PCT/IT1991/000095 WO1992009101A1 (en) 1990-11-15 1991-11-11 Process for achieving controlled precipitation profiles in silicon wafers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002373700A Division JP2003243402A (ja) 1990-11-15 2002-12-25 珪素ウェーハ

Publications (2)

Publication Number Publication Date
JPH06504878A JPH06504878A (ja) 1994-06-02
JP3412636B2 true JP3412636B2 (ja) 2003-06-03

Family

ID=11266818

Family Applications (2)

Application Number Title Priority Date Filing Date
JP50121392A Expired - Lifetime JP3412636B2 (ja) 1990-11-15 1991-11-11 珪素ウェーハの処理方法
JP2002373700A Pending JP2003243402A (ja) 1990-11-15 2002-12-25 珪素ウェーハ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2002373700A Pending JP2003243402A (ja) 1990-11-15 2002-12-25 珪素ウェーハ

Country Status (17)

Country Link
US (1) US5403406A (ja)
EP (1) EP0557415B1 (ja)
JP (2) JP3412636B2 (ja)
KR (1) KR100247464B1 (ja)
AT (1) ATE176084T1 (ja)
AU (1) AU9033591A (ja)
CZ (1) CZ84993A3 (ja)
DE (1) DE69130802T2 (ja)
FI (1) FI932024A (ja)
IL (1) IL99979A (ja)
IT (1) IT1242014B (ja)
MY (1) MY110258A (ja)
SG (1) SG64901A1 (ja)
SK (1) SK47093A3 (ja)
TW (1) TW205110B (ja)
WO (1) WO1992009101A1 (ja)
ZA (1) ZA918831B (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574782A (ja) * 1991-09-10 1993-03-26 Mitsubishi Materials Corp シリコン基板の製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6190631B1 (en) 1997-04-09 2001-02-20 Memc Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
WO2000013209A2 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Thermally annealed silicon wafers having improved intrinsic gettering
EP1114454A2 (en) * 1998-09-02 2001-07-11 MEMC Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
WO2000013226A1 (en) 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
CN1296526C (zh) * 1998-10-14 2007-01-24 Memc电子材料有限公司 热退火后的低缺陷密度单晶硅
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19924649B4 (de) * 1999-05-28 2004-08-05 Siltronic Ag Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
DE10024710A1 (de) * 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
KR20030021185A (ko) * 2000-06-30 2003-03-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 디누디드 존을 갖는 실리콘 웨이퍼를 형성하는 방법 및 장치
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Sumco シリコン半導体基板の熱処理方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
US7749910B2 (en) * 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
JP2009177194A (ja) * 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
KR102453743B1 (ko) * 2016-12-28 2022-10-11 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS56158431A (en) * 1980-05-13 1981-12-07 Meidensha Electric Mfg Co Ltd Forming of oxidized film of semiconductor element for electric power
JPS5787119A (en) * 1980-11-19 1982-05-31 Toshiba Corp Manufacture of semiconductor device
US4430995A (en) * 1981-05-29 1984-02-14 Hilton Joseph R Power assisted air-purifying respirators
JPS57197827A (en) * 1981-05-29 1982-12-04 Hitachi Ltd Semiconductor substrate
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0697664B2 (ja) * 1984-05-11 1994-11-30 住友電気工業株式会社 化合物半導体のアニ−ル法
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US5228927A (en) * 1988-03-25 1993-07-20 Shin-Etsu Handotai Company Limited Method for heat-treating gallium arsenide monocrystals
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration

Also Published As

Publication number Publication date
IT9048481A0 (it) 1990-11-15
CZ84993A3 (en) 1993-11-17
EP0557415B1 (en) 1999-01-20
IL99979A (en) 1995-07-31
JP2003243402A (ja) 2003-08-29
WO1992009101A1 (en) 1992-05-29
IL99979A0 (en) 1992-08-18
MY110258A (en) 1998-03-31
DE69130802T2 (de) 1999-08-19
ZA918831B (en) 1992-08-26
AU9033591A (en) 1992-06-11
TW205110B (ja) 1993-05-01
SK47093A3 (en) 1993-08-11
IT1242014B (it) 1994-02-02
US5403406A (en) 1995-04-04
EP0557415A1 (en) 1993-09-01
ATE176084T1 (de) 1999-02-15
FI932024A (fi) 1993-06-29
IT9048481A1 (it) 1992-05-15
FI932024A0 (fi) 1993-05-05
SG64901A1 (en) 1999-05-25
DE69130802D1 (de) 1999-03-04
JPH06504878A (ja) 1994-06-02
KR100247464B1 (ko) 2000-03-15

Similar Documents

Publication Publication Date Title
JP3412636B2 (ja) 珪素ウェーハの処理方法
US4868133A (en) Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US5401669A (en) Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US4851358A (en) Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
JP3144631B2 (ja) シリコン半導体基板の熱処理方法
KR100770190B1 (ko) 무산소석출 초크랄스키 실리콘 웨이퍼
KR20010086360A (ko) 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
US20020127766A1 (en) Semiconductor wafer manufacturing process
US6436846B1 (en) Combined preanneal/oxidation step using rapid thermal processing
KR20000006046A (ko) 실리콘에피택셜웨이퍼의제조방법
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
JPH02143532A (ja) 半導体ウェーハの不純物除去方法
JP2001077120A (ja) エピタキシャルシリコンウェーハの製造方法
JP2001028372A (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JP3238957B2 (ja) シリコンウェーハ
JPS6344720B2 (ja)
JPH0714755A (ja) シリコン半導体基板及びその製造方法
JPH0741399A (ja) シリコン単結晶の熱処理方法
JPH01148800A (ja) 半導体結晶基板の改善方法
JP2001102384A (ja) エピタキシャルシリコンウェーハの製造方法
JPH03193698A (ja) シリコン単結晶及びその製造方法
JPH02284427A (ja) 半導体基板の処理方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 9