JPH06504878A - 珪素ウェーハ中の析出状態を制御する方法 - Google Patents

珪素ウェーハ中の析出状態を制御する方法

Info

Publication number
JPH06504878A
JPH06504878A JP4501213A JP50121392A JPH06504878A JP H06504878 A JPH06504878 A JP H06504878A JP 4501213 A JP4501213 A JP 4501213A JP 50121392 A JP50121392 A JP 50121392A JP H06504878 A JPH06504878 A JP H06504878A
Authority
JP
Japan
Prior art keywords
wafer
heat treatment
silicon
temperature
wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4501213A
Other languages
English (en)
Other versions
JP3412636B2 (ja
Inventor
ファルスター,ロベルト
フェレロ,ギアンカルロ
フィッシャー,グラハム
オルモ,マッシミリアノ
パガニ,マルコ
Original Assignee
メムク エレクトロニック マテリアルズ ソシエタ ペル アチオニ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メムク エレクトロニック マテリアルズ ソシエタ ペル アチオニ filed Critical メムク エレクトロニック マテリアルズ ソシエタ ペル アチオニ
Publication of JPH06504878A publication Critical patent/JPH06504878A/ja
Application granted granted Critical
Publication of JP3412636B2 publication Critical patent/JP3412636B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Surgical Instruments (AREA)
  • Safety Valves (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Silicon Compounds (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 珪、ウェーハ の 5 を る 2 本発明は、一般に電子部品を製造するための、半導体材料基板、特に所謂珪素「 スライス(slice)J即ち、ウェーハを製造するための方法に関する。詳し くは、本発明は、「ゲッタリング(gettering) J又は内部トラッピ ング部位の濃度及び分布状態の制御に適した条件下で珪素ウェーハを処理する方 法に関する。
既に知られているように、半導体電子部品を製造する殆どの方法の出発材料であ る単結晶珪素は、一般に所謂チョクラルスキー法で製造されており、その場合、 一つの種子結晶を溶融珪素中に浸漬し、次にゆっくり引き上げることにより成長 させる。溶融珪素は石英坩堝中に入っていると、種々の不純物で汚染され、その 不純物の中の主なものは酸素である。珪素が溶融物になっている温度では、酸素 が結晶格子中に、溶融物の温度での酸素の珪素中への溶解度及び固化珪素中の酸 素の実際の偏析俤数によって決定される濃度に到達するまで入っていく。そのよ うな濃度は集積回路を製造する方法で典型的な温度での固体珪素中の酸素の溶解 度よりも大きい。従って、結晶が溶′@物質から成長し、冷却されると、その中 の酸素の溶解度は急速に低下し、そのため得られるスライス、即ちウェーハには 、酸素が過飽和濃度で存在する。酸素が過飽和濃度で存在すると、ウェーハの後 の熱処理工程で酸素の析出(precipitaion)を起こす。
酸素の析出は有用な効果と有害な効果を起こすことがある。有用な効果は、電子 部品を製造するための後の製造工程中に、ウェーハと接触して電子部品の性能を 悪くする望ましくない金属不純物をトラップする酸素析出物の能力と関連してい る。有害な効果は、そのような析出物自体が、反対に、例えば集[回路の製造に とっては非常に高い純度が必要になる場所であるウェーハの活性領域中に存在す ると、汚染物質となることから起きてくるものである。
以前から、ウェーハの表面から数μの深さを占める活性領域が、前述の「欠陥J を比較約合−ないのに対し、ウェーハの残りの厚さの部分が、望ましくない金属 不純物を効果的にトラップするのに充分な大きさのそのような欠陥密度を有する ようなやり方で、珪素ウェーハの処理を行う種々の方式が提案されている。
そのような方法は、トラッピング又は「内在(intrin−sic) Jゲン タリング法として知られており、ウェーハの表面に近い欠陥のない領域は、欠陥 除去領域(denudedzone)と呼ばれている。
本発明の目的は、珪素ウェーハ中に存在するトラッピング中心の濃度を制御する 方法を示すことにあり、特に良好な欠陥除去領域及び良好な内在トラッピング効 果を達成するのに必要な欠陥密度分布状態を実現するための方法を示すことにあ る。
珪素ウェーハ中の酸素の析出水準を制御することに関する。第二の態様は、分布 曲線のピークが、装置の活性領域から離れた明確なトラッピング領域として働く ことができるようなやり方で、酸素析出物の密度分布状態を制御することに関す る。従って、第三の態様は、装置の活性領域に相当する有効な欠陥除去領域及び 残余の体積中の極めて効果的なトラッピング領域を有する析出制御ウェーハの製 造に関する。
これらの目的は、本発明により、集積回路電子部品の製造を目的とした珪素スラ イス即ちウェーハを処理する方法において、(a)前記ウェーハを950℃〜1 150℃の温度で、特に約1100℃で約15分間予備的熱処理にかけ、(b) 標準的化学的腐食(エツチング)処理後、互いに熱的に密接に接触させて対に組 合せたウェーハを、1200℃〜1275℃の温度で数十秒間、速いアニーリン グ熱処理にかけ、(c)前記ウェーハを900℃〜1000℃の温度で更に長い 熱処理にかけ、最後に(d)前記ウェーハを炉から取り出し、前記速いアニーリ ング処理中に互いに密接に接触していた表面を表面研磨にかける、基本的操作を 有する方法によって達成される。2枚のスライスを組合せるために、二つの表面 の間に物理的熱的接触を実現するだけで充分であり、二つの表面の間の原子的結 合(つ工−ハ結合)を実現する一層緊密に組合せる他の方法論は不必要であるが 、用いてもよい。
以下で一層よく説明するように、本発明による処理は、熱的な速いアニーリング 操作中「前駆物質」と呼ぶ高温核生成中心を最初に生じ、これらの前駆物質が次 に古典的「欠陥Jを与えることになる。
これらの前駆物質の発生を報告する従来の文献が存在するが、本発明の骨組みと して行われた研究に関してかなりの相違が存在する。第一に、発生時間規模自体 が、以前認められていたものよりも非常に速いことを示していることである。第 二に、高温処理に対して僅か約1200℃の低い境界が認められている。第三に 、都合のよい欠陥密度分布状態を形成させるのに、比較的低い温度、約650℃ での処理は不必要であることが見出されている。
!に後に速い高温アニーリング処理中2枚のウェーハを組合せることにより、各 ウェーハ中に完全に非対称的分布状態が実現され、それは一方の側では非常に高 い欠陥密度を示し、他方の側では非常に低い欠陥密度を示すものであり、ウェー ハの冷却方式が密度分布状態の形成に重要な役割を果たすと言う観察を発展する ことによって初めて得られたものである。
本発明の更に別の特異性及び利点は、単に説明のためで、限定のためではないも のとして与えられている図面を参照した次の記述から明らかになるであろう。図 中、第112Iは、夫々、20秒及び35秒の二つの短いが異なった時間間隔で 1200°Cに近い温度に加熱した1枚の珪素ウェーハについて、深さの関数と して析出物密度の分布状態を示した図である6 第2a図及び第2b図は、単一のウェーハを処理した場合と、本発明による一対 の重ねたウェーハを処理した場合とを比較できるように示した図である。
第3図は、重ねた形で本発明による処理にがけな2枚のウェーハの一方について の、深さの関数として析出物密度の分布状態を示した図である。
本方法は、一つずつの段階について詳細に説明する前に、本発明が、高い温度、 特に1200℃〜1300℃の温度で短い時間速いアニーリング熱処理に珪素ウ ェーハをかけると、酸素析出についてかなりの改良が達成されると言う観察に基 づいていることを明確に述べておきたい、特に、そのような強化析出は温度に依 存し、ウェーハの内部でそれ自体均一に存在するものではないことが観察されて いる。後者の特徴により、ウェーハの二つの主表面に近接して二つの濃度ピー・ りが、中心領域の最小平坦部と共に形成されることが観察されている。
このことは第1図で明確に証明されており、この場合、ウェーハの二つの主表面 に近接した二つのピークと中心の平坦部を容易に認めることができる。二つの異 なった処理時間(20秒及び35秒)に対応してその分布状態図が変化すること も認められる。
物理的特徴により、高温でのこの速いアニーリング熱処理は、酸素析出物の後の 核生成及び成長の前駆物質として働く所謂欠陥の形成を含んでいることが確かめ られている。
本発明の基礎になっている更に別の観察は、速い熱処理に既にかけたウェーハを 900〜1000℃の温度で熱処理することは、一層の核生成に対しては好まし くなく、反対にそれは高温で発生した前述の前駆物質の成る部分を溶解すること になると言うことである。実際、そのような前駆物質は、それらが発生した温度 よりも低い温度に冷却された時、成る不安定性を与えることが証明されている。
代償として、900〜1000℃でのこの処理は、最終的に既に存在している析 出核の成長と、速いアニーリング熱処理によって生じた欠陥の一般的安定化を惹 き起こす。
最終的に、本発明に基づき、高温で発生した前駆物質の不安定性は冷却条件と非 常に密接に関係付けることができ、冷却中のウェーハ内部の温度勾配が高温での 欠陥の溶解の不均一性を惹き起こすものと仮定できる発見が得られている。この 仮定は、第一に、一方が研磨され、他方が粗い、二つの異なった表面に対応した 密度のピーク値の差を、二つの表面の異なった放射率値から誘導することにより 説明することができ、その仮定は、表面に対応するピークが、そのような表面を 通る熱的放射率が著しく減少し、そのためウェーハの冷却が例えば表面自体の熱 的遮蔽によって著しく遅くなった時に、実質的に消滅すると言うことを示す実験 研究により確認されている。
この非常に重要な考察により、ウェーハが単独に処理されるのではなく、物理的 に密接に接触するように組合せ或は対にして処理することにより、それらの相互 の熱的遮蔽が達成されていると言う事実に存在する基本的な特徴の一つが本発明 に結び付いている。このようにして、単一のウェーハが露出された場合、欠陥の 分布が第2a図の矢印で示した二重ピーク分布曲線になると言うことは、第2b 図の矢印■で示したように、常に二重ピーク分布曲線を生ずることになるが、こ の場合には、そのような分布曲線が、二枚の対にしたウェーハに対するものであ ると言うことが重要であり、それは、互いに分離すると、各ウェーハは一方の表 面に近いピークと、他方の表面近辺の零に近い平坦部とを有する欠陥密度分布曲 線を持つようになる。それが正に、集積回路を後で形成するのに適した良好な欠 陥除去領域を生成させるために、長く面倒な複雑な熱処理に頼る必要なく、達成 したい結果なのである。
第3図には、酸素析出物の密度分布曲線が、別のウェーハと対にした形で処理し たウェーハについて、1200℃及び1250℃の二つの温度の場合について深 さの関数として一層正確に報告しである。
上述の観察結果をl!キすると、本発明による方法は基本的に次の処理操作から なる6 第二の操作として、標準的化学的腐食(エツチング)処理を行なった後のウェー ハを、2枚ずつ互いに密接に接触させて速いアニーリング熱処理にかけ、そこで ウェーハは1200℃〜1275℃の大体の間隔内に入る温度で数十秒間熱的パ ルスを受ける。発生した欠陥密度は、第1図及び第3図で既に明確に示したよう に、時間及び温度の両方に依存する。これらのパラメーターは、達成しない欠陥 密度に依存する。
この操作に続き、950℃〜1150℃の温度で、最終的には二つの段階(例え ば、第一段階は900℃で、第二段階は1000℃で、夫々4時間及び16時間 の時間間隔)に分割される更に別の熱処理を行う。この操作の目的は、前の操作 で発生した析出前駆物質を安定化して成長させ、同時にそれらの不安定な部分を 除去することにある。
次の操作では、ウェーハを炉から取り出し、速い高温アニーリング熱処理中、互 いに密接に接触していた表面を標準的なやり方で研磨する。このようにして二つ の前の操作で生じたピーク・平坦分布状態により、即ち、研磨した表面近くに非 常に低い欠陥密度(平坦部)が存在し、それによって集積回路を製造するのに完 全に適した欠陥除去領域を実現し、更に汚染物質をトラップする希望の機能を果 たすのに完全に適した、活性領域とは反対側のウェーハ後面に近い充分制御され た欠陥密度の高い部分が存在するようにすることができる。
本発明の枠組み内で、更に、スライス上のガス雰囲気、特に窒素の存在により析 出物分布曲線の形が、未だ決定はされていないが、少なくとも影響を受けている ことが確認されている。
従って、珪素の表面を遮蔽することにより得られる分布曲線の非対称性はスライ スが窒素雰囲気に対して遮蔽されていると言う事実にも因るものである。
更に、スライスを重ねることによって遮蔽を実現することは、必ずしも必要では ないことを明確に指摘しておきたい、なぜなら、他の遮蔽部材、例えば石英板に よっても同じ効果が得られるからである。
分布曲線の非対称性は、スライスの一方の面上のアルゴンと他方の面上の窒素か らなる二重のガス雰囲気によって、促進されるわけではないが、少なくとも支援 されるものであることが予想される。
上述の如く、本発明の好ましい態様について記述してきたが、本発明の範囲から 離れることなく種々の変更や修正が行えることは明確に理解されるべきである。
深さくμm) (a) (b) 深さくμm) 補正書の写しく翻訳文)提出書lNm1lllB4条の8)平成 5年 5月  14 日寸弊

Claims (12)

    【特許請求の範囲】
  1. 1.珪素ウェーハ内部に析出物密度の制御された分布状態を達成するための珪素 ウェーハ処理方法において、次の操作、 (a)ウェーハを950℃〜1150℃、特に約1100℃の温度で約15分間 予備的熱処理にかけ、 (b)標準的化学的腐食(エッチング)処理の後、互いに熱的に密接に接触した 状態に組み合わせて対にしたウェーハを1200℃〜1275℃の温度で数十秒 間速いアニーリング熱処理にかけ、 (c)前記ウェーハを更に900℃〜1000℃の温度で長い熱処理にかけ、そ して最後に、 (d)前記ウェーハを炉から取り出し、前記速いアニーリング処理中互いに密接 に接触していた表面を表面研磨にかける、 操作からなることを特徴とする珪素ウェーハ処理方法。
  2. 2.予備的熱処理が約1100℃で行われ、「欠陥」密度を更に減少させる機能 を果たし、均質な出発状態を確立する請求項1に記載の珪素ウェーハの処理方法 。
  3. 3.速いアニーリング熱処理が、対に組合せたウェーハを10〜40秒の時間の 熱的パルスにかけ、析出物前駆物質の発生を行わせることからなる請求項1に記 載の珪素ウェーハの処理方法。
  4. 4.更に長い熱処理が一又は二段階で行われる請求項1に記載の珪素ウェーハの 処理方法。
  5. 5.更に長い熱処理が二段階で行われ、特に第一段階では900℃の温度で、第 二段階で1000℃の温度で、夫々4時間及び16時間の時間行われる請求項4 に記載の珪素ウェーハ処理方法。
  6. 6.ウェーハの密接な熱的接触組合せが、それらの表面の間の簡単な物理的熱的 接触で実現される請求項1に記載の珪素ウェーハ処理方法。
  7. 7.ウェーハの密接な熱的接触組合せが、それらの表面の間の原子的待合(ウェ ーハ結合)を実現する緊密な結合方法により実現される請求項1に記載の珪素ウ ェーハ処理方法。
  8. 8.珪素ウェーハ内部に析出物密度の制御された分布状態を達成するための珪素 ウェーハの処理方法において、次の操作、 (a)ウェーハを950℃〜1150℃の温度で約15分間予備的熱処理にかけ 、 (b)標準的化学的腐食処理の後、ウェーハを不活性ガス雰囲気中で、表面を遮 蔽して、1200℃〜1275℃の温度で数十秒間速いアニーリング熱処理にか け、(c)前記ウェーハを更に900℃〜1000℃の温度で長い熱処理にかけ 、そして最後に、 (d)前記ウェーハを炉から取り出し、前記速いアニーリング処理中遮蔽されて いた表面を表面研磨にかける、操作からなることを特徴とする珪素ウェーハ処理 方法。
  9. 9.不活性雰囲気が窒素であることを特徴とする請求項8に記載の方法。
  10. 10.遮蔽が別の珪素スライスを用いて実現される請求項8及び9に記載の方法 。
  11. 11.遮蔽が石英板を用いて実現される請求項8及び9に記載の方法。
  12. 12.窒素雰囲気に対するウェーハの一方の面の遮蔽が、その面上にアルゴン雰 囲気を適用することにより実現されることを特徴とする請求項8及び9に記載の 方法。
JP50121392A 1990-11-15 1991-11-11 珪素ウェーハの処理方法 Expired - Lifetime JP3412636B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT48481A/90 1990-11-15
IT48481A IT1242014B (it) 1990-11-15 1990-11-15 Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
PCT/IT1991/000095 WO1992009101A1 (en) 1990-11-15 1991-11-11 Process for achieving controlled precipitation profiles in silicon wafers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002373700A Division JP2003243402A (ja) 1990-11-15 2002-12-25 珪素ウェーハ

Publications (2)

Publication Number Publication Date
JPH06504878A true JPH06504878A (ja) 1994-06-02
JP3412636B2 JP3412636B2 (ja) 2003-06-03

Family

ID=11266818

Family Applications (2)

Application Number Title Priority Date Filing Date
JP50121392A Expired - Lifetime JP3412636B2 (ja) 1990-11-15 1991-11-11 珪素ウェーハの処理方法
JP2002373700A Pending JP2003243402A (ja) 1990-11-15 2002-12-25 珪素ウェーハ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2002373700A Pending JP2003243402A (ja) 1990-11-15 2002-12-25 珪素ウェーハ

Country Status (17)

Country Link
US (1) US5403406A (ja)
EP (1) EP0557415B1 (ja)
JP (2) JP3412636B2 (ja)
KR (1) KR100247464B1 (ja)
AT (1) ATE176084T1 (ja)
AU (1) AU9033591A (ja)
CZ (1) CZ84993A3 (ja)
DE (1) DE69130802T2 (ja)
FI (1) FI932024A (ja)
IL (1) IL99979A (ja)
IT (1) IT1242014B (ja)
MY (1) MY110258A (ja)
SG (1) SG64901A1 (ja)
SK (1) SK47093A3 (ja)
TW (1) TW205110B (ja)
WO (1) WO1992009101A1 (ja)
ZA (1) ZA918831B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574782A (ja) * 1991-09-10 1993-03-26 Mitsubishi Materials Corp シリコン基板の製造方法
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2002110683A (ja) * 2000-09-26 2002-04-12 Sumitomo Metal Ind Ltd シリコン半導体基板の熱処理方法
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ
JP2009016864A (ja) * 1999-11-13 2009-01-22 Samsung Electronics Co Ltd シリコンウェーハの製造方法
JP2009147357A (ja) * 1998-09-02 2009-07-02 Memc Electron Materials Inc 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
JP2009177194A (ja) * 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
MY137778A (en) 1997-04-09 2009-03-31 Memc Electronic Materials Low defect density, ideal oxygen precipitating silicon
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US5882989A (en) * 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
CN1155064C (zh) 1998-09-02 2004-06-23 Memc电子材料有限公司 制备理想析氧硅晶片的工艺
US6361619B1 (en) 1998-09-02 2002-03-26 Memc Electronic Materials, Inc. Thermally annealed wafers having improved internal gettering
US6336968B1 (en) 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
EP1125008B1 (en) 1998-10-14 2003-06-18 MEMC Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
JP2000154070A (ja) * 1998-11-16 2000-06-06 Suminoe Textile Co Ltd セラミックス三次元構造体及びその製造方法
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19924649B4 (de) * 1999-05-28 2004-08-05 Siltronic Ag Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
US20030051656A1 (en) 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
DE10024710A1 (de) 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
KR20030021185A (ko) * 2000-06-30 2003-03-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 디누디드 존을 갖는 실리콘 웨이퍼를 형성하는 방법 및 장치
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP2004537161A (ja) * 2001-04-11 2004-12-09 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 高抵抗率czシリコンにおけるサーマルドナー生成の制御
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
US7883628B2 (en) * 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
US7749910B2 (en) * 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP2005051040A (ja) * 2003-07-29 2005-02-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及び半導体基板
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
WO2018125565A1 (en) * 2016-12-28 2018-07-05 Sunedison Semiconductor Limited Method of treating silicon wafers to have intrinsic gettering and gate oxide integrity yield

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS56158431A (en) * 1980-05-13 1981-12-07 Meidensha Electric Mfg Co Ltd Forming of oxidized film of semiconductor element for electric power
JPS5787119A (en) * 1980-11-19 1982-05-31 Toshiba Corp Manufacture of semiconductor device
US4430995A (en) * 1981-05-29 1984-02-14 Hilton Joseph R Power assisted air-purifying respirators
JPS57197827A (en) * 1981-05-29 1982-12-04 Hitachi Ltd Semiconductor substrate
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS60133734A (ja) * 1983-12-21 1985-07-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0697664B2 (ja) * 1984-05-11 1994-11-30 住友電気工業株式会社 化合物半導体のアニ−ル法
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US5228927A (en) * 1988-03-25 1993-07-20 Shin-Etsu Handotai Company Limited Method for heat-treating gallium arsenide monocrystals
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574782A (ja) * 1991-09-10 1993-03-26 Mitsubishi Materials Corp シリコン基板の製造方法
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP2009147357A (ja) * 1998-09-02 2009-07-02 Memc Electron Materials Inc 欠陥密度が低い単結晶シリコンから得られるシリコン・オン・インシュレーター構造体
JP2009016864A (ja) * 1999-11-13 2009-01-22 Samsung Electronics Co Ltd シリコンウェーハの製造方法
JP2009021623A (ja) * 1999-11-13 2009-01-29 Samsung Electronics Co Ltd シリコンウェーハの製造方法
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
JP2002110683A (ja) * 2000-09-26 2002-04-12 Sumitomo Metal Ind Ltd シリコン半導体基板の熱処理方法
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ
US7078357B2 (en) 2000-10-25 2006-07-18 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon wafer and silicon wafer
JP2009177194A (ja) * 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ

Also Published As

Publication number Publication date
MY110258A (en) 1998-03-31
JP3412636B2 (ja) 2003-06-03
US5403406A (en) 1995-04-04
SK47093A3 (en) 1993-08-11
FI932024A0 (fi) 1993-05-05
IT9048481A0 (it) 1990-11-15
SG64901A1 (en) 1999-05-25
IT9048481A1 (it) 1992-05-15
CZ84993A3 (en) 1993-11-17
JP2003243402A (ja) 2003-08-29
TW205110B (ja) 1993-05-01
ATE176084T1 (de) 1999-02-15
KR100247464B1 (ko) 2000-03-15
DE69130802T2 (de) 1999-08-19
IT1242014B (it) 1994-02-02
WO1992009101A1 (en) 1992-05-29
IL99979A0 (en) 1992-08-18
ZA918831B (en) 1992-08-26
DE69130802D1 (de) 1999-03-04
FI932024A (fi) 1993-06-29
EP0557415A1 (en) 1993-09-01
EP0557415B1 (en) 1999-01-20
IL99979A (en) 1995-07-31
AU9033591A (en) 1992-06-11

Similar Documents

Publication Publication Date Title
JPH06504878A (ja) 珪素ウェーハ中の析出状態を制御する方法
US6958092B2 (en) Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof
EP0090320B1 (en) A method for tailoring oxygen precipitate particle density and distribution in silicon
JPH11150119A (ja) シリコン半導体基板の熱処理方法とその装置
KR20010073067A (ko) 무산소침전 초크랄스키 실리콘 웨이퍼
US6599815B1 (en) Method and apparatus for forming a silicon wafer with a denuded zone
KR20000006046A (ko) 실리콘에피택셜웨이퍼의제조방법
JPS583374B2 (ja) シリコン単結晶の処理方法
GB2080780A (en) Heat treatment of silicon slices
JPH02143532A (ja) 半導体ウェーハの不純物除去方法
JP4302879B2 (ja) 酸素析出物核形成中心の制御された分布を有するシリコンウエハの製造方法
JPH0518254B2 (ja)
JP3578397B2 (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JP2001028372A (ja) 結晶格子欠陥を有する半導体ディスク及びその製造法
JP2001077120A (ja) エピタキシャルシリコンウェーハの製造方法
JPS6344720B2 (ja)
JPH02284427A (ja) 半導体基板の処理方法
JPH03193698A (ja) シリコン単結晶及びその製造方法
JPH01242499A (ja) ZnSe単結晶の転位減少法
JPH0521303A (ja) 半導体基板及びその製造方法
JP2022050071A (ja) シリコンウェーハおよびシリコンウェーハの製造方法
JPH0543400A (ja) GaAs単結晶の製造方法
JP3024193B2 (ja) 半導体基板の製造方法
JPH0461341A (ja) 半導体ウエーハの酸素析出物形成方法
JP2003100759A (ja) エピタキシャルシリコンウェーハの製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090328

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100328

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 8

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 9