JPH0574782A - シリコン基板の製造方法 - Google Patents
シリコン基板の製造方法Info
- Publication number
- JPH0574782A JPH0574782A JP25841391A JP25841391A JPH0574782A JP H0574782 A JPH0574782 A JP H0574782A JP 25841391 A JP25841391 A JP 25841391A JP 25841391 A JP25841391 A JP 25841391A JP H0574782 A JPH0574782 A JP H0574782A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- silicon substrate
- thermal treatment
- defects
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 ＤＺ内の結晶欠陥を完全に排除し、これによ
る素子特性の劣化、製品歩留りの低下を改善できるシリ
コン基板の製造方法を提供する。 【構成】 チョクラルスキ法で製造されたシリコン単結
晶より切り出されたシリコン基板に、イントリンシック
・ゲッタリング処理を施す工程において、１１００℃〜
１１５０℃の温度で熱処理を施す第１の熱処理工程によ
り、シリコン基板表面近傍の酸素濃度を低減させること
ができる。この第１の熱処理工程の後、１２００℃以上
の温度で熱処理を施す第２の熱処理工程により、将来Ｄ
Ｚとなる領域内に残留する酸素析出核を収縮または消滅
させ、ＤＺ内での欠陥発生を防止できる。この第２の熱
処理工程の後、上記第１の熱処理工程時の温度より低い
温度で熱処理を施す第３の熱処理工程により、内部微小
欠陥を形成し、汚染物質を取り込む（ゲッタリング）こ
とができる。
る素子特性の劣化、製品歩留りの低下を改善できるシリ
コン基板の製造方法を提供する。 【構成】 チョクラルスキ法で製造されたシリコン単結
晶より切り出されたシリコン基板に、イントリンシック
・ゲッタリング処理を施す工程において、１１００℃〜
１１５０℃の温度で熱処理を施す第１の熱処理工程によ
り、シリコン基板表面近傍の酸素濃度を低減させること
ができる。この第１の熱処理工程の後、１２００℃以上
の温度で熱処理を施す第２の熱処理工程により、将来Ｄ
Ｚとなる領域内に残留する酸素析出核を収縮または消滅
させ、ＤＺ内での欠陥発生を防止できる。この第２の熱
処理工程の後、上記第１の熱処理工程時の温度より低い
温度で熱処理を施す第３の熱処理工程により、内部微小
欠陥を形成し、汚染物質を取り込む（ゲッタリング）こ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板の製造方
法、特にＣＺ（チョクラルスキ）法によるシリコン基板
に所定の熱処理を施すことにより、シリコン基板表面近
傍（デバイス活性領域）の酸素濃度を低減化させ、か
つ、シリコン基板のＤＺ（無欠陥層）の結晶欠陥の発生
を防止したシリコン基板の製造方法に関する。
法、特にＣＺ（チョクラルスキ）法によるシリコン基板
に所定の熱処理を施すことにより、シリコン基板表面近
傍（デバイス活性領域）の酸素濃度を低減化させ、か
つ、シリコン基板のＤＺ（無欠陥層）の結晶欠陥の発生
を防止したシリコン基板の製造方法に関する。
【０００２】
【従来の技術】近年、メガビットメモリの量産化に基づ
いてＤＲＡＭ等の半導体素子の高集積化が要求され、シ
リコン基板についてもより一層の高品質化が要望されて
いる。
いてＤＲＡＭ等の半導体素子の高集積化が要求され、シ
リコン基板についてもより一層の高品質化が要望されて
いる。
【０００３】従来、高集積微細化する半導体集積回路に
おいて、基板の大口径に有利なＣＺ法によって製造され
たＣＺ単結晶から切り出されたシリコン基板では、特定
の加熱処理を施すことにより、基板表面に無欠陥層（Ｄ
Ｚ）を、この基板内部に内部微小欠陥（Bulk Micro Def
ect:BMD）領域を、それぞれ形成している。この内部微
小欠陥により、半導体集積回路の製造過程中に侵入する
微量の重金属、例えば鉄、ニッケル、銅等を析出させる
イントリンシック・ゲッタリング（ＩＧ）効果を積極的
に利用し、半導体装置の歩留まり向上、例えばｐｎ接合
のリーク電流の減少、キャリアのライフタイムの向上等
を図っている。
おいて、基板の大口径に有利なＣＺ法によって製造され
たＣＺ単結晶から切り出されたシリコン基板では、特定
の加熱処理を施すことにより、基板表面に無欠陥層（Ｄ
Ｚ）を、この基板内部に内部微小欠陥（Bulk Micro Def
ect:BMD）領域を、それぞれ形成している。この内部微
小欠陥により、半導体集積回路の製造過程中に侵入する
微量の重金属、例えば鉄、ニッケル、銅等を析出させる
イントリンシック・ゲッタリング（ＩＧ）効果を積極的
に利用し、半導体装置の歩留まり向上、例えばｐｎ接合
のリーク電流の減少、キャリアのライフタイムの向上等
を図っている。
【０００４】ＩＧ効果では、シリコン基板中に含有され
ている酸素（［Ｏi］：格子間に存在する酸素）濃度が
関連する。すなわち、結晶成長時、坩堝から混入し、シ
リコン中に溶解している過剰の酸素は、熱処理によって
結晶内部に析出し、その析出箇所の周囲に転位等の二次
的な結晶欠陥を形成する。この形成により、結晶格子に
歪が生じ、この歪場を利用して重金属等が析出するよう
になるものである。
ている酸素（［Ｏi］：格子間に存在する酸素）濃度が
関連する。すなわち、結晶成長時、坩堝から混入し、シ
リコン中に溶解している過剰の酸素は、熱処理によって
結晶内部に析出し、その析出箇所の周囲に転位等の二次
的な結晶欠陥を形成する。この形成により、結晶格子に
歪が生じ、この歪場を利用して重金属等が析出するよう
になるものである。
【０００５】従来のＩＧ処理は、まず、基板表面近傍
（デバイス形成領域）の酸素濃度を低減させるため、１
１００〜１１５０℃程度の熱処理を行い、この処理によ
り、酸素濃度が低下した領域内の一部が最終的にＤＺに
なる。次に、基板内部に欠陥が発生し易くするため、９
００℃以下の熱処理を行う。その後、デバイス作製時の
熱処理中に基板内部に結晶欠陥の発生が起きることによ
り、ＤＺやゲッタリングサイト（ＢＭＤ）を形成する。
または、デバイス熱処理の前に、９００〜１１００℃程
度の熱処理を行い、基板内部に欠陥を予め発生させてお
く場合もあった。
（デバイス形成領域）の酸素濃度を低減させるため、１
１００〜１１５０℃程度の熱処理を行い、この処理によ
り、酸素濃度が低下した領域内の一部が最終的にＤＺに
なる。次に、基板内部に欠陥が発生し易くするため、９
００℃以下の熱処理を行う。その後、デバイス作製時の
熱処理中に基板内部に結晶欠陥の発生が起きることによ
り、ＤＺやゲッタリングサイト（ＢＭＤ）を形成する。
または、デバイス熱処理の前に、９００〜１１００℃程
度の熱処理を行い、基板内部に欠陥を予め発生させてお
く場合もあった。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ＩＧ処理では、基板表面近傍に形成されるＤＺ内に低密
度の欠陥が残存していた。これらの欠陥が電気的活性層
内、例えば素子分離やメモリ素子の容量部の形成に用い
られるトレンチ構造部に生じた場合には、デバイス特性
の劣化、製品歩留りの低下等の原因になってしまうとい
う課題があった。
ＩＧ処理では、基板表面近傍に形成されるＤＺ内に低密
度の欠陥が残存していた。これらの欠陥が電気的活性層
内、例えば素子分離やメモリ素子の容量部の形成に用い
られるトレンチ構造部に生じた場合には、デバイス特性
の劣化、製品歩留りの低下等の原因になってしまうとい
う課題があった。
【０００７】
【発明の目的】本発明の目的は、ＤＺ内の結晶欠陥を完
全に排除し、これによる素子特性の劣化、製品歩留りの
低下を改善できるシリコン基板の製造方法を提供するこ
とである。
全に排除し、これによる素子特性の劣化、製品歩留りの
低下を改善できるシリコン基板の製造方法を提供するこ
とである。
【０００８】
【課題を解決するための手段】本発明に係るシリコン基
板の製造方法は、チョクラルスキ法で製造されたシリコ
ン単結晶より切り出されたシリコン基板に、イントリン
シック・ゲッタリング処理を施す工程において、１１０
０℃〜１１５０℃の温度で熱処理を施す第１の熱処理工
程と、この第１の熱処理工程の後、１２００℃以上の温
度で熱処理を施す第２の熱処理工程と、この第２の熱処
理工程の後、上記第１の熱処理工程時の温度より低い温
度で熱処理を施す第３の熱処理工程と、を備えている。
板の製造方法は、チョクラルスキ法で製造されたシリコ
ン単結晶より切り出されたシリコン基板に、イントリン
シック・ゲッタリング処理を施す工程において、１１０
０℃〜１１５０℃の温度で熱処理を施す第１の熱処理工
程と、この第１の熱処理工程の後、１２００℃以上の温
度で熱処理を施す第２の熱処理工程と、この第２の熱処
理工程の後、上記第１の熱処理工程時の温度より低い温
度で熱処理を施す第３の熱処理工程と、を備えている。
【０００９】
【作用】本発明によれば、第１の熱処理工程により、シ
リコン基板の表面近傍の酸素濃度を低減することができ
る。そして、第２の熱処理工程により、将来ＤＺとなる
領域内に残留する酸素析出核を収縮または消滅させ、Ｄ
Ｚ内での欠陥発生を防止することができる。さらに、第
３の熱処理工程により、シリコン基板に内部微小欠陥を
形成し、この微小欠陥に汚染物質を取り込む（ゲッタリ
ングする）ことができる。
リコン基板の表面近傍の酸素濃度を低減することができ
る。そして、第２の熱処理工程により、将来ＤＺとなる
領域内に残留する酸素析出核を収縮または消滅させ、Ｄ
Ｚ内での欠陥発生を防止することができる。さらに、第
３の熱処理工程により、シリコン基板に内部微小欠陥を
形成し、この微小欠陥に汚染物質を取り込む（ゲッタリ
ングする）ことができる。
【００１０】
【実施例】以下、本発明に係るシリコン基板の製造方法
の実施例について説明する。
の実施例について説明する。
【００１１】以下の実施例との比較のため、従来法で
は、チョクラルスキ法で製造したシリコン基板に、ま
ず、１１５０℃で１時間の熱処理を施し、その後５５０
℃で４８時間、さらに、１０００℃で２４時間の熱処理
を行った。したがって、この従来法では、本発明方法に
係る第２の熱処理に相当する熱処理を行っていない。
は、チョクラルスキ法で製造したシリコン基板に、ま
ず、１１５０℃で１時間の熱処理を施し、その後５５０
℃で４８時間、さらに、１０００℃で２４時間の熱処理
を行った。したがって、この従来法では、本発明方法に
係る第２の熱処理に相当する熱処理を行っていない。
【００１２】そして、実施例１では、チョクラルスキ法
で製造したシリコン基板に第１の熱処理として１１５０
℃で１時間の熱処理を施し、その後第２の熱処理として
１２００℃で５分間の熱処理を施し、さらに、第３の熱
処理として５５０℃で４８時間の熱処理を行うととも
に、この後１０００℃で２４時間の熱処理を行った。
で製造したシリコン基板に第１の熱処理として１１５０
℃で１時間の熱処理を施し、その後第２の熱処理として
１２００℃で５分間の熱処理を施し、さらに、第３の熱
処理として５５０℃で４８時間の熱処理を行うととも
に、この後１０００℃で２４時間の熱処理を行った。
【００１３】また、実施例２では、上記シリコン基板に
第１の熱処理として１１５０℃で１時間、第２の熱処理
として１２８０℃で５分間の熱処理を行い、この後第３
の熱処理として、５５０℃で４８時間、さらに、１００
０℃で２４時間の熱処理を行った。この実施例２では、
第２の熱処理温度が、１２００℃から１２８０℃に変わ
った以外は実施例１と同じである。
第１の熱処理として１１５０℃で１時間、第２の熱処理
として１２８０℃で５分間の熱処理を行い、この後第３
の熱処理として、５５０℃で４８時間、さらに、１００
０℃で２４時間の熱処理を行った。この実施例２では、
第２の熱処理温度が、１２００℃から１２８０℃に変わ
った以外は実施例１と同じである。
【００１４】また、実施例３では、上記シリコン基板
に、第１の熱処理として１１５０℃で１時間、第２の熱
処理として１２８０℃で１５分間、第３の熱処理として
５５０℃で４８時間、および、１０００℃で２４時間の
各熱処理を行った。この実施例３では、第２の熱処理時
間が、５分間から１５分間に変わった以外は実施例２と
同じである。
に、第１の熱処理として１１５０℃で１時間、第２の熱
処理として１２８０℃で１５分間、第３の熱処理として
５５０℃で４８時間、および、１０００℃で２４時間の
各熱処理を行った。この実施例３では、第２の熱処理時
間が、５分間から１５分間に変わった以外は実施例２と
同じである。
【００１５】上記各熱処理を施した結果、シリコン基板
表面からの各々の深さにおける格子間酸素濃度（欠陥密
度）を表１に示す。ＤＺはシリコン基板表面から２０μ
ｍ程度の深さに形成される。
表面からの各々の深さにおける格子間酸素濃度（欠陥密
度）を表１に示す。ＤＺはシリコン基板表面から２０μ
ｍ程度の深さに形成される。
【００１６】
【表１】
【００１７】表１より判断すると、従来法に比べ本発明
に係る実施例では、第２の熱処理として１２００℃以上
の熱処理を施すことによって、ＤＺでは全体的に欠陥密
度が減少することになる。なお、実施例２において表面
近傍（５μｍ）の欠陥の密度の測定値が高くなっている
のは酸素の析出に起因する微小欠陥とは別種の積層欠陥
によるものと考えられる。また、シリコン基板の内部の
微小欠陥密度は、従来例および実施例１〜３において同
等の値（１０10ｃｍ-3）を示している。
に係る実施例では、第２の熱処理として１２００℃以上
の熱処理を施すことによって、ＤＺでは全体的に欠陥密
度が減少することになる。なお、実施例２において表面
近傍（５μｍ）の欠陥の密度の測定値が高くなっている
のは酸素の析出に起因する微小欠陥とは別種の積層欠陥
によるものと考えられる。また、シリコン基板の内部の
微小欠陥密度は、従来例および実施例１〜３において同
等の値（１０10ｃｍ-3）を示している。
【００１８】
【発明の効果】本発明は、以上説明してきたように構成
されているので、シリコン基板の内部領域に微小欠陥を
十分に形成することができるとともに、ＤＺ内の格子間
酸素の析出に起因する結晶欠陥を完全に排除することが
できる。この結果、ＤＺでの欠陥による素子特性の劣
化、製品歩留りの低下を改善することができる。
されているので、シリコン基板の内部領域に微小欠陥を
十分に形成することができるとともに、ＤＺ内の格子間
酸素の析出に起因する結晶欠陥を完全に排除することが
できる。この結果、ＤＺでの欠陥による素子特性の劣
化、製品歩留りの低下を改善することができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀口 清一 埼玉県大宮市北袋町一丁目297番地 三菱 マテリアル株式会社中央研究所内 (72)発明者 門井 幹夫 埼玉県大宮市北袋町一丁目297番地 三菱 マテリアル株式会社中央研究所内 (72)発明者 島貫 康 埼玉県大宮市北袋町一丁目297番地 三菱 マテリアル株式会社中央研究所内
Claims (1)
- 【請求項１】 チョクラルスキ法で製造されたシリコン
単結晶より切り出されたシリコン基板に、イントリンシ
ック・ゲッタリング処理を施す工程において、 １１００℃〜１１５０℃の温度で熱処理を施す第１の熱
処理工程と、 この第１の熱処理工程の後、１２００℃以上の温度で熱
処理を施す第２の熱処理工程と、 この第２の熱処理工程の後、上記第１の熱処理工程時の
温度より低い温度で熱処理を施す第３の熱処理工程と、
を備えたことを特徴とするシリコン基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25841391A JPH0574782A (ja) | 1991-09-10 | 1991-09-10 | シリコン基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25841391A JPH0574782A (ja) | 1991-09-10 | 1991-09-10 | シリコン基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0574782A true JPH0574782A (ja) | 1993-03-26 |
Family
ID=17319885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25841391A Pending JPH0574782A (ja) | 1991-09-10 | 1991-09-10 | シリコン基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0574782A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897222A (ja) * | 1994-09-26 | 1996-04-12 | Toshiba Ceramics Co Ltd | シリコンウェーハの製造方法およびシリコンウェーハ |
| US6261860B1 (en) | 1998-04-01 | 2001-07-17 | Nec Corporation | Method of fabricating solid-state image sensor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06504878A (ja) * | 1990-11-15 | 1994-06-02 | メムク エレクトロニック マテリアルズ ソシエタ ペル アチオニ | 珪素ウェーハ中の析出状態を制御する方法 |
-
1991
- 1991-09-10 JP JP25841391A patent/JPH0574782A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06504878A (ja) * | 1990-11-15 | 1994-06-02 | メムク エレクトロニック マテリアルズ ソシエタ ペル アチオニ | 珪素ウェーハ中の析出状態を制御する方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0897222A (ja) * | 1994-09-26 | 1996-04-12 | Toshiba Ceramics Co Ltd | シリコンウェーハの製造方法およびシリコンウェーハ |
| US6261860B1 (en) | 1998-04-01 | 2001-07-17 | Nec Corporation | Method of fabricating solid-state image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4314595A (en) | Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment | |
| EP0948037B1 (en) | Method for manufacturing a silicon epitaxial wafer | |
| EP0635879A2 (en) | Semiconductor silicon wafer and process for producing it | |
| JPH01202828A (ja) | 半導体装置の製造方法 | |
| US8323403B2 (en) | SOI wafer and method for producing it | |
| US20020081440A1 (en) | Silicon wafer and epitaxial silicon wafer utilizing same | |
| JP2000272995A (ja) | シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ | |
| JP4013276B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH07335657A (ja) | シリコンウェーハの熱処理方法およびシリコンウェーハ | |
| JP2001068477A (ja) | エピタキシャルシリコンウエハ | |
| JP2998330B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JP3276500B2 (ja) | シリコンウェーハとその製造方法 | |
| JPH11314997A (ja) | 半導体シリコン単結晶ウェーハの製造方法 | |
| JP3022044B2 (ja) | シリコンウエハの製造方法およびシリコンウエハ | |
| KR860000228B1 (ko) | 반도체 기판과 그 제조방법 | |
| WO2004007815A1 (ja) | エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| US20020157597A1 (en) | Method for producing silicon epitaxial wafer | |
| US6709957B2 (en) | Method of producing epitaxial wafers | |
| JPH11204534A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| JPH0574782A (ja) | シリコン基板の製造方法 | |
| JP2002198375A (ja) | 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ | |
| JP2762183B2 (ja) | シリコン基板の製造方法 | |
| JPS60136218A (ja) | 半導体装置およびその製造方法 | |
| JPH06310517A (ja) | 半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980714 |