JPH01202828A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01202828A
JPH01202828A JP63026917A JP2691788A JPH01202828A JP H01202828 A JPH01202828 A JP H01202828A JP 63026917 A JP63026917 A JP 63026917A JP 2691788 A JP2691788 A JP 2691788A JP H01202828 A JPH01202828 A JP H01202828A
Authority
JP
Japan
Prior art keywords
gas
semiconductor device
bmd
oxygen
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63026917A
Other languages
English (en)
Other versions
JP2666945B2 (ja
Inventor
Hiroyuki Kamijo
浩幸 上條
Yuichi Mikata
見方　裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63026917A priority Critical patent/JP2666945B2/ja
Priority to US07/306,716 priority patent/US4931405A/en
Priority to KR1019890001410A priority patent/KR930000310B1/ko
Priority to EP89102137A priority patent/EP0328060A1/en
Publication of JPH01202828A publication Critical patent/JPH01202828A/ja
Application granted granted Critical
Publication of JP2666945B2 publication Critical patent/JP2666945B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/228—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a liquid phase, e.g. alloy diffusion processes
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07D—HETEROCYCLIC COMPOUNDS
    • C07D493/00—Heterocyclic compounds containing oxygen atoms as the only ring hetero atoms in the condensed system
    • C07D493/12—Heterocyclic compounds containing oxygen atoms as the only ring hetero atoms in the condensed system in which the condensed system contains three hetero rings
    • C07D493/20—Spiro-condensed systems
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09B—ORGANIC DYES OR CLOSELY-RELATED COMPOUNDS FOR PRODUCING DYES, e.g. PIGMENTS; MORDANTS; LAKES
    • C09B29/00—Monoazo dyes prepared by diazotising and coupling
    • C09B29/34—Monoazo dyes prepared by diazotising and coupling from other coupling components
    • C09B29/36—Monoazo dyes prepared by diazotising and coupling from other coupling components from heterocyclic compounds
    • C09B29/3604—Monoazo dyes prepared by diazotising and coupling from other coupling components from heterocyclic compounds containing only a nitrogen as heteroatom
    • C09B29/3617—Monoazo dyes prepared by diazotising and coupling from other coupling components from heterocyclic compounds containing only a nitrogen as heteroatom containing a six-membered heterocyclic with only one nitrogen as heteroatom
    • C09B29/3621—Monoazo dyes prepared by diazotising and coupling from other coupling components from heterocyclic compounds containing only a nitrogen as heteroatom containing a six-membered heterocyclic with only one nitrogen as heteroatom from a pyridine ring
    • C09B29/3626—Monoazo dyes prepared by diazotising and coupling from other coupling components from heterocyclic compounds containing only a nitrogen as heteroatom containing a six-membered heterocyclic with only one nitrogen as heteroatom from a pyridine ring from a pyridine ring containing one or more hydroxyl groups (or = O)
    • C09B29/363—Monoazo dyes prepared by diazotising and coupling from other coupling components from heterocyclic compounds containing only a nitrogen as heteroatom containing a six-membered heterocyclic with only one nitrogen as heteroatom from a pyridine ring from a pyridine ring containing one or more hydroxyl groups (or = O) from diazotized amino carbocyclic rings
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、深い不純物拡散領域例えば半導体基板にウェ
ル（Ｗｅｌｌ）領域を有する半導体装置の製造方法に関
するもので、特に該装置の特性を劣化させることなく基
板に混入する金属不純物等のゲッタリング効果を高める
ためにウェーハプロセスの熱拡散工程で使用されるもの
である。
（従来の技術） 従来半導体装置の製造工程中の金属汚染等をゲッタリン
グするために、燐ガラス（Ｐ２Ｏ３）を用いた燐ゲッタ
ーあるいはイントリンシックゲッタリング（Ｉｎｔｒｉ
ｎｃｉｃ　　Ｇｅｔｔｅｒｉｎｇ、以下ＩＧと呼ぶ）が
用いられている。
ＩＧは、外部からの操作でなく、ウェーハ内１に微小欠
陥をつくり、ウェーハ自体にゲッタリング能力を持たせ
ようとする方法である。
ＬＳＩ素子用基板として通常用いられているのは、チョ
クラルスキー＜ＣＺ＞法で育成したＳＬ結晶である。　
又最近磁場応用ＣＺ（ＭＣＺ）法で育成しなＳｔ結晶も
使用されている。　これらのウェーハは、結晶成長時、
るつぼや雰囲気から溶けこんだ過飽和な酸素を含有して
いる。　これら過剰の酸素は熱処理によって結晶内部に
析出し核を生じ、その周囲に０．１〜１μｍ程度の大き
さの微小欠陥（Ｂｕｌｋ　　Ｍｉｃｒｏ　　Ｄｅｆｅｃ
ｔ、以下ＢＭＤと呼ぶ）を形成する。　ＢＭＤはゲッタ
リング中心として作用し、金属不純物等をゲッタリング
する能力を持つ。
ＩＧはＢＭＤのこのゲッタリング能力を材用したもので
ある。　即ちＩＧは、熱処理により、ウェーハ表面の素
子形成領域近傍の酸素は外拡散させて、所定幅の無欠陥
層（Ｄｅｎｕｄｅｄ　　Ｚ。
ｎｅ、以下ＤＺ層と呼ぶ）を形成し、素子を形成しない
内部領域に高密度のＢＭＤを分布させゲッタリング作用
を行わせる方法である。
ＩＧ法についてウェル領域を有する相補型半導体装置（
０ＭＯ８）の場合を例にとり、第６図を参照して以下説
明する。　同図は、ウェーハの断面図で、便宜上酸素の
主な挙動についてのみ模式的に示したものである。　相
補型半導体装置の場合、製造工程初期に深いＰウェル又
はＮウェル形成のために、ウェーハ１の表面に１１００
’Ｃ以上の温度で数時間の不純物の熱拡散が行われる。
この工程中にウェーハ内に含まれる酸素（小さな点で示
す）のうち表面層の酸素は外拡散され、所定のＤＺ幅と
呼ばれる無欠陥層２が基板の表面に形成される（第６図
（ａ））、　　次に減圧ＣＶＤ法による窒化膜形成等の
諸工程において、ウェーハは６００〜８００℃の温度で
熱処理を受け、酸素析出物の核（×印で示す）がウェー
ハ内部の中間層３に形成される（同図　（ｂ））。　次
にフィールド酸化膜形成等の工程において、ウェーハは
１ｏｏｏ°Ｃ前後の熱処理を受け、前記該は析出物を周
囲に成長させ、ＢＭＤ　（・印で示す）が高密度で分布
するゲッタリング部４が形成される（同図（Ｃ））。
酸素析出物のいわゆるＢＭＤの生成は、ウェーハの熱ｆ
ｆ歴のみならず、炭素濃度、結晶育成時の引上げ条件等
によっても大きく変わる。　　ＢＭＤの核となるものは
、現在のところ結晶引上げ時に生じた微小な酸素析出物
であると考えられており、しかもこの核には臨界サイズ
があり、臨界サイズ以上の核が大きく成長しＢＭＤとな
る。　しかも臨界サイズは温度により異なり、低温はど
小さい核から成長してくる。　なお析出後のサイズとそ
の数は、ウェーハ内でばらついている。
ＩＧ法を適用して製造した半導体装置では、前記ＤＺ層
に素子を形成するわけであるが、従来技術ではウェーハ
表面層付近の結晶欠陥による素子の電気的特性不良がな
お発生する問題がある。
（発明が解決しようとする課題） 一般にウェル拡散中においては温度が１１００℃以上の
高い温度となるため、酸素の固溶限も高く、しかも析出
してくる核の臨界サイズも大きくなるため、ウェーハ表
面層付近の酸素の挙動は一般に外拡散されると考えられ
ているが、ウェル拡散での温度における臨界サイズをこ
えている析出核が存在すれば、その密度は低くても大き
く成長し、ＢＭＤとなって表面層に残ることが検証され
た。
例えば第７図は、酸素濃度１−７Ｘ１０”ａｔｏｍｓ／
ＣＩ＋３　（波数１１０６ｃｏ−’の赤外光の吸収係数
α（ロー１）を求め、αＸ４．８１Ｘ１０１７ａｔ　ｏ
　ｍ　ｓ　／　ｃｎ　”の式より計算した値）のウェー
ハを用い、１２００℃のＮ２雰囲気で３時間の熱処理を
施した後１０００°ＣのＮ２雰囲気で２０時間熱処理を
行い、ウェーハ表面からの深さ（μｍ）とＢＭＤの面密
度（ケ／口２）との関係を調べた図である。　又第８図
は同一ウェーハを用い、１２００℃、３時間の熱処理を
施しな後のウェーハ表面からの深さ（μｍ）と酸素濃度
（ａｔｏｍｓ、／ｃ１＋’）との関係を示す曲線である
。　ただし酸素濃度は２次イオン質量分析法（ＳＩＭＳ
）により調べたものである。　両図より酸素の外拡散は
かなり深い位置から起こっているが、それにも拘らずＢ
ＭＤは比較的浅い位置より発生していることがわかる。
　このようなウェーハ表面付近の浅い位置に発生するＢ
ＭＤは、ＬＯＣＯ３法による素子分離工程時に発生する
転位の発生核となったり、キャリアの発生中心あるいは
再結合中心として働き、素子の電気的特性に悪影響を及
ぼす欠点があることが確認された。
本発明の目的は、一導電型半導体基板に島状の深い反対
導電型拡散層を具備する半導体装置の製造方法において
、十分なＩＧ効果をもたせるとともに、従来のＩＧ法で
はまだ存在している表面層近傍におけるＢＭＤの発生を
抑制し、もって半導体装置の特性並びに歩留りを向上で
きる製造方法を提供することである。
［発明の構成］ （課題を解決するための手段と作用） 本発明の第１請求項は、一導電型半導体基板に選択的に
深い反対導電型不純物拡散領域を具備する例えばウェル
構造を持つ相補型半導体装置等の製造方法において、１
１００℃以上め温度でＮ２、Ａｒ　、Ｎｅ及びＨｅのい
ずれかのガス又はこれらの混合ガスにＨ２ガスを添加し
たガス雰囲気中で、前記深い不純物拡散領域を拡散形成
する工程を含むことを特徴とする半導体装置の製造方法
である。
この熱処理中に基板の表面層に含まれる酸素は外拡散す
ると共に一部は主として５１０２となって析出しはじめ
る。　このＳｉＯ２＊の析出物はガス雰囲気中に含まれ
るＨ２ガスによって還元され、酸素の外拡散を、促進す
る。　このためウェー八表面近傍に発生するＢＭＤは大
幅に抑制され、無欠陥層即ちＤＺ幅をより深くまで確保
することができる。
本発明の第２請求項は、前記製造方法においてガス雰囲
気に含まれるＨ２ガスの濃度に関するものである。　周
知のように酸素析出物の生成は、ウェーハの育成条件、
その後の熱履歴等の諸条件に左右され、又所望のＤＺ幅
は、この領域に形成される素子の種類によって異なる。
　Ｈ２濃度は、形成するＤＺ幅及びその領域内に生成さ
れる５ＩＯ２等の析出物の量により変化するので、−定
値に限定することは難しい、　種々の試行結果よりガス
雰囲気中のＨ２ガス濃度は体積比で少なくとも１％は必
要で、これ以下だと所望の効果が得られない場合がある
。
本発明の第３請求項は、使用するウェーハの酸素濃度に
関するものである。　　ＩＧ法では前記ＤＺ幅に挟まれ
る中間の素子の非活性領域をゲッタリング領域とし、こ
の領域のＢＭＤ密度はできるだけ濃いことが望ましい、
　酸素濃度が少なすぎると所望のゲッタリング効果に必
要なりＭＤ濃度が得られず、又酸素濃度が著しく高濃度
になると所望のＤＺ幅を得ることが難しい、　使用する
半導体基板は、主としてＣ２法又は一部ＭＣＺ法により
育成されるが、両者を含め基板の酸素濃度は１．４Ｘ１
０”ないし３．０Ｘ１０’ａｔｏｍｓ／３３であること
が望ましい、　ただし酸素濃度は波数１１０６ｃｍ−’
の赤外光による吸収係数α（ＣＩ＋−”）を求め、αＸ
４．８１Ｘ１０”ａｔｏｍｓ／ａ１１３の式から計算し
た値である。
（実施例） 、本発明の実施例について、０ＭＯ３を構成要素に含む
ダイナミック　ランダムアクセス　メモリ（０ＭＯ３Ｄ
ＲＡＭ）を取りあげ以下説明する。
第１図は、ＤＲＡＭの製造工程のうち本発明に係る工程
及び素子部分を示す部分断面図である。
１形半導体基板１１上に厚さ１０００人の酸化膜（Ｓｉ
ｎ２膜）１２を形成し、次にレジスト膜１３を塗布し、
公知のリソグラフィー技術を用いてＮウェル領域形成用
の拡散窓１３ａを開口する（同図（ａ）参照）、　用い
たシリコンウェーハは、直径１２５鴫、比抵抗４〜６Ω
■、酸素濃度１．７〜１．８Ｘ１０’ａｔｏｍｓ／ａｍ
”のＰ型ウェーハである。　酸素濃度は、波数１１０６
■−１の赤外吸収係数α（３−’）よりαＸ４．８１Ｘ
　１０　”　ａ　ｔ　ｏ　ｍ　ｓ　／　ａｍ　’の式か
ら求めた。　次にドナー不純物Ｐ（燐）を加速電圧１５
０ｋｅＶ、ドーズ量Ｉ　Ｘ　１０　”　ａ　ｔ　ｏ　ｍ
　ｓ　／　ａｍ　２でイオン注入する（同図（ｂ））、
　　次にＮ２／Ｈ２＝２０１／２１の割合のガス雰囲気
で、温度１２００℃。
３時間の熱処理を行い、深さ約３μｍ程度のＮウェル１
５を形成する。　この際、酸化膜を残したままでウェル
拡散を行い、ウェーハ表面の面荒れを防いでいる（同図
（Ｃ））。　この熱処理によって基板表面近傍の酸素は
外方拡散により放出され、又表面近傍の酸素析出物（主
として５ＬＯ２）は雰囲気中のＨ２ガスにより還元され
放出される。
これにより基板表面付近の酸素及びＢＭＤ濃度は極めて
小さくなり無欠陥層（ＤＺ層）１６が形成される。　次
にＬＯＣＯ９法により素子分離のためのフィールド酸化
膜を形成するため、新しく基板１１上に酸化Ｍ　１２　
ａを形成し、その上に基板温度６００℃〜８００℃、約
６時閲程度の減圧ＣＶＤ　（ＬＰＧＶＤ）法により多結
晶シリコン膜１７及びシリコン窒化膜（ＳｉｘＮ４）１
８を堆積する。　この工程の熱処理によって基板中の酸
素は析出し、数スないし数十スと推定される非常に小さ
な核（Ｘ印）が中間層１４に高密度に形成される（同図
（ｄ））、　　次に素子分離のためのフィールド酸化膜
形成予定領域に窓を開口し、ウェット気中で約１０００
℃、５時間程度の熱処理を行い、素子分離領域のみに厚
いフィールド酸化Ｊｌ！１９を形成する（同図（ｅ））
、　　この熱処理工程で、中間層１４の析出核（×印）
は成長し、微小欠陥（ＢＭＤ）となり、中間層はゲッタ
リング能力を持つゲッタリング部１４となる。　その後
、通常の方法により、ＤＺ＠Ａの無欠陥層１６内にＰＭ
Ｏ３，ＮＭＯ３等の素子を形成しＤＲＡＭが得られる。
　この間の製造プロセスで、基板１１は数次の熱処理を
受けるので、その度に核（×印）は成長しＢＭＤが生成
され、製造プロセスの最後まで金属不純物等のゲッタリ
ングが行われる。　上述の本発明のウェル拡散法を適用
したＤＲＡＭと、従来のウェル拡散（Ｎ２１００％又は
Ｎ２１０２混合ガス雰囲気）で作ったＤ　ＲＡ　Ｍとの
それぞれの基板表面からの深さ方向のＢＭＤ密度分布を
第２図に示す、　使用したウェーハは同一インゴットの
同一部位からスライスしたものを用いた。　同図におい
て実曲線は本発明、点曲線は従来技術によるもので、本
発明によるものはＢＭＩ＞密度自体も若干減少している
が、ＢＭＤが発生しはじめる基板表面からの深さが従来
技術に比べはるかに深くなっている。　即ち本発明の製
造方法によれば深いＤＺ幅が得られる。　又同一インゴ
ットの同一部位のウェーハを用いて本発明の方法と従来
の方法とで１ＭビットのＣＭＯ８ＤＲＡＭを作製し、１
チツプ内のキャパシタの電荷保持時間（Ｐａｕｓｅ　　
ｔｉｍｅ）のバラツキを調べた。　第３図（ａ）は、１
個のＭＯＳキャパシタと１個のトランジスタからなるＤ
ＲＡＭのセル構造の部分を模式的に示す断面図である。
このセル構造は、Ｐ型基板１１の無欠陥層１６内と基板
上とに形成される。　即ち、第１ポリシリコン層（キャ
パシタ電極）２０、ゲート酸化膜２１ａ及びＮ−層２２
からなるＭＯＳキャパシタと、ドレイン、ソースとなる
Ｎ１層２３、第２ポリシリコン層２４（ゲート電極）及
びゲート酸化膜２１ｂからなるＮ　　ＭＯＳ　ＰＥＴと
から構成され、ＡＩ配線２５等により多数のセルは相互
接続される。　同図（ｂ）はその電気等価回路図である
。　このセルに“１”という情報が書込まれると、ＭＯ
Ｓキャパシタにはこれに対応しな電荷が充電される。　
書込み終了後、ＭＯＳ　　ＦＥＴはオフ状態に戻り、Ｍ
ＯＳキャパシタは回路から切離されて、前記充電電荷を
保持する。　充電電荷は時間の経過と共に放電し情報が
消えてしまうので一定時間毎に情報を読み出し、書き込
む（リフレッシュする）操作がおこなわれる。　無欠陥
層１６内にＢＭＤが残存していると充電電荷の放電が促
進され、いわゆる電荷保持時間（Ｐａｕｓｅ　　ｔｉｍ
ｅ）が短くなる。　第４図は、１チツプ内の各ビットの
電荷保持時間のバラツキを調べたものである。　図の上
で左側は従来技術、右側は本発明のそれぞれの製造方法
によるチップを示し、縦軸は任意単位で表した電荷保持
時間、横軸は１００キロビツト単位で表したビット数で
ある。
従来方法で製作した製品では、短い電荷保持時間のセル
が多く、これは基板の無欠陥層１６内にＢＭＤがなお存
在しており、このＢＭＤがキャリアの発生中心又は再結
合中心として作用するためと考えられる。　他方本発明
による方法で製作したものは保持時間は長めに幅狭く即
ちバラツキが少なくなっており、品質が安定しているこ
とが分る。
上記実施例において、ウェル領域を作る拡散工程におけ
るガス雰囲気中のＨ２濃度は体積比で約１０％とした。
　　Ｈ２濃度を変化しな試行結果より、Ｈ２濃度は体積
比で少なくとも１％は必要である。　１％未溝の場合に
は十分なりＺ幅が得られない場合が多い、　又Ｎ２ガス
が高濃度であっても所望の効果は得られるが、Ｎ２ガス
取扱い等に余分の手数を必要とする。
なおＮ２ガスの代わりにＡｒ　、Ｎｅ及びＨｅ等の不活
性ガス又はこれらの混合ガスを使用しても同様の結果が
得られるが、価格の点でＮ２又はＡ「が望ましい。
本発明の方法により基板に形成されるＤＺ幅及びゲッタ
リング部は、使用するウェーハに含まれる酸素濃度によ
り大きな影響を受ける。　第５図は、ウェーハの酸素濃
度（ａ　ｔ　ｏ　ｍ　ｓ　／　ＣＩ＋　”　）とゲッタ
リング部中央の平均ＢＭＤ密度（ケ／ａＩ１１２）との
関係を示す曲線である。　曲線ＡはＣＺ法により、曲線
ＢはＭＣＺ法により育成したウェーハを使用し、いずれ
も前記ＬＭ　　ＤＲＡＭのプロセスを経た後、測定した
ものである。　酸素濃度が低すぎるとＢＭＤの生成密度
が減少し十分なゲッタリング効果が得られない、　又酸
素濃度が高すぎると所望のＤＺ幅が得られない場合があ
る。
ウェーハの酸素濃度は１．４Ｘ１０”ないし３×１０”
ａｔｏｍｓ／ｃｍ’　とすることが望ましい。
以上の実施例では半導体装置としてはＤＲＡＭを、深い
不純物拡散領域はＤＲＡＭに含まれるＮウェル領域を例
として説明したが、これに限られるものではない、　例
えば接合による素子分離層を有する半導体装置のように
製造工程の比較的初期において、１１００℃以上の熱処
理工程を行う半導体装置の製造工程にも本発明は勿論適
用できる。
［発明の効果コ 本発明の製造方法によれば、前述の実施例にも見られる
ように、従来のＩＧ法ではまだ存在している表面層近傍
におけるＢＭＤの発生を大幅に抑制し、十分なりＺ幅の
無欠陥層が得られるとともに、ＢＭＤが高密度に分布す
るゲッタリング部の形成が可能となり、もって半導体装
置の特性並びに歩留りを向上できる製造方法を提供する
ことができた。
【図面の簡単な説明】
第１図は本発明の半導体装置の実施例の０ＭＯ３ＤＲＡ
Ｍの製造工程を示す部分断面図、第２図は本発明及び従
来のウェル拡散法で作ったＤＲＡＭの基板表面よりの深
さとＢＭＤ密度との関係を示す図、第３図はＤ　ＲＡ　
Ｍに含まれるセル構造の断面図とその等価回路図、第４
図は本発明及び従来の方法により製造したＤＲＡＭの電
荷保持時間の分布を比較する図、第５図はウェーハの酸
素濃度とゲッタリング部中央の平均ＢＭＤ密度との関係
を示す図、第６図はＩＣ法の製造工程を示す模式的断面
図、第７図は従来の熱処理を施したウェーハの表面から
の深さとＢＭＤ密度との関係を示す図、第８図は従来の
熱処理を施したウェーハの表面からの深さと酸素濃度と
の関係を示す図である。 １．１１・・・一導電型半導体基板（Ｐ型）、　２゜１
６・・・無欠陥層（ＤＺ！＞、　４，１４・・・ゲッタ
リング部（中間層）、　１５・・・深い反対導電型不純
物拡散領域、　　・印・・・ウェーハに含まれる酸素原
子、　×印・・・析出核、　・印・・・微小欠陥（ＢＭ
Ｄ）。 第１図 基板表面からの深さ（μ１１） 第２図 Ｃａ’） 第３図（１） ピット数（ｘ＋ＯＯｋｂｉｔ） 第４図 □（ｘ＋Ｏ”　ａｔｏｍｓ／ｃｍ”　）第５図 （ａ）Ｉｉ。 第６図 第７図

Claims (1)

  1. 【特許請求の範囲】 １　一導電型半導体基板に選択的に深い反対導電型不純
    物拡散領域を具備する半導体装置の製造方法において、
    １１００℃以上の温度でＮ＿２、Ａｒ、Ｎｅ及びＨｅの
    いずれかのガス又はこれらの混合ガスにＨ＿２ガスを混
    ぜたガス雰囲気中で、前記深い反対導電型不純物拡散領
    域を拡散形成する工程を含むことを特徴とする半導体装
    置の製造方法。 ２　前記ガス雰囲気中のＨ＿２ガス濃度が、体積比で１
    ％以上である特許請求の範囲第１項記載の半導体装置の
    製造方法。 ３　前記一導電型半導体基板の酸素濃度が、波数１１０
    ６ｃｍ＾−＾１の赤外吸収係数α（ｃｍ＾−＾１）より
    α×４．８１×１０＾１＾７ａｔｏｍｓ／ｃｍ＾３の式
    で求めた値で１．４×１０＾１＾８ないし３．０×１０
    ＾１＾８ａｔｏｍｓ／ｃｍ＾３である特許請求の範囲第
    １項又は第２項記載の半導体装置の製造方法。
JP63026917A 1988-02-08 1988-02-08 半導体装置の製造方法 Expired - Lifetime JP2666945B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63026917A JP2666945B2 (ja) 1988-02-08 1988-02-08 半導体装置の製造方法
US07/306,716 US4931405A (en) 1988-02-08 1989-02-06 Method for manufacturing a semiconductor device and suppressing the generation of bulk microdefects near the substrate surface layer
KR1019890001410A KR930000310B1 (ko) 1988-02-08 1989-02-08 반도체장치의 제조방법
EP89102137A EP0328060A1 (en) 1988-02-08 1989-02-08 Intrinsic gettering during the manufacture of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63026917A JP2666945B2 (ja) 1988-02-08 1988-02-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01202828A true JPH01202828A (ja) 1989-08-15
JP2666945B2 JP2666945B2 (ja) 1997-10-22

Family

ID=12206549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63026917A Expired - Lifetime JP2666945B2 (ja) 1988-02-08 1988-02-08 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4931405A (ja)
EP (1) EP0328060A1 (ja)
JP (1) JP2666945B2 (ja)
KR (1) KR930000310B1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5037766A (en) * 1988-12-06 1991-08-06 Industrial Technology Research Institute Method of fabricating a thin film polysilicon thin film transistor or resistor
US5554883A (en) * 1990-04-28 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method therefor
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5332441A (en) * 1991-10-31 1994-07-26 International Business Machines Corporation Apparatus for gettering of particles during plasma processing
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
US5312764A (en) * 1993-05-28 1994-05-17 Motorola, Inc. Method of doping a semiconductor substrate
US5352615A (en) * 1994-01-24 1994-10-04 Motorola, Inc. Denuding a semiconductor substrate
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JPH08130214A (ja) * 1994-09-07 1996-05-21 Seiko Instr Inc 半導体装置およびその製造方法
US5804493A (en) * 1995-10-11 1998-09-08 Mosel Vitelic, Inc. Method for preventing substrate damage during semiconductor fabrication
JPH09120965A (ja) * 1995-10-25 1997-05-06 Toshiba Corp 半導体装置の製造方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
JPH09306904A (ja) * 1996-05-20 1997-11-28 Mitsubishi Electric Corp 半導体装置
WO1998014994A1 (en) * 1996-09-30 1998-04-09 Lsi Logic Corporation Semiconductor fabrication
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
WO2001011930A2 (en) * 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2002359247A (ja) * 2000-07-10 2002-12-13 Canon Inc 半導体部材、半導体装置およびそれらの製造方法
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
JP2004111722A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置
US8187377B2 (en) * 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US7670936B1 (en) * 2002-10-18 2010-03-02 Advanced Micro Devices, Inc. Nitridation of gate oxide by laser processing
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
CN112683964B (zh) * 2021-01-06 2024-03-15 清华大学合肥公共安全研究院 一种提高半导体式甲烷传感器灵敏度和稳定性的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594128A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS60247935A (ja) * 1984-05-23 1985-12-07 Toshiba Ceramics Co Ltd 半導体ウエハの製造方法
JPS61193459A (ja) * 1985-02-21 1986-08-27 Toshiba Corp シリコンウエハの処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5839014A (ja) * 1981-09-02 1983-03-07 Nec Corp 半導体装置の製造方法
JPS5956575A (ja) * 1982-09-27 1984-04-02 Nec Corp イオン注入方法
JPS59108366A (ja) * 1982-12-14 1984-06-22 Junichi Nishizawa 静電誘導トランジスタの製造方法
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
JPS6039824A (ja) * 1983-08-13 1985-03-01 Nissin Electric Co Ltd 四配位系非晶質半導体薄膜の製造方法
US4762802A (en) * 1984-11-09 1988-08-09 American Telephone And Telegraph Company At&T, Bell Laboratories Method for preventing latchup in CMOS devices
JPS62210627A (ja) * 1986-03-11 1987-09-16 Toshiba Corp 半導体ウエハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS594128A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
JPS60247935A (ja) * 1984-05-23 1985-12-07 Toshiba Ceramics Co Ltd 半導体ウエハの製造方法
JPS61193459A (ja) * 1985-02-21 1986-08-27 Toshiba Corp シリコンウエハの処理方法

Also Published As

Publication number Publication date
US4931405A (en) 1990-06-05
JP2666945B2 (ja) 1997-10-22
KR900013578A (ko) 1990-09-06
EP0328060A1 (en) 1989-08-16
KR930000310B1 (ko) 1993-01-15

Similar Documents

Publication Publication Date Title
JPH01202828A (ja) 半導体装置の製造方法
US4314595A (en) Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment
US6635950B1 (en) Semiconductor device having buried boron and carbon regions, and method of manufacture thereof
KR900005782B1 (ko) 실리콘 웨이퍼의 표면층 노출공정 및 그 표면층상에 형성된 반도체장치
US6930375B2 (en) Silicon on insulator structure having an epitaxial layer and intrinsic gettering
US4435447A (en) Method for forming an insulating film on a semiconductor substrate surface
JPS6310573A (ja) 半導体装置の製造方法
US5951755A (en) Manufacturing method of semiconductor substrate and inspection method therefor
US6040211A (en) Semiconductors having defect denuded zones
US4666532A (en) Denuding silicon substrates with oxygen and halogen
JP2735407B2 (ja) 半導体装置およびその製造方法
JPH09283529A (ja) 半導体基板の製造方法およびその検査方法
JPH04130731A (ja) 半導体集積回路装置の製造方法
JPS5821829A (ja) 半導体装置の製造方法
JPS58103124A (ja) 半導体装置の製造方法
JPH09223699A (ja) シリコンウェーハとその製造方法
JPH11288942A (ja) 半導体装置の製造方法
JPH0574784A (ja) シリコン基板の製造方法
JPS6149427A (ja) 半導体装置の製造方法
JPH077768B2 (ja) 半導体装置の製造方法
JP3533238B2 (ja) 半導体基板
JPH03160725A (ja) 半導体ウェーハ
JPS6196740A (ja) 半導体装置の製造方法
JPS58121631A (ja) 半導体ウエハの処理方法
JPH0574782A (ja) シリコン基板の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080627

Year of fee payment: 11