JPS62210627A - 半導体ウエハの製造方法 - Google Patents

半導体ウエハの製造方法

Info

Publication number
JPS62210627A
JPS62210627A JP5311886A JP5311886A JPS62210627A JP S62210627 A JPS62210627 A JP S62210627A JP 5311886 A JP5311886 A JP 5311886A JP 5311886 A JP5311886 A JP 5311886A JP S62210627 A JPS62210627 A JP S62210627A
Authority
JP
Japan
Prior art keywords
wafer
heat
semiconductor wafer
treated
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5311886A
Other languages
English (en)
Inventor
Yoshiaki Matsushita
松下 嘉明
Shuichi Samata
秀一 佐俣
Makiko Wakatsuki
若槻 真紀子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5311886A priority Critical patent/JPS62210627A/ja
Publication of JPS62210627A publication Critical patent/JPS62210627A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は半導体ウェハの製造方法に関し、特に鏡面化し
た半導体ウェハを製造する方法に係わるものである。
(従来の技術) 従来、鏡面化した半導体ウェハは、例えば次のように製
造する。まず、引上げ法又は浮遊帯法によりt′l:@
Iシたシリコンインゴットから円盤状のウェハを切出す
。つづいて、その表面を研磨、エツチング、ポリシング
により所望の厚さにする。
次いで、酸又は有機溶剤でこれを洗浄することにより表
面が鏡面化したウェハを製造する。
しかしながら、従来技術によれば、これらの加工、洗浄
処理では表面が無欠陥で完全に鏡面化したウェハを製造
することは困難であり、例えば950〜1100℃程度
で酸化を行なうと鏡面に酸化誘起の積層欠陥(O8F)
が10〜100ケア・cm2程度現われる。その結果、
こうしたウェハの表面に素子を形成した場合、これらの
O8Fは接合リークやCOD (電荷結合素子)の画像
欠陥等の原因となり、素子特性に悪影響を及ぼす。とこ
ろで、これらのO8Fの原因としては、第2図に示す如
く、シリコン基板1の表面に表面汚染2、微細なキズ3
、異種物質(例えばS i 02や5iC)4の析出が
生じたり、基v7i1の内部(表面付近)に微少欠陥(
スワールや酸素析出物)5等が考えられる。なお、前記
微少欠陥5は結晶育成中に導入される。
また、前述した表面の不完全性は、ゲート酸化膜等の薄
い酸化膜を作製した際のピンホールなどの原因となり、
酸化膜の耐圧劣化を誘起する。
(発明が解決しようとする問題点) 本発明は上記事情に鑑みてなされたもので、積層欠陥を
減少して、特性の良い素子や高耐圧の酸化膜を形成可能
な半導体ウェハの製造方法を提供することを目的とする
[発明の構成] (問題点を解決するための手段と作用)本発明は、半導
体基板を還元雰囲気中で熱処理することにより、基板表
面に積層欠陥が形成されるのを回避し、もって特性の良
い素子や高耐圧の酸化膜を形成できるようにしたもので
ある。
〈実施例) 以下、本発明の実施例について説明する。
まず、1000℃、16時間乾燥酸素雰囲気中で酸化し
た際に発生するO8F密度が異なる5種類のウェハ(シ
リコン基板)を用意した。ここで、5種類のウェハとは
、nタイプで比抵抗が20〜60Ω・値のものを3種類
(第1〜第3のウェハ)、nタイプで比抵抗が5〜10
Ω・cmのものを2種類(第4、第5のウェハ)を示す
。次に、これらのウェハを水素雰囲気中で10分間、8
00〜1150℃の温度領域で熱処理を行なった。つづ
いて、これらのウェハを熱処理をしていないウェハとと
もに1000℃、16時間乾燥酸素雰囲気中で熱処理を
行なった後、ウェハの表面をライトエツチングした。
上記実施例によれば、ウェハを10分間、800〜11
50℃の温度領域で熱処理を行なうため、ウェハ表面を
ライトエツチングした後、その鏡面を微分干渉顕微鏡で
観察したところウェハ表面のO8F密度を著しく減少で
きる。この結果、第1図に示す通りである。同図におい
て、(イ)、(ロ)、(ハ)はnタイプ第1〜第3のウ
ェハ、(ニ)、(ホ)はnタイプのウェハを夫々示す。
同図により、950℃の熱処理でいずれのウェハにおい
てもO8F@度が減少していることが明らかである。
また、水素中で熱処理を施したウェハを1000℃で酸
化して25nmの酸化膜を形成し、キャパシタを作製し
、酸化膜を評価した。その結果、水素中で熱処理を施し
ていないウェハでは8MV/c+2以下の電界で破壊す
るキャパシタは40〜95%あるのに対し、950℃以
上で水素熱処理を施したウェハでは耐圧不良キャパシタ
ーは全体の10%以下にすぎなかった。以上より、還元
雰囲気中、特に水素雰囲気中で950℃以上の熱処理を
施すことにより、○SFの発生を抑制し、酸化III耐
圧不良を防止できる等の効果を得ることができる。更に
、上記ウェハを用いてその表面に素子を形成したところ
、良好な特性の素子が得られた。
なお、上記実施例では、熱処理を10分間行なぢ った場合について述べたが、これに限らず、ツ分以上熱
処理を行なえば上記実施例と同様な効果が得られる。
また、上記実施例では、水素雰囲気中(水素100%)
で熱処理を施した場合について述べたが、これに限らな
い。例えば、水素中に塩化水素ガス、弗化水素ガス、臭
化水素ガス等の4%以下の水素ハロゲン化物のガスを混
入させても上記実施例と同様な効果が得られる。更に、
雰囲気は水素にヘリウム、アルゴン、クリプトン等不活
性ガスを混ぜた混合ガス中で熱処理を行なってもよい。
[発明の効果コ 以上詳述した如(本発明によれば、表面の積層欠陥を著
しく減少し、表面に特性の良い素子や高耐圧の酸化膜を
形成可能な半導体ウェハの製造方法を提供できる。
【図面の簡単な説明】
第1図は本発明に係る半導体ウェハの熱処理温度とO8
F密度との関係を示す特性図、第2図は従来技術の問題
点を説明するためのウェハの断面図である。 1・・・シリコン基板、2・・・表面汚染、3・・・異
種物質、4・・・微少欠陥。 出願人代理人 弁理士 鈴江武彦 與(九工1農度じC) 第1図

Claims (6)

    【特許請求の範囲】
  1. (1)半導体基板を還元雰囲気中で熱処理することを特
    徴とする半導体ウェハの製造方法。
  2. (2)熱処理を950℃以上の温度で行なうことを特徴
    とする特許請求の範囲第1項記載の半導体ウェハの製造
    方法。
  3. (3)熱処理を5分以上行なうことを特徴とする特許請
    求の範囲第1項記載の半導体ウェハの製造方法。
  4. (4)還元雰囲気中に水素ガスを含むことを特徴とする
    特許請求の範囲第1項記載の半導体ウェハの製造方法。
  5. (5)還元雰囲気中に水素のハロゲン化物が含まれてい
    ることを特徴とする特許請求の範囲第1項記載の半導体
    ウェハの製造方法。
  6. (6)水素のハロゲン化物の濃度が4%以下であること
    を特徴とする特許請求の範囲第5項記載の半導体ウェハ
    の製造方法。
JP5311886A 1986-03-11 1986-03-11 半導体ウエハの製造方法 Pending JPS62210627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5311886A JPS62210627A (ja) 1986-03-11 1986-03-11 半導体ウエハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5311886A JPS62210627A (ja) 1986-03-11 1986-03-11 半導体ウエハの製造方法

Publications (1)

Publication Number Publication Date
JPS62210627A true JPS62210627A (ja) 1987-09-16

Family

ID=12933885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5311886A Pending JPS62210627A (ja) 1986-03-11 1986-03-11 半導体ウエハの製造方法

Country Status (1)

Country Link
JP (1) JPS62210627A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931405A (en) * 1988-02-08 1990-06-05 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device and suppressing the generation of bulk microdefects near the substrate surface layer
US5028560A (en) * 1988-06-21 1991-07-02 Mitsubishi Denki Kabushiki Kaisha Method for forming a thin layer on a semiconductor substrate
US5178682A (en) * 1988-06-21 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method for forming a thin layer on a semiconductor substrate and apparatus therefor
US5574307A (en) * 1992-03-27 1996-11-12 Kabushiki Kaisha Toshiba Semiconductor device and method of producing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931405A (en) * 1988-02-08 1990-06-05 Kabushiki Kaisha Toshiba Method for manufacturing a semiconductor device and suppressing the generation of bulk microdefects near the substrate surface layer
US5028560A (en) * 1988-06-21 1991-07-02 Mitsubishi Denki Kabushiki Kaisha Method for forming a thin layer on a semiconductor substrate
US5178682A (en) * 1988-06-21 1993-01-12 Mitsubishi Denki Kabushiki Kaisha Method for forming a thin layer on a semiconductor substrate and apparatus therefor
US5574307A (en) * 1992-03-27 1996-11-12 Kabushiki Kaisha Toshiba Semiconductor device and method of producing the same

Similar Documents

Publication Publication Date Title
JPH0794725A (ja) 半導体装置のゲート酸化膜形成法
JPH0684925A (ja) 半導体基板およびその処理方法
JPH09260619A (ja) Soi基板及びその製造方法
JPH1032210A (ja) 半導体装置の製造方法
JPS6031232A (ja) 半導体基体の製造方法
JPS62210627A (ja) 半導体ウエハの製造方法
JP3292545B2 (ja) 半導体基板の熱処理方法
JPS6120337A (ja) 半導体装置の製造方法
JP2996025B2 (ja) 絶縁膜の製造方法及びこれを用いた薄膜トランジスター素子
JP4529036B2 (ja) 半導体用薄膜ウェハの製造方法
JPS61176125A (ja) シリコン熱酸化膜の形成方法
JP3188810B2 (ja) シリコンウェーハの製造方法
JPH0693514B2 (ja) 透明導電酸化膜を含むcis構造の処理方法
KR100265988B1 (ko) 스택셀 디램 제조방법
JPS60176241A (ja) 半導体基板の製造方法
JP2000077401A (ja) 半導体膜の形成方法
JPH06296003A (ja) 半導体基板の製造方法
JPS60140830A (ja) 半導体装置の製造方法
JPS61270829A (ja) 表面清浄化方法
JPS61154132A (ja) 半導体装置の製造方法
JPH065586A (ja) 薄膜半導体基板の製法
JPS6257103B2 (ja)
JPS62141724A (ja) 表面清浄化方法
JPH04328845A (ja) 半導体装置の製造方法
JPS60245235A (ja) 半導体装置の製造方法