JPH0794725A - 半導体装置のゲート酸化膜形成法 - Google Patents

半導体装置のゲート酸化膜形成法

Info

Publication number
JPH0794725A
JPH0794725A JP4130093A JP13009392A JPH0794725A JP H0794725 A JPH0794725 A JP H0794725A JP 4130093 A JP4130093 A JP 4130093A JP 13009392 A JP13009392 A JP 13009392A JP H0794725 A JPH0794725 A JP H0794725A
Authority
JP
Japan
Prior art keywords
oxide film
gate oxide
semiconductor substrate
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4130093A
Other languages
English (en)
Other versions
JPH0793437B2 (ja
Inventor
Chil-Kun Pong
七根 奉
Myeon-Koo Kang
勉求 姜
Yang-Goo Lee
陽求 李
Dong-Ho Shin
東浩 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0794725A publication Critical patent/JPH0794725A/ja
Publication of JPH0793437B2 publication Critical patent/JPH0793437B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Abstract

(57)【要約】 【構成】 半導体基板上にゲート酸化膜を形成する工程
において、前記半導体基板を窒素雰囲気で１次アニール
する工程と、アニールされた前記半導体基板を低い温度
で酸素と水素の混合ガス雰囲気で湿式酸化させてゲート
酸化膜を形成する工程、およびゲート酸化膜が形成され
てある前記半導体基板を窒素雰囲気で高温で２次アニー
ルする工程を備えることを特徴とする半導体装置のゲー
ト酸化膜形成法。 【効果】 フィールド酸化膜付近でゲート酸化膜が薄く
なる現象を防止し、従来の湿式酸化法が持っていた△Ｖ
FB等の不安定さを相当回復させただけでなく、電界集中
現象を減少させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関するもので、特に絶縁破壊に対する耐性を増加させ、
高信頼度のトランジスタ製造を可能にさせた半導体装置
のゲート酸化膜形成法に関する。
【０００２】
【従来の技術】ゲート酸化膜の信頼性は、半導体メモリ
素子として用いられているＭＯＳトランジスタの信頼性
を決定する大きな要因中の一つという点で今まで多くの
研究が行われている。
【０００３】ＭＯＳトランジスタの信頼性、収率および
寿命を左右するのにはいろいろな要因があるが、その中
でも一番大きい要因として指摘されているゲート酸化膜
の絶縁破壊はシリコンウェーハの決定性、洗浄方法、表
面処理方法、酸化温度、酸化雰囲気、酸化膜厚、アニー
ル(Anneal)温度、アニール雰囲気、ゲート電極材料、使
用ガス薬品、ウェーハの純度および雰囲気の清浄度等の
工程条件に大きな影響を受ける。
【０００４】一般的に半導体は熱酸化、電気化学的陽極
酸化、プラズマ反応等のいろいろな方法により酸化され
るが、この中で現在半導体素子製造のための微細加工技
術で一番重要で、主な工程として利用されているのは熱
酸化法である。熱酸化法にはＯ2 とＨ2 ガスまたはＨ2
Ｏ（水蒸気）を用いて酸化膜を形成する湿式酸化法、お
よびＯ2 とＨＣｌガスを用いて酸化膜を形成する乾式酸
化法があるが、このうち薄い膜形成が良く、良質の酸化
膜を得ることができる乾式酸化法がゲート酸化膜形成の
ための酸化工程に多く利用されている。
【０００５】シリコン原子と酸素原子が反応して、この
酸化シリコンＳｉＯ2 を形成する酸化メカニズムを見て
みると、シリコンと酸化膜の間の界面は酸化工程が進行
される間シリコン内部に入っていくが、これは酸素原子
によりシリコン原子が損失されるからで、通常、全体の
酸化膜の厚さの約４４％程度が元来シリコン表面より下
に浸透した形態で形成される。この時、シリコン表面に
あった汚染物質、例えば、金属イオンやナトリウムイオ
ン等が酸化膜内に浸透し、願わない電荷（ＱOX：酸化物
電荷）を蓄積するので酸化膜内に新しいエネルギーレベ
ルを形成することになり、シリコンと酸化膜間の界面に
はいまだ結合できず、イオン状態で残っている原子によ
り願わない電荷（ＱSS：表面状態電化）を蓄積すること
になるが、これらはＭＯＳトランジスタの平坦バンド電
圧の変化（△ＶFB）を大きくするので、しきい値電圧
（ＶT ：Threshold Voltage ）を調節しなければならな
いゲート酸化膜のような酸化膜において、これらの電荷
（ＱSSおよびＱOX）の影響は素子の電気的特性および信
頼性を低下させる原因となる。下の２式によりその関係
はさらに明白になる。 △ＶFB＝Φｍｓ−Ｑｉ／Ｃｉ ・・・（１） （Ｑｉ＝ＱOX＋ＱSS） ＶT ＝Φｍｓ−Ｑｉ／Ｃｉ−Ｑｄ／Ｃｉ＋２φF ・・・（２） この時、Φｍｓ：金属とシリコンの間の仕事関数の差
（常に陰の値）（Φｍｓ＝Φｍ−Φｓ） Ｑｉ：酸化膜全体の電荷 Ｃｉ：酸化膜全体の静電容量 ＶT ：しきい（Threshold)電圧 Ｑｄ：デプレッション(Depletion) 領域の電荷 φF ：真性レベルとフェルミレベルの差 （φF ＝（Ｅｉ−ＥF ）／ｑ）である。
【０００６】半導体基板に酸素（Ｏ2 ）ガスと塩化水素
（ＨＣｌ）ガスを供給し、酸化膜を形成する前記乾式酸
化法は、言及したように、膜形成性が良く、良質の酸化
膜を形成しやすいので、ゲート酸化膜形成のための酸化
工程に多く利用されるが、この時、前記ＨＣｌは清浄度
が低い清浄室(Clean room)でナトリウムイオン（Ｎ
ａ+ ）等により、前記ゲート酸化膜が汚染されるのを防
止するので、ゲート酸化膜内に前記酸化物電荷（ＱOX）
が形成されることを防止するために供給される。
【０００７】だが、清浄室の清浄度がずっと良くなった
現在では、酸化膜の汚染を防ぐために供給される前記Ｈ
Ｃｌがむしろ汚染として作用する素地があり、特に乾式
酸化法で形成された酸化膜内には、マイクロポア(Micro
-pore)や微細欠陥が存在していることが報告されてお
り、このマイクロポアや微細欠陥は酸化膜を部分的に弱
くし酸化膜内のストレスを増加されたり、局部的な電界
集中現象を起こす。これは酸化膜が絶縁破壊される主な
要因になるので、前記ゲート酸化膜の絶縁破壊に対する
耐性を低下させ、半導体素子の信頼性、収率および寿命
を低下させる。
【０００８】図１Ａないし図１Ｂは、ゲート酸化膜を形
成するための従来の乾式酸化法の工程条件を図示したグ
ラフおよびその工程条件により製造されたゲート酸化膜
を図示した断面図である。
【０００９】６５０℃程度の温度、窒素雰囲気で半導体
基板をアニールした後、前記基板の温度を９５０℃程度
に上昇させながら酸素Ｏ2 を供給する。この時ナトリウ
ムイオン等により酸化膜が汚染されることを防止するた
めに、塩化水素ＨＣｌガスを供給する。引き続き所望の
厚さに酸化膜を成長させた後、酸素および塩化水素の供
給を止め、前記基板の温度を６５０℃程度に下げながら
窒素雰囲気で前記基板をアニールして、前記図１Ａの工
程条件に従った従来乾式酸化法によるゲート酸化膜を完
成する。
【００１０】図１Ｂは前記図１Ａの工程条件に従って製
造されたゲート酸化膜１４を図示した断面図で、マイク
ロポア５０やホワイトリボン(White ribbon)によりフィ
ールド酸化膜周辺の酸化膜が薄くなった部分６０等によ
り、前記ゲート酸化膜の膜質が悪くなったことを示す。
【００１１】ホワイトリボンとは、フィールド酸化膜１
２を形成するための酸化工程時、酸化阻止物質近くの基
板に、前記酸化阻止物質として用いる窒化物と、基板の
シリコン粒子が結合して形成された結合物を意味する
が、ゲート酸化膜形成のための酸化工程時、前記結合物
は前記酸化工程により半導体基板が酸化されることを妨
害し、前記結合物が形成されている部分の酸化膜が他の
部分の酸化膜より薄く形成されるようになり、電界集中
現象を誘発してゲート酸化膜が絶縁破壊される原因とな
る。
【００１２】前記ゲート酸化膜は、前述した乾式酸化法
以外に湿式酸化法により形成されたりするが、湿式酸化
法により形成されたゲート酸化膜は乾式酸化法で問題に
なるマイクロポア等による酸化膜内のストレス増加現象
と局部的な電界集中現象が減少されはするが、酸化物電
荷ＱOXと表面状態電荷ＱSS等が乾式酸化法により製造さ
れた前記ゲート酸化膜よりずっと多く、平坦バンド電圧
の変化（△ＶFB）を増加させるので、素子の電気的特性
を低下させるという問題点がある。
【００１３】
【発明が解決しようとする課題】本発明の目的は、絶縁
破壊に対して、その耐性が増加された半導体装置のゲー
ト酸化膜形成法を提供することである。
【００１４】
【課題を解決するための手段】この様な前記目的を達成
するために、本発明による半導体装置のゲート酸化膜形
成法は、半導体基板上にゲート酸化膜を形成する工程に
おいて、前記半導体基板を窒素雰囲気で１次アニールす
る工程と、アニールされた前記半導体基板を低い温度で
酸素と水素の混合ガス雰囲気で湿式酸化させてゲート酸
化膜を形成する工程、およびゲート酸化膜が形成されて
ある前記半導体基板を窒素雰囲気で高温で２次アニール
する工程を備えることを特徴とする。
【００１５】
【作用】本発明の方法により製造されたゲート酸化膜
は、低温湿式酸化法を利用するので乾式酸化法で問題に
なったマイクロポア等の微細欠陥を誘発しないので、酸
化膜内のストレスおよび局部的電界集中現象による酸化
膜の絶縁破壊を防止でき、酸化工程前後に窒素雰囲気で
基板をアニールするので表面状態電荷ＱSSを減少させ、
平坦バンド電圧の変化（△ＶFB）を減少させただけでな
く、犠牲酸化工程を実施することによりホワイトリボン
によりフィールド酸化膜周辺のゲート酸化膜が薄くなる
ことを防止した。
【００１６】
【実施例】以下、本発明に係る実施例を添付図面に従っ
て説明する。
【００１７】図２Ａないし図２Ｂは、本発明の方法によ
るゲート酸化膜形成条件を示したグラフおよびその条件
により製造されたゲート酸化膜を図示した断面図であ
る。
【００１８】前記図２Ａに図示されたグラフは酸化時間
による酸化条件を示し、前記図２Ｂに図示された断面図
は、前記図２Ａの条件により製造されたゲート酸化膜１
４を図示したもので、マイクロポア等の微細欠陥やフィ
ールド酸化膜付近でゲート酸化膜が薄くなる現象がない
ゲート酸化膜を得られることが分かる。
【００１９】一般的なＣＭＯＳ製造工程に適用し、本発
明の方法によるゲート酸化膜製造工程を説明する。
【００２０】Ｎ形半導体基板にＮＭＯＳトランジスタが
形成されるＰ形ウェル(Well)を形成するために、前記Ｎ
ＭＯＳトランジスタが形成される領域の前記半導体基板
表面にＰ形不純物を蒸着した後、ウェルドライブイン(W
ell-drivein)工程を実施し前記Ｐ形ウェルを形成する。
引き続き窒化膜を酸化阻止物質として用いて、前記半導
体基板を活性領域と非活性領域に区分するためのフィー
ルド酸化膜を形成した後、前記窒化膜を除去して、ホワ
イトリボン除去のための犠牲酸化を実施する。この時、
前記犠牲酸化とは、ホワイトリボン除去のための目的と
して行われる追加酸化工程および蝕刻工程を意味する
が、フィールド酸化膜形成工程により、前記ホワイトリ
ボンが形成されてある半導体基板全面を薄く酸化させた
後、蝕刻工程を実施し、前記半導体基板全面に形成され
た酸化膜を蝕刻する工程で進行される。ホワイトリボン
は前記蝕刻工程により前記酸化膜と共に除去される。
【００２１】ゲート酸化膜の製造のため前述した工程が
終わった後、アルカリ洗浄というＳＣ１、即ち、１ＮＨ
4 ＯＨ：１Ｈ2 Ｏ2 ：１９Ｈ2 ＯとＳＣ１＋ＨＦ洗浄液
を用いて犠牲酸化のよりホワイトリボンが除去された前
記半導体基板を洗浄するが、これは半導体基板表面を前
記洗浄液で若干蝕刻してあげることにより、前記半導体
基板表面に形成されている自然酸化膜と有機物、そして
無機物等を効果的に除去するためであり、前記洗浄液で
ＮＨ4 ＯＨ：Ｈ2 Ｏ2 ：Ｈ2 Ｏの比率を１：１〜５：３
〜３００にして進行することもできる。
【００２２】引き続き、酸化膜成長チューブに前記半導
体基板を入れ、例えば６５０℃程度の温度、窒素雰囲気
で１次アニールするので（前記１次アニール条件は図２
Ａに図示する）、ウェルドライブイン、犠牲酸化および
洗浄工程により基板に生じた損傷(damage)を治療(cure)
し、半導体基板表面の荒さ(roughness) を低下させた
後、即時に酸素と水素ガス雰囲気でゲート酸化膜を成長
させるが、前記ゲート酸化膜成長時、基板の温度は約８
２０℃程度である。この時、前記酸素および水素ガスに
よりＯＨ- 基が生成され、これがマイクロポアや微細欠
陥発生を効果的に抑制させ、酸化膜ストレスが減少され
るので、局部的な電界集中現象がない均一な膜質を形成
することができる。
【００２３】前記ゲート酸化膜の成長後、前記チューブ
内で窒素雰囲気、高温、例えば９５０℃程度の温度で２
次アニール工程を進行するが、前記２次アニール工程は
半導体基板と酸化膜の間の界面状態を変更させることに
より表面状態電荷ＱSSを減少させる。その後、多結晶シ
リコンを蒸着し、ＰＯＣｌ3 でリンをドーピング(dopin
g)し、ゲート電極を製造する。
【００２４】
【表１】 図１Ｂ及び図２Ｂの ＢＶ Ｑ 信頼性 酸化方法 ａとｂ領域の酸化膜 の厚さの比率 (MV/cm) （C/cm 2 ） 不良率 乾 式 ８９．５％（ｂ／ａ） ７．５ １５ ２０％ （従来） 湿 式 ９７．１％（ｂ／ａ） ８．２ ２７ １０％ （本発明） 前記表１は従来乾式酸化法により製造された酸化膜と本
発明の湿式酸化法により製造された酸化膜間の特性を比
較したもので、本発明の方法により製造された酸化膜が
従来の方法により製造された酸化膜より、その特性にお
いてもっと改善されたということが分かる。
【００２５】図３Ａおよび図３Ｂは従来の方法および本
発明の方法により製造されたゲート酸化膜のＴＥＭ写真
で、図４Ａおよび図４Ｂは前記図３Ａ及び図３ＢのＴＥ
Ｍ写真を図解した模式図であり、乾式酸化法を用いた従
来の方法により製造されたゲート酸化膜（図３Ａおよび
図４Ａ）より、湿式酸化法を用いた本発明の方法により
製造されたゲート酸化膜（図３Ｂおよび図４Ｂ）の膜質
がもっと改善されたことが分かる。
【００２６】図５は従来乾式酸化法および本発明の方法
による湿式酸化法のより製造されたゲート酸化膜のブレ
ークダウン電圧の特性を示したグラフで、本発明の方法
により製造されたゲート酸化膜のブレークダウン電圧特
性がもっと改善されたことが分かる。
【００２７】なお、本発明は前記実施例に限定されず、
多くの変形が本発明の技術的思想内で、当分野で通常の
知識を持つ者により実施可能であることは明白である。
【００２８】
【発明の効果】前述した本発明の方法によるゲート酸化
膜形成方法は、犠牲酸化を実施することにより、ホワイ
トリボンによりフィールド酸化膜付近でゲート酸化膜が
薄くなる現象を防止し、犠牲酸化後にも存在する局部的
な薄膜下現象を湿式酸化法で抑制して、酸化工程前後で
アニール工程を実施し、表面状態電荷を減少させること
により平坦バンド電圧の変化（△ＶFB）を低下させ、従
来の湿式酸化法が持っていた△ＶFB等の不安定さを相当
回復させただけでなく、低温湿式酸化法を用いるのでＯ
Ｈ- 基生成によるマイクロポア等の微細欠陥発生を抑制
し、酸化膜内のストレスを減少させて局部的な電界集中
現象を減少させるので、絶縁破壊に対する耐性が増加さ
れた良質の膜質のゲート酸化膜が得られる。
【図面の簡単な説明】
【図１】 図１Ａないし図１Ｂは、従来の方法によるゲ
ート酸化膜形成の工程条件を図示したグラフおよびその
工程条件により製造されたゲート酸化膜を図示した断面
図である。
【図２】 図２Ａないし図２Ｂは、本発明の方法による
ゲート酸化膜形成の工程条件を図示したグラフおよびそ
の工程条件により製造されたゲート酸化膜を図示した断
面図である。
【図３】 図３Ａおよび図３Ｂは従来の方法および本発
明の方法により製造されたゲート酸化膜のＴＥＭ写真で
ある。
【図４】 図４Ａおよび図４Ｂは前記図３Ａ及び図３Ｂ
のＴＥＭ写真を図解した模式図である。
【図５】 従来乾式酸化法および本発明の方法による湿
式酸化法のより製造されたゲート酸化膜のブレークダウ
ン電圧の特性を示したグラフである。
【符号の説明】
１０…半導体基板、１２…フィールド酸化膜、１２…ゲ
ート酸化膜、５０…マイクロポア、６０…酸化膜が薄く
なった部分。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年９月１９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】 図３Ａおよび図３Ｂは従来の方法および本発
明の方法により製造されたゲート酸化膜のＴＥＭ写真を
図案化した図面である。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 申 東浩 大韓民国ソウル特別市江洞區遁村洞1170− １番地 遁村アパート108−403

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の上にゲート酸化膜を形成す
    る工程において、前記半導体基板を窒素雰囲気で１次ア
    ニールする工程と、アニールされた前記半導体基板を低
    い温度で酸素と水素の混合ガス雰囲気で湿式酸化させて
    ゲート酸化膜を形成する工程、およびゲート酸化膜が形
    成されてある前記半導体基板を窒素雰囲気で高温で２次
    アニールする工程を備えることを特徴とする半導体装置
    のゲート酸化膜形成法。
  2. 【請求項２】 前記半導体基板を窒素雰囲気で１次アニ
    ールする前記工程以前に、前記半導体基板の表面をアル
    カリ洗浄する工程を追加することを特徴とする請求項１
    記載の半導体装置のゲート酸化膜形成法。
  3. 【請求項３】 前記アルカリ洗浄工程は、ＮＨ4 ＯＨ：
    Ｈ2 Ｏ2 ：Ｈ2 Ｏの比率を１：１〜５：３〜１００にし
    て進行することを特徴とする請求項２記載の半導体装置
    のゲート酸化膜形成法。
  4. 【請求項４】 前記アルカリ洗浄工程は、ＳＣ１（１Ｎ
    Ｈ4 ＯＨ：１Ｈ2 Ｏ2 ：１９Ｈ2 Ｏ）洗浄液を使用して
    進行することを特徴とする請求項３記載の半導体装置の
    ゲート酸化膜形成法。
  5. 【請求項５】 前記アルカリ洗浄工程は、ＳＣ１＋ＨＦ
    洗浄液を使用して進行することを特徴とする請求項２記
    載の半導体装置のゲート酸化膜形成法。
  6. 【請求項６】 前記１次アニール工程は、６５０℃程度
    の温度から８２０℃程度の温度に基板温度を上昇させな
    がら進行することを特徴とする請求項１記載の半導体装
    置のゲート酸化膜形成法。
  7. 【請求項７】 前記２次アニール工程は、８２０℃程度
    の温度から９５０℃程度の温度に基板温度を上げてから
    ６５０℃程度の温度に前記基板温度を低めながら進行さ
    せることを特徴とする請求項１記載の半導体装置のゲー
    ト酸化膜形成法。
  8. 【請求項８】 半導体基板上にゲート酸化膜を形成する
    工程において、フィールド酸化膜形成工程によりホワイ
    トリボンが形成されてある半導体基板に犠牲酸化膜を形
    成する工程と、前記犠牲酸化膜を除去する蝕刻工程で前
    記ホワイトリボンを除去する工程と、前記ホワイトリボ
    ンが除去された半導体基板をアルカリ洗浄する工程と、
    アルカリ洗浄された半導体基板を窒素雰囲気で１次アニ
    ールする工程と、アニールされた前記半導体基板を低い
    温度で酸素と水素の混合ガス雰囲気で湿式酸化させてゲ
    ート酸化膜を形成する工程、およびゲート酸化膜が形成
    されてある前記半導体基板を窒素雰囲気で高温で２次ア
    ニールする工程を備えることを特徴とする半導体装置の
    ゲート酸化膜形成法。
JP4130093A 1991-08-22 1992-04-23 半導体装置のゲート酸化膜形成法 Expired - Fee Related JPH0793437B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910014534A KR940009597B1 (ko) 1991-08-22 1991-08-22 반도체장치의 게이트산화막 형성법
KR1991P14534 1991-08-22

Publications (2)

Publication Number Publication Date
JPH0794725A true JPH0794725A (ja) 1995-04-07
JPH0793437B2 JPH0793437B2 (ja) 1995-10-09

Family

ID=19318935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4130093A Expired - Fee Related JPH0793437B2 (ja) 1991-08-22 1992-04-23 半導体装置のゲート酸化膜形成法

Country Status (3)

Country Link
US (1) US5210056A (ja)
JP (1) JPH0793437B2 (ja)
KR (1) KR940009597B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121450A (ja) * 1997-10-17 1999-04-30 Samsung Electron Co Ltd 二重酸化膜の形成方法
KR100624916B1 (ko) * 2000-01-31 2006-09-19 주식회사 하이닉스반도체 게이트 전극 형성방법
JP2015511403A (ja) * 2012-02-13 2015-04-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板の選択性酸化のための方法および装置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166266B2 (ja) * 1992-01-21 2001-05-14 ソニー株式会社 半導体基板の熱処理方法
JP2560178B2 (ja) * 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
JP2572512B2 (ja) * 1992-09-24 1997-01-16 信越半導体株式会社 拡散型シリコン素子基板の製造方法
US5316981A (en) * 1992-10-09 1994-05-31 Advanced Micro Devices, Inc. Method for achieving a high quality thin oxide using a sacrificial oxide anneal
US5506178A (en) * 1992-12-25 1996-04-09 Sony Corporation Process for forming gate silicon oxide film for MOS transistors
US5563093A (en) * 1993-01-28 1996-10-08 Kawasaki Steel Corporation Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes
US5334556A (en) * 1993-03-23 1994-08-02 Texas Instruments Incorporated Method for improving gate oxide integrity using low temperature oxidation during source/drain anneal
DE69405438T2 (de) * 1993-03-24 1998-04-02 At & T Corp Verfahren zur Bildung dielektrischer Oxynitridschichten bei der Herstellung integrierter Schaltungen
US5296411A (en) * 1993-04-28 1994-03-22 Advanced Micro Devices, Inc. Method for achieving an ultra-reliable thin oxide using a nitrogen anneal
US5312764A (en) * 1993-05-28 1994-05-17 Motorola, Inc. Method of doping a semiconductor substrate
US5543343A (en) * 1993-12-22 1996-08-06 Sgs-Thomson Microelectronics, Inc. Method fabricating an integrated circuit
US5927992A (en) * 1993-12-22 1999-07-27 Stmicroelectronics, Inc. Method of forming a dielectric in an integrated circuit
JPH07335641A (ja) * 1994-06-03 1995-12-22 Sony Corp シリコン酸化膜の形成方法及び半導体装置の酸化膜
KR100187674B1 (ko) * 1994-07-07 1999-06-01 김주용 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법
US5498577A (en) * 1994-07-26 1996-03-12 Advanced Micro Devices, Inc. Method for fabricating thin oxides for a semiconductor technology
US5393686A (en) * 1994-08-29 1995-02-28 Taiwan Semiconductor Manufacturing Company Method of forming gate oxide by TLC gettering clean
JP3542189B2 (ja) * 1995-03-08 2004-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
US5817581A (en) * 1995-04-21 1998-10-06 International Business Machines Corporation Process for the creation of a thermal SiO2 layer with extremely uniform layer thickness
US5646074A (en) * 1995-12-15 1997-07-08 Mosel Vitelic, Inc. Method of forming gate oxide for field effect transistor
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
JPH10154713A (ja) * 1996-11-22 1998-06-09 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
JPH10209168A (ja) * 1997-01-24 1998-08-07 Nec Corp 半導体装置の製造方法
US5851892A (en) * 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
US5861347A (en) * 1997-07-03 1999-01-19 Motorola Inc. Method for forming a high voltage gate dielectric for use in integrated circuit
US5935650A (en) * 1997-10-17 1999-08-10 Lerch; Wilfried Method of oxidation of semiconductor wafers in a rapid thermal processing (RTP) system
NL1008749C2 (nl) * 1998-03-30 1999-10-05 Asm Int Werkwijze voor het chemisch behandelen van een halfgeleidersubstraat.
US6352941B1 (en) * 1998-08-26 2002-03-05 Texas Instruments Incorporated Controllable oxidation technique for high quality ultrathin gate oxide formation
US6355580B1 (en) * 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
JP2000091289A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 半導体集積回路装置の製造方法
US6114258A (en) * 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
US6541394B1 (en) * 1999-01-12 2003-04-01 Agere Systems Guardian Corp. Method of making a graded grown, high quality oxide layer for a semiconductor device
US6211098B1 (en) * 1999-02-18 2001-04-03 Taiwan Semiconductor Manufacturing Company Wet oxidation method for forming silicon oxide dielectric layer
US6706577B1 (en) * 1999-04-26 2004-03-16 Taiwan Semiconductor Manufacturing Company Formation of dual gate oxide by two-step wet oxidation
US6204205B1 (en) 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US6309968B1 (en) 1999-09-07 2001-10-30 Vanguard International Semiconductor Corporation Method to improve intrinsic refresh time and dichlorosilane formed gate oxide reliability
US6197677B1 (en) * 1999-11-01 2001-03-06 United Microelectronics Corp. Method of depositing a silicon oxide layer on a semiconductor wafer
US20030235957A1 (en) * 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
KR100344841B1 (ko) * 2000-08-19 2002-07-20 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 산화막 형성 방법
ATE489726T1 (de) * 2000-09-19 2010-12-15 Mattson Tech Inc Verfahren zur ausbildung dielektrischer filme
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR100538884B1 (ko) * 2004-03-30 2005-12-23 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
KR20060087875A (ko) * 2005-01-31 2006-08-03 주식회사 하이닉스반도체 스텝게이트를 갖는 반도체소자 및 그의 제조 방법
KR100772717B1 (ko) * 2005-01-31 2007-11-02 주식회사 하이닉스반도체 비대칭셀트랜지스터를 갖는 반도체소자 및 그의 제조 방법
JP2007134616A (ja) * 2005-11-14 2007-05-31 Nec Electronics Corp Ｓｏｉ基板およびその製造方法
KR100687410B1 (ko) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 반도체 소자의 게이트 산화막 형성방법
CN107017345B (zh) * 2017-02-21 2019-05-21 华南师范大学 一种用于制备低漏电高介电绝缘材料的前驱体溶液的制备方法及其应用

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615873A (en) * 1969-06-03 1971-10-26 Sprague Electric Co Method of stabilizing mos devices
US4027380A (en) * 1974-06-03 1977-06-07 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
US3925107A (en) * 1974-11-11 1975-12-09 Ibm Method of stabilizing mos devices
US3978577A (en) * 1975-06-30 1976-09-07 International Business Machines Corporation Fixed and variable threshold N-channel MNOSFET integration technique
US4214919A (en) * 1978-12-28 1980-07-29 Burroughs Corporation Technique of growing thin silicon oxide films utilizing argon in the contact gas
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11121450A (ja) * 1997-10-17 1999-04-30 Samsung Electron Co Ltd 二重酸化膜の形成方法
KR100624916B1 (ko) * 2000-01-31 2006-09-19 주식회사 하이닉스반도체 게이트 전극 형성방법
JP2015511403A (ja) * 2012-02-13 2015-04-16 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 基板の選択性酸化のための方法および装置

Also Published As

Publication number Publication date
JPH0793437B2 (ja) 1995-10-09
US5210056A (en) 1993-05-11
KR930005122A (ko) 1993-03-23
KR940009597B1 (ko) 1994-10-15

Similar Documents

Publication Publication Date Title
JPH0794725A (ja) 半導体装置のゲート酸化膜形成法
JP3187109B2 (ja) 半導体部材およびその製造方法
JP4708426B2 (ja) 半導体基板を処理する方法
TWI223846B (en) Manufacture method of semiconductor device with gate insulating films of different thickness
KR100947815B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
KR100195355B1 (ko) 드라이산화를 포함하는 반도체장치의 제조방법
JP2007194239A (ja) 半導体装置の製造方法
TW520533B (en) Manufacturing method of system-on-chip and manufacturing method of semiconductor device
JP2000173976A (ja) 半導体装置の製造方法
JPS60247928A (ja) 半導体基板の洗浄方法
JP2001135805A (ja) 半導体部材及び半導体装置の製造方法
JPH10270434A (ja) 半導体ウエーハの洗浄方法及び酸化膜の形成方法
JPH06216377A (ja) Ｍｏｓ型半導体装置の製造方法
JP2001085392A (ja) 半導体装置の製造方法
JP3295171B2 (ja) 半導体基板の製造方法
JPWO2012120857A1 (ja) 半導体装置の製造方法
JP2004296594A (ja) 半導体装置およびその製造方法
JPH11135508A (ja) 半導体装置の製造方法
KR100246777B1 (ko) 반도체 소자의 제조방법
KR100227641B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
JP3499769B2 (ja) 酸化膜の形成方法、キャパシタ
JPS6360550A (ja) 半導体装置およびその製造方法
TW463386B (en) Process for improving the reliability of a polysilicon thin film transistor device
JP2010192522A (ja) 半導体素子の製造方法
JP2006093185A (ja) メサ型半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees