JP2004296594A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004296594A JP2004296594A JP2003084475A JP2003084475A JP2004296594A JP 2004296594 A JP2004296594 A JP 2004296594A JP 2003084475 A JP2003084475 A JP 2003084475A JP 2003084475 A JP2003084475 A JP 2003084475A JP 2004296594 A JP2004296594 A JP 2004296594A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate
- electrode
- transistor
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
Abstract
【課題】物理的な絶縁膜の膜厚の差がなくても、電子素子の電極の空乏化を利用して、電子素子の絶縁膜に要求される電気的な実効膜厚を確保することができる半導体装置およびその製造方法を提供することにある。
【解決手段】高電源電圧が印加される高耐圧使用のトランジスタＴｒ１のゲート電極４ａは、相対的に低濃度に不純物を含有していることから、ゲート電圧印加時にゲート電極４ａの空乏化が起こりやすい構造となっている。このゲート電極４ａの空乏化は、ゲート絶縁膜３の膜厚を厚くすることと等価であり、ゲート絶縁膜３に要求される電気的な実効膜厚を大きくすることができる。一方で、高速かつ大きな駆動電流が要求される高性能なトランジスタＴｒ２のゲート電極４ｂは、ゲート電極４ｂの空乏化が起こらないように高濃度に不純物が含有されていることから、ゲート絶縁膜３の電気的な実効膜厚も薄膜に保たれている。
【選択図】図１
【解決手段】高電源電圧が印加される高耐圧使用のトランジスタＴｒ１のゲート電極４ａは、相対的に低濃度に不純物を含有していることから、ゲート電圧印加時にゲート電極４ａの空乏化が起こりやすい構造となっている。このゲート電極４ａの空乏化は、ゲート絶縁膜３の膜厚を厚くすることと等価であり、ゲート絶縁膜３に要求される電気的な実効膜厚を大きくすることができる。一方で、高速かつ大きな駆動電流が要求される高性能なトランジスタＴｒ２のゲート電極４ｂは、ゲート電極４ｂの空乏化が起こらないように高濃度に不純物が含有されていることから、ゲート絶縁膜３の電気的な実効膜厚も薄膜に保たれている。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、電源電圧の異なるＭＯＳトランジスタやキャパシタ等の異種タイプのデバイスが同一基板上に形成された半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、一般にＬＳＩプロセスにおいては、回路の高集積化、デバイスの微細化が進んでいる。それに伴って、電源電圧の異なるタイプのＭＯＳトランジスタや、キャパシタ、抵抗素子などの異種タイプのデバイスを、工程数をなるべく増加させることなく、同一基板上に同時に作り込むことが、必要になってきている。
【０００３】
また、ＭＯＳトランジスタの高性能化のために、さらなる微細化が求められ、これによる電源電圧の低下に伴い、ゲート酸化膜厚も薄膜化されるようになってきている。メインとなるＭＯＳトランジスタは薄膜で形成されても、Ｉ／Ｏ部分やアナログ回路などに用いられる高電圧が印加されるＭＯＳトランジスタには、その電源電圧に対応したもっと厚膜の酸化膜が必要となる。
【０００４】
こうした異種電源電圧のＭＯＳトランジスタに対しては、物理的にゲート酸化膜の作り分けをするのが一般的である。
その作成方法の一例としては、例えば、半導体基板の上に熱酸化膜を形成し、厚膜のゲート酸化膜を用いたいデバイスを作る領域にのみフォトレジスト等のマスクを施して、その他の部分の酸化膜は弗化水素液などを用いてウェットエッチングを行うことにより除去する。レジストを除去した後、第２の熱酸化を行い熱酸化膜を形成することにより、膜厚の異なるゲート酸化膜が形成される。
【０００５】
上記の方法では、フォトレジストパターニング工程と、ウェットエッチング工程と、それに続く熱酸化工程を繰り返すことにより、何種類でも、異なる熱酸化膜厚を得ることができる。
【０００６】
また従来、ＭＯＳトランジスタの形成時に、同時にキャパシターを作り込む技術が用いられている。
その作成方法としては、例えば、半導体基板の上に、適当な犠牲酸化膜を介して高濃度のイオン注入を施し、シリコン基板をｎ＋ 化またはｐ＋ 化し、キャパシタの一方の電極を形成する。犠牲膜を除去した後に、熱酸化によりＭＯＳトランジスタのゲート酸化膜と同時に、所望の酸化膜厚を有するキャパシタの容量酸化膜を形成する。上記の酸化工程において、先に高濃度で打ち込まれたイオンが基板内に形成した結晶欠陥によって、酸化処理が通常より速い速度で進み（増速酸化）、結果的にキャパシタの容量酸化膜はゲート酸化膜に比べて厚くなる。以降の工程としては、ポリシリコンを堆積しパターニングすることにより、ＭＯＳトランジスタのゲート電極と同時に、キャパシタのもう片方の電極を形成する。
【０００７】
上記の方法では、ＭＯＳトランジスタと同時に、工程数を大きく増やすことなく、同一基板上にキャパシタを効率よく形成することができる。
【０００８】
ところで、ゲート電極中の不純物濃度を高濃度化することにより、ゲート電極下の空乏化を防ぐことができることが知られている（特許文献１参照。）。
【０００９】
【特許文献１】
特開２０００−２７７６３６号公報
【００１０】
【発明が解決しようとする課題】
上記した物理的な酸化膜の作り分け方法を用いた場合には、第１に、酸化膜厚種に応じて、工程数が多くなるという問題がある。また、ウェットエッチングを施す際に、マスクしてある酸化膜の端に当たる部分において弗化水素液などがしみ込み、残すべき酸化膜にダメージを与えてしまい、デバイスに影響を与え信頼性を落としてしまう可能性がある。従って、この方法を多用することは好ましくない。
【００１１】
また、キャパシタ形成方法の場合、Ｓｉ基板に電極を形成するために高濃度のイオン注入を行うが、所望のキャパシタ容量を得るためには、増速酸化を促して、結果的に高電圧に耐えうる厚い酸化膜厚を得ることが考えられる。しかしながら増速酸化を促すために特に高濃度でイオン注入を行うと、Ｓｉ基板に与えるダメージが大きくなるため、酸化膜質を低下させて信頼性を落としてしまうことになる。また、増速酸化による質の悪い膜の割合が増えることになり、信頼性低下の原因になる。
【００１２】
先にも述べたように、ＬＳＩのメインとなるＭＯＳトランジスタの高性能化には、ゲート酸化膜厚として物理的に薄い酸化膜厚が必須であり、その酸化膜はトランジスタ動作時の、電気的な実効酸化膜厚も、薄膜のまま保たれていなければならない。従って、薄膜トランジスタと、異種電源のトランジスタ、キャパシタなどの異なる酸化膜厚を必要とするデバイスの、それぞれの要求を満たすことが必要である。
【００１３】
本発明は上記の事情に鑑みてなされたものであり、その目的は、物理的な絶縁膜の膜厚の差がなくても、電子素子の電極の空乏化を利用して、電子素子の絶縁膜に要求される電気的な実効膜厚を確保することができる半導体装置を提供することにある。
本発明の他の目的は、物理的に膜厚の異なる絶縁膜の作り分けを行うことによる工程数の増加を抑制しつつ、トランジスタのゲート絶縁膜やキャパシタの容量絶縁膜に要求される電気的な実効膜厚を確保することができる半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、半導体基板に複数の電子素子の電極が形成され、前記電極と前記半導体基板との間に介在する絶縁膜に要求される電気的な実効膜厚が異なる複数の前記電子素子を有する半導体装置であって、各前記電極の不純物濃度が、要求される前記絶縁膜の電気的な実効膜厚に応じて各電子素子毎に異なるように規定されており、前記不純物濃度に起因する前記電極の空乏化により前記実効膜厚が制御されている。
【００１５】
複数の前記電子素子は、前記電極をゲート電極とし前記絶縁膜をゲート絶縁膜とする複数のトランジスタを含む。
【００１６】
複数の前記電子素子は、前記電極をゲート電極とし前記絶縁膜をゲート絶縁膜とするトランジスタと、前記電極をキャパシタ電極とし前記絶縁膜を容量絶縁膜とするキャパシタとを含む。
【００１７】
上記の本発明の半導体装置によれば、電極の不純物濃度が、要求される絶縁膜の電気的な実効膜厚に応じて各電子素子毎に異なるように規定されている。従って、不純物濃度に起因する電極の空乏化により実効膜厚が制御される。
【００１８】
さらに、上記の目的を達成するため、本発明の半導体装置の製造方法は、半導体基板にゲート絶縁膜を介して、異なる電圧が印加される複数のトランジスタのゲート電極を形成する半導体装置の製造方法であって、前記半導体基板に前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に不純物を含有するゲート電極用層を形成する工程と、前記ゲート電極用層のうち、前記電圧に応じて前記ゲート絶縁膜に要求される電気的な実効膜厚が相対的に薄い前記トランジスタの領域に不純物を導入する工程と、前記ゲート電極用層を加工して、不純物濃度がトランジスタ毎に異なる前記ゲート電極を形成する工程とを有する。
【００１９】
上記の本発明の半導体装置の製造方法によれば、ゲート電極用層のうち、印加される電圧に応じてゲート絶縁膜に要求される電気的な実効膜厚が相対的に薄いトランジスタの領域に不純物を導入している。
従って、このときの不純物が導入されなかった領域におけるゲート電極用層が加工されたゲート電極は、不純物濃度が相対的に小さくなることから、ゲート電極の空乏化によりゲート絶縁膜の実効膜厚が大きくなる。
一方、上記の不純物が導入されたゲート電極は、不純物濃度が相対的に大きくなることから、ゲート電極の空乏化は防止されて、電気的な実効膜厚も薄膜のまま保たれる。
【００２０】
さらに、上記の目的を達成するため、本発明の半導体装置の製造方法によれば、半導体基板に絶縁膜を介してトランジスタのゲート電極およびキャパシタの上部電極を形成する半導体装置の製造方法であって、半導体基板に前記キャパシタの下部電極を形成する工程と、半導体基板に、前記トランジスタのゲート絶縁膜および前記キャパシタの容量絶縁膜となる絶縁膜を形成する工程と、前記絶縁膜上に、後に前記ゲート電極あるいは前記キャパシタ電極となる不純物を含有する電極用層を形成する工程と、前記電極用層のうち、前記キャパシタに比して前記絶縁膜に要求される電気的な実効膜厚が薄いトランジスタの領域に不純物を導入する工程と、前記電極用層を加工して、不純物濃度が互いに異なる前記ゲート電極および前記キャパシタ電極を形成する工程とを有する。
【００２１】
上記の本発明の半導体装置の製造方法によれば、電極用層のうち、キャパシタに比して絶縁膜に要求される電気的な実効膜厚が薄いトランジスタの領域に不純物を導入している。
従って、このときの不純物が導入されなかった領域における電極用層が加工されたキャパシタ電極は、不純物濃度が相対的に小さくなることから、キャパシタ電極の空乏化により容量絶縁膜の電気的な実効膜厚が大きくなる。
一方、上記の不純物が導入されたゲート電極は、不純物濃度が相対的に大きくなることから、ゲート電極の空乏化が防止されて、電気的な実効膜厚も薄膜のまま保たれる。
【００２２】
【発明の実施の形態】
以下に、本発明の半導体装置およびその製造方法の実施の形態について、図面を参照して説明する。
【００２３】
第１実施形態
図１は、本実施形態に係る半導体装置の断面図である。
図１に示すように、例えばシリコンからなる半導体基板１に形成された酸化シリコン等からなる素子分離絶縁膜２により活性領域が規定されており、活性領域における半導体基板１に異なる電源電圧が印加される２つのトランジスタＴｒ１，Ｔｒ２が形成されている。トランジスタＴｒ１は、高電源電圧が印加されるトランジスタとし、トランジスタＴｒ２は高速かつ大きな駆動電流をもつ高性能なトランジスタとする。
【００２４】
すなわち、ゲート絶縁膜３を介して各トランジスタＴｒ１，Ｔｒ２のゲート電極４ａ，４ｂがそれぞれ形成されており、各ゲート電極４ａ，４ｂの側部には酸化シリコン等からなるサイドウォール絶縁膜５が形成されている。本実施形態では、各トランジスタＴｒ１，Ｔｒ２のゲート絶縁膜３の物理的な膜厚は実質的に同一となっている。ゲート電極４ａは、相対的に低濃度に不純物を含有したポリシリコン層により形成され、ゲート電極４ｂは相対的に高濃度に不純物を含有したポリシリコン層により形成されている。
【００２５】
各トランジスタＴｒ１，Ｔｒ２のサイドウォール絶縁膜５直下の半導体基板１には、低濃度に不純物が導入されたｎ− 半導体領域６ａが形成されており、当該ｎ− 半導体領域６ａの外側における半導体基板１には高濃度に不純物が導入されたｎ＋ 半導体領域６ｂが形成されている。このようにｎ− 半導体領域６ａおよびｎ＋ 半導体領域６ｂからなるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造のソース・ドレイン領域６が形成されている。
【００２６】
上記の本実施形態に係る半導体装置では、高電源電圧が印加される高耐圧使用のトランジスタＴｒ１のゲート電極４ａは、相対的に低濃度に不純物を含有していることから、ゲート電圧印加時にゲート電極４ａの空乏化が起こりやすい構造となっている。このゲート電極４ａの空乏化は、ゲート絶縁膜３の膜厚を厚くすることと等価である。高耐圧使用のトランジスタＴｒ１には、大きなゲート絶縁膜３の膜厚が要求されるが、このゲート電極４ａの空乏化を利用することにより、ゲート絶縁膜３に要求される電気的な実効膜厚を大きくすることができる。
【００２７】
一方で、高速かつ大きな駆動電流が要求される高性能なトランジスタＴｒ２のゲート電極４ｂは、ゲート電極４ｂの空乏化が起こらないように高濃度に不純物が含有されていることから、ゲート絶縁膜３の電気的な実効膜厚も薄膜に保たれている。従って、ゲート電極の空乏化に起因する高速動作への障害を防止することができ、高速かつ大きな駆動電流を実現することができる。
【００２８】
次に、上記の本実施形態に係る半導体装置の製造方法について、図２〜図４を参照して説明する。
【００２９】
まず、図２（ａ）に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法あるいはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ） 法により形成された素子分離絶縁膜２により活性領域が規定された半導体基板１に、熱酸化法により例えば２ｎｍ程度のゲート絶縁膜３を形成する。このときの酸化条件は、酸化膜厚が最も高性能化を求められているデバイスに合わせた薄膜となるようにする。
【００３０】
次に、図２（ｂ）に示すように、アモルファス状のシリコン膜４−１を形成する。このシリコン膜４−１の膜厚は例えば約５０〜２００ｎｍとする。続いて、ｎ＋ 電極を形成するためのゲートイオン注入を施す。このゲートイオン注入は、例えばＰを注入エネルギー２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２でイオン注入する。このときのドーズ量は、高電源電圧対応のトランジスタＴｒ１のような電気的に厚いゲート絶縁膜の膜厚が要求されるデバイスに対応して、よりゲート空乏化をおこしやすくするような低濃度にしておく。
【００３１】
次に、図３（ｃ）に示すように、最も高性能化を求められているトランジスタＴｒ２のゲート電極を含む領域を開口するレジストＲ１をパターニング形成し、当該レジストＲ１をマスクとして、さらに追加ゲートイオン注入を行う。これにより、高濃度に不純物を含有するシリコン膜４−２が形成される。この追加ゲートイオン注入は、例えばＰを注入エネルギー２０ｋｅＶ、ドーズ量３×１０１５ｃｍ−２でイオン注入する。このときのドーズ量は、最も高性能化が求められているトランジスタＴｒ２に要求されるゲート絶縁膜の電気的な実効膜厚を厚膜化させないように、ゲート空乏化の起きにくい程度に十分高濃度のドーズ量にしておく。
レジストＲ１を除去した後、熱処理により導入された不純物を活性化させる。この熱処理により、アモルファス状のシリコン膜４−１，４−２はポリシリコン化する。
【００３２】
次に、図３（ｄ）に示すように、各トランジスタＴｒ１，Ｔｒ２のゲート電極となる部分をレジストＲ２でマスクした後、図４（ｅ）に示すように、当該レジストＲ２をマスクとしてシリコン膜４−１，４−２をドライエッチングする。その後、レジストＲ２を除去する。これにより、低濃度に不純物を含有するシリコン膜４−１からなるゲート電極４ａと、２回のイオン注入により高濃度に不純物を含有するシリコン膜４−２からなるゲート電極４ｂが形成される。
【００３３】
次に、図４（ｆ）に示すように、ゲート電極４ａ，４ｂをマスクとしてｎ型不純物の例えばリンを低濃度にイオン注入することによりｎ− 半導体領域６ａを形成し、例えば酸化シリコン膜を堆積させてエッチバックすることにより、ゲート電極４ａ，４ｂの側部にサイドウォール絶縁膜５を形成する。
【００３４】
以降の工程としては、ゲート電極４ａ，４ｂおよびサイドウォール絶縁膜５をマスクとしてｎ型不純物の例えばリンを高濃度にイオン注入することによりｎ＋半導体領域６ｂを形成する。これにより、ＬＤＤ構造をもつソース・ドレイン領域６が形成され、ソース・ドレイン領域６上のゲート絶縁膜３を除去することにより図１に示す半導体装置が製造される。
【００３５】
本実施形態に係る半導体装置の製造方法によれば、高耐圧使用のトランジスタＴｒ１のゲート電極４ａには、一回目の低濃度のゲートイオン注入により形成されたシリコン膜４−１を用いるため、ゲート電極の空乏化が起こりやすくなり、電気的な実効膜厚がより厚いゲート絶縁膜３を得ることができる。
また、高性能な能力が要求されるトランジスタのゲート電極４ｂには、２回目の高濃度に追加イオン注入がさらに行われたシリコン膜４−２を用いることにより、ゲート絶縁膜３の電気的な実効膜厚を薄いまま保つことができる。
従って、トランジスタの能力を維持したまま、同一基板上に異なるタイプのトランジスタＴｒ１，Ｔｒ２を、効率良く同時に作製することができる。
【００３６】
第２実施形態
本実施形態では、同一基板上にトランジスタとキャパシタが形成された半導体装置について説明する。なお、第１実施形態と同一の構成要素には、同一の符号を付しておりその説明は省略する。図５は、本実施形態に係る半導体装置の断面図である。
【００３７】
図５に示すように、半導体基板１の一つの活性領域には、高速かつ大きな駆動電流をもつ高性能なトランジスタＴｒ２が形成され、他の活性領域には、キャパシタＣａが形成されている。
キャパシタＣａは、半導体基板１に形成された例えばｎ型不純物を高濃度に含有する下部電極７と、下部電極７上に形成された容量絶縁膜３ｃと、容量絶縁膜３ｃ上に形成された上部電極（キャパシタ電極）４ｃにより構成されている。
【００３８】
本実施形態では、トランジスタＴｒ２のゲート絶縁膜３ｂと、キャパシタＣａの容量絶縁膜３ｃとは同時形成されたものであり、その物理的な膜厚は実質的に同一となっている。
また、トランジスタＴｒ２のゲート電極４ｂは相対的に高濃度に不純物を含有したポリシリコン層により形成され、キャパシタＣａの上部電極４ｃは、相対的に低濃度に不純物を含有したポリシリコン層により形成されている。ゲート電極４ｂおよび上部電極４ｃは同時形成されたものである。
【００３９】
上記の本実施形態に係る半導体装置では、キャパシタ電圧に応じた高耐圧使用のキャパシタＣａの上部電極４ｃは、相対的に低濃度に不純物を含有していることから、電圧印加時に上部電極４ｃの空乏化が起こりやすい構造となっている。この上部電極４ｃの空乏化は、容量絶縁膜３ｃの膜厚を厚くすることと等価である。キャパシタＣａには、高電圧に耐えうる程度に厚い容量絶縁膜の膜厚が要求されるが、この上部電極４ｃの空乏化を利用することにより、容量絶縁膜３ｃに要求される電気的な実効膜厚を大きくすることができる。
【００４０】
一方で、高速かつ大きな駆動電流が要求される高性能なトランジスタＴｒ２のゲート電極４ｂは、ゲート電極４ｂの空乏化が起こらないように高濃度に不純物が含有されていることから、ゲート絶縁膜３ｂの電気的な実効膜厚も薄膜に保たれている。従って、ゲート電極の空乏化に起因する高速動作への障害を防止することができ、高速かつ大きな駆動電流を実現することができる。
【００４１】
次に、上記の本実施形態に係る半導体装置の製造方法について、図６〜図９を参照して説明する。
【００４２】
まず、図６（ａ）に示すように、ＬＯＣＯＳ法あるいはＳＴＩ法により形成された素子分離絶縁膜２により活性領域が規定された半導体基板１に、熱酸化法により酸化シリコンからなる犠牲膜８を形成する。犠牲膜８の膜厚は、例えば８ｎｍ程度とする。続いてキャパシタ形成領域を開口するレジストＲ３をパターニング形成し、当該レジストＲ３をマスクとしてイオン注入することにより、下部電極７を形成する。このときのドーズ量は、十分にｎ＋ 化またはｐ＋ 化しようとする量ではあるが、ゲートリーク電流を増やしたり、結晶欠陥を増やして信頼性を落とすものでない程度の量にしておく。例えば、Ａｓを注入エネルギー７０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２でイオン注入する。
【００４３】
次に、図６（ｂ）に示すように、レジストＲ３を除去し、犠牲膜８も弗化水素液などで除去したあと、後に形成されるトランジスタＴｒ２のゲート絶縁膜となりキャパシタＣａの容量絶縁膜となる絶縁膜３を熱酸化法により形成する。このときの酸化条件は、酸化膜厚が最も高性能化を求められているトランジスタＴｒ２に合わせた薄膜となるようにする。
続いて、アモルファス状のシリコン膜４−１を形成する。このシリコン膜４−１の膜厚は例えば約５０〜２００ｎｍとする。さらに、ｎ＋ 電極を形成するためのイオン注入を施す。このイオン注入は、例えばＰを注入エネルギー２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２でイオン注入する。このときのドーズ量は、高電源電圧対応のキャパシタＣａのような電気的に厚い容量絶縁膜の膜厚が要求されるデバイスに対応して、よりゲート空乏化をおこしやすくするような低濃度にしておく。
【００４４】
以降の工程としては、第１実施形態において説明した図３（ｃ）以降の工程と同様である。
すなわち、図７（ｃ）に示すように、高性能化を求められているトランジスタＴｒ２のゲート電極を含む領域を開口するレジストＲ４をパターニング形成し、当該レジストＲ４をマスクとして、さらに追加ゲートイオン注入を行う。これにより、高濃度に不純物を含有するシリコン膜４−２が形成される。この追加ゲートイオン注入の詳細な条件については、第１実施形態の追加ゲートイオン注入と同様である。
レジストＲ４を除去した後、熱処理により導入された不純物を活性化させる。この熱処理により、アモルファス状のシリコン膜４−１，４−２はポリシリコン化する。
【００４５】
次に、図７（ｄ）に示すように、トランジスタＴｒ２のゲート電極となる部分、およびキャパシタＣａの上部電極となる部分をレジストＲ５でマスクした後、図８（ｅ）に示すように、当該レジストＲ５をマスクとしてシリコン膜４−１，４−２をドライエッチングする。その後、レジストＲ５を除去する。これにより、低濃度に不純物を含有するシリコン膜４−１からなる上部電極４ｃと、２回のイオン注入により高濃度に不純物を含有するシリコン膜４−２からなるゲート電極４ｂが形成される。
【００４６】
次に、図８（ｆ）に示すように、レジストによりキャパシタの形成領域をマスクした状態で、トランジスタの形成領域にゲート電極４ｂをマスクとしてｎ型不純物の例えばリンを低濃度にイオン注入することによりｎ− 半導体領域６ａを形成する。さらに、レジストを除去した後、例えば酸化シリコン膜を堆積させてエッチバックすることにより、ゲート電極４ｂの側部にサイドウォール絶縁膜５を形成する。
【００４７】
以降の工程としては、レジストによりキャパシタの形成領域をマスクした状態で、トランジスタの形成領域にゲート電極４ｂおよびサイドウォール絶縁膜５をマスクとしてｎ型不純物の例えばリンを高濃度にイオン注入することによりｎ＋半導体領域６ｂを形成する。これにより、ＬＤＤ構造をもつソース・ドレイン領域６が形成される。そして、露出した部分における絶縁膜３を除去して、トランジスタＴｒ２のゲート絶縁膜３ｂおよびキャパシタＣａの容量絶縁膜３ｃとすることにより、図５に示す半導体装置が製造される。
【００４８】
本実施形態に係る半導体装置の製造方法によれば、一回目の低濃度のゲートイオン注入が行われたシリコン膜４−１により形成された上部電極４ｃをもつキャパシタを形成することにより、上部電極の空乏化が起こりやすくなり、電気的な実効膜厚が厚い容量絶縁膜３ｃを得ることができる。
また、高性能な能力が要求されるトランジスタのゲート電極４ｂには、２回目の高濃度に追加イオン注入がさらに行われたシリコン膜４−２を用いることにより、ゲート絶縁膜３の電気的な実効膜厚を薄いまま保つことができる。
従って、高性能なトランジスタＴｒ２の能力を維持しつつ、同一基板上に異なる電源電圧が使用されるキャパシタを効率良く同時に作製することができる。
【００４９】
第３実施形態
図９は、本実施形態に係る半導体装置の断面図である。なお、第１実施形態と同一の構成要素には、同一の符号を付しておりその説明は省略する。
【００５０】
第１実施形態では、トランジスタＴｒ１，Ｔｒ２のゲート絶縁膜の膜厚が同一の例について説明した。本実施形態では、図９に示すように、ゲート絶縁膜の作り分けを併用して、高耐圧使用のトランジスタＴｒ１のゲート絶縁膜３−１の物理的な膜厚が、高性能なトランジスタＴｒ２のゲート絶縁膜３−２の膜厚に比して厚く形成されている。
【００５１】
上記の本実施形態に係る半導体装置では、高電源電圧が印加される高耐圧使用のトランジスタＴｒ１のゲート絶縁膜３−１の物理的膜厚が、トランジスタＴｒＴｒ２のゲート絶縁膜３−２の膜厚に比して厚く形成されている。従って、ゲート電極４ａの空乏化の利用も相まって、ゲート絶縁膜に要求される電気的な実効膜厚をさらに大きくすることができる。また、ゲート絶縁膜の作り分けにより２種類の物理的な膜厚の異なるゲート絶縁膜を形成し、さらに、ゲート電極４ａの空乏化を利用することにより、３種類の電気的な実効膜厚をもつゲート絶縁膜を形成することができる。その他については、第１実施形態と同様の効果を奏する。
【００５２】
次に、上記の本実施形態に係る半導体装置の製造方法について、図１０〜図１３を参照して説明する。本実施形態では、第１実施形態における図２（ａ）に示す工程の前に、ゲート絶縁膜の作り分けの工程を行う。
【００５３】
すなわち、図１０（ａ）に示すように、ＬＯＣＯＳ法あるいはＳＴＩ法により形成された素子分離絶縁膜２により活性領域が規定された半導体基板１に、熱酸化法により酸化シリコンからなるゲート絶縁膜３−１を形成する。
【００５４】
次に、図１０（ｂ）に示すように、厚膜のゲート絶縁膜が要求されるトランジスタ領域にのみレジストＲ６を用いてマスクを施し、図１０（ｃ）に示すように、さらに弗化水素液などを用いてウェットエッチを行い、レジストのない部分のゲート絶縁膜３−１をすべて除去する。その後、レジストＲ６を除去する。
【００５５】
次に、図１１（ｄ）に示すように、第２の熱酸化を行う。これにより、ゲート絶縁膜３−１が除去された半導体基板１には、第２の熱酸化によるゲート絶縁膜３−２が形成され、既にあるゲート絶縁膜３−１は厚膜化される。なお、２回の熱酸化による酸化膜厚の合計はそのままの足し算にはならないので、１回目の熱酸化はトータルとして所望の膜厚を得られるような膜厚を逆算して、適当な熱酸化を施すことになる。すなわち、１回目の熱酸化により、例えば４ｎｍのゲート絶縁膜３−１が形成され、２回目の熱酸化により２ｎｍのゲート絶縁膜３−２が形成された場合には、２回の熱酸化によりゲート絶縁膜３−１の膜厚は、例えば５ｎｍ程度となる。
【００５６】
以降の工程としては、第１実施形態において説明した図２（ｂ）以降の工程と同様である。
すなわち、図１１（ｅ）に示すように、ゲート絶縁膜３−１，３−２上に、アモルファス状のシリコン膜４−１を形成する。このシリコン膜４−１の膜厚は例えば約５０〜２００ｎｍとする。続いて、ｎ＋ 電極を形成するためのゲートイオン注入を施す。このゲートイオン注入は、例えばＰを注入エネルギー２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２でイオン注入する。このときのドーズ量は、高電源電圧対応のトランジスタＴｒ１のような電気的に厚いゲート絶縁膜の膜厚が要求されるデバイスに対応して、よりゲート空乏化をおこしやすくするような低濃度にしておく。
【００５７】
次に、図１２（ｆ）に示すように、最も高性能化を求められているトランジスタＴｒ２のゲート電極を含む領域を開口するレジストＲ７をパターニング形成し、当該レジストＲ７をマスクとして、さらに追加ゲートイオン注入を行う。これにより、高濃度に不純物を含有するシリコン膜４−２が形成される。この追加ゲートイオン注入は、例えばＰを注入エネルギー２０ｋｅＶ、ドーズ量３×１０１５ｃｍ−２でイオン注入する。このときのドーズ量は、最も高性能化が求められているトランジスタＴｒ２に要求されるゲート絶縁膜の電気的な実効膜厚を厚膜化させないように、ゲート空乏化の起きにくい程度に十分高濃度のドーズ量にしておく。
レジストＲ７を除去した後、熱処理により導入された不純物を活性化させる。この熱処理により、アモルファス状のシリコン膜４−１，４−２はポリシリコン化する。
【００５８】
次に、図１２（ｇ）に示すように、各トランジスタＴｒ１，Ｔｒ２のゲート電極となる部分をレジストＲ８でマスクした後、図１３（ｈ）に示すように、当該レジストＲ８をマスクとしてシリコン膜４−１，４−２をドライエッチングする。その後、レジストＲ８を除去する。これにより、低濃度に不純物を含有するシリコン膜４−１からなるゲート電極４ａと、２回のイオン注入により高濃度に不純物を含有するシリコン膜４−２からなるゲート電極４ｂが形成される。
【００５９】
次に、図１３（ｉ）に示すように、ゲート電極４ａ，４ｂをマスクとしてｎ型不純物の例えばリンを低濃度にイオン注入することによりｎ− 半導体領域６ａを形成し、例えば酸化シリコン膜を堆積させてエッチバックすることにより、ゲート電極４ａ，４ｂの側部にサイドウォール絶縁膜５を形成する。
【００６０】
以降の工程としては、ゲート電極４ａ，４ｂおよびサイドウォール絶縁膜５をマスクとしてｎ型不純物の例えばリンを高濃度にイオン注入することによりｎ＋半導体領域６ｂを形成する。これにより、ＬＤＤ構造をもつソース・ドレイン領域６が形成され、ソース・ドレイン領域６上のゲート絶縁膜３−１，３−２を除去することにより図１に示す半導体装置が製造される。
【００６１】
本実施形態に係る半導体装置の製造方法によれば、高耐圧使用のトランジスタＴｒ１のゲート電極４ａには、一回目の低濃度のゲートイオン注入により形成されたシリコン膜４−１を用いることに加え、ゲート絶縁膜の作り分けにより形成された厚膜のゲート絶縁膜３−１を用いることから、ゲート絶縁膜に要求される電気的な実効膜厚を第１実施形態よりも大きくすることができる。従って、トランジスタの信頼性を高めることができる。
また、例えばゲート絶縁膜の作り分けにより２種類の物理的な膜厚の異なるゲート絶縁膜を形成し、さらに、ゲート電極４ａの空乏化を利用することにより、トランジスタの能力を維持したまま、同一基板上に３種類のタイプのトランジスタを、効率良く同時に作製することができる。その他、第１実施形態と同様の効果を得ることができる。
【００６２】
第４実施形態
図１４は、本実施形態に係る半導体装置の断面図である。なお、第２実施形態と同一の構成要素には、同一の符号を付しておりその説明は省略する。
【００６３】
第２実施形態では、トランジスタＴｒ２のゲート絶縁膜およびキャパシタＣａの容量絶縁膜の膜厚が同一の例について説明した。本実施形態では、図１４に示すように、ゲート絶縁膜の作り分けを併用して、高耐圧使用のキャパシタＣａの容量絶縁膜３−１ｃの物理的な膜厚が、高性能なトランジスタＴｒ２のゲート絶縁膜３−２ｂの膜厚に比して厚く形成されている。
【００６４】
上記の本実施形態に係る半導体装置では、高電源電圧が印加される高耐圧使用のキャパシタＣａの容量絶縁膜３−１ｃの物理的膜厚が、トランジスタＴｒ２のゲート絶縁膜３−２ｂの膜厚に比して厚く形成されている。従って、キャパシタの上部電極４ｃの空乏化の利用も相まって、容量絶縁膜３−１ｃに要求される電気的な実効膜厚をさらに大きくすることができる。その他については、第１実施形態と同様の効果を奏する。
【００６５】
次に、上記の本実施形態に係る半導体装置の製造方法について、図１５〜図１９を参照して説明する。本実施形態では、第２実施形態における図６（ａ）と図６（ｂ）に示す工程の間に、ゲート絶縁膜の作り分けの工程を行う。
【００６６】
すなわち、図１５（ａ）に示すように、ＬＯＣＯＳ法あるいはＳＴＩ法により形成された素子分離絶縁膜２により活性領域が規定された半導体基板１に、熱酸化法により酸化シリコンからなる犠牲膜８を形成する。犠牲膜８の膜厚は、例えば８ｎｍ程度とする。続いてキャパシタ形成領域を開口するレジストＲ９をパターニング形成し、当該レジストＲ９をマスクとしてイオン注入することにより、下部電極７を形成する。このときのドーズ量は、十分にｎ＋ 化またはｐ＋ 化しようとする量ではあるが、ゲートリーク電流を増やしたり、結晶欠陥を増やして信頼性を落とすものでない程度の量にしておく。例えば、Ａｓを注入エネルギー７０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２でイオン注入する。
【００６７】
次に、図１５（ｂ）に示すように、レジストＲ９を除去し、犠牲膜８も弗化水素液などで除去した後、キャパシタＣａの容量絶縁膜となる絶縁膜３−１ｃを熱酸化法により形成する。
【００６８】
次に、図１６（ｃ）に示すように、厚膜の容量絶縁膜が要求されるキャパシタ領域にのみレジストＲ１０を用いてマスクを施し、図１６（ｄ）に示すように、さらに弗化水素液などを用いてウェットエッチングを行い、レジストのない部分の絶縁膜３−１ｃをすべて除去する。その後、レジストＲ１０を除去する。
【００６９】
次に、図１７（ｅ）に示すように、第２の熱酸化を行う。これにより、絶縁膜３−１が除去された半導体基板１には、第２の熱酸化によるゲート絶縁膜３−２が形成され、既にある絶縁膜３−１ｃは厚膜化された容量絶縁膜となる。なお、第３実施形態で述べたように、２回の熱酸化による酸化膜厚の合計はそのままの足し算にはならないので、１回目の熱酸化はトータルとして所望の膜厚を得られるような膜厚を逆算して、適当な熱酸化を施すことになる。
【００７０】
以降の工程としては、第２実施形態において説明した図６（ｂ）以降の工程と同様である。
すなわち、図１７（ｆ）に示すように、ゲート絶縁膜３−２ｂおよび容量絶縁膜３−１ｃ上に、アモルファス状のシリコン膜４−１を形成する。このシリコン膜４−１の膜厚は例えば約５０〜２００ｎｍとする。さらに、ｎ＋ 電極を形成するためのイオン注入を施す。このイオン注入は、例えばＰを注入エネルギー２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２でイオン注入する。このときのドーズ量は、高電源電圧対応のキャパシタＣａのような電気的に厚い容量絶縁膜の膜厚が要求されるデバイスに対応して、よりゲート空乏化をおこしやすくするような低濃度にしておく。
【００７１】
次に、図１８（ｇ）に示すように、高性能化を求められているトランジスタＴｒ２のゲート電極を含む領域を開口するレジストＲ１１をパターニング形成し、当該レジストＲ１１をマスクとして、さらに追加ゲートイオン注入を行う。これにより、高濃度に不純物を含有するシリコン膜４−２が形成される。この追加ゲートイオン注入の詳細な条件については、第１実施形態の追加ゲートイオン注入と同様である。
レジストＲ１１を除去した後、熱処理により導入された不純物を活性化させる。この熱処理により、アモルファス状のシリコン膜４−１，４−２はポリシリコン化する。
【００７２】
次に、図１８（ｈ）に示すように、トランジスタＴｒ２のゲート電極となる部分、およびキャパシタＣａの上部電極となる部分をレジストＲ１２でマスクした後、図１９（ｉ）に示すように、当該レジストＲ１２をマスクとしてシリコン膜４−１，４−２をドライエッチングする。その後、レジストＲ１２を除去する。これにより、低濃度に不純物を含有するシリコン膜４−１からなる上部電極４ｃと、２回のイオン注入により高濃度に不純物を含有するシリコン膜４−２からなるゲート電極４ｂが形成される。
【００７３】
次に、図１９（ｊ）に示すように、レジストによりキャパシタの形成領域をマスクした状態で、トランジスタの形成領域にゲート電極４ｂをマスクとしてｎ型不純物の例えばリンを低濃度にイオン注入することによりｎ− 半導体領域６ａを形成する。さらに、レジストを除去した後、例えば酸化シリコン膜を堆積させてエッチバックすることにより、ゲート電極４ｂの側部にサイドウォール絶縁膜５を形成する。
【００７４】
以降の工程としては、レジストによりキャパシタの形成領域をマスクした状態で、トランジスタの形成領域にゲート電極４ｂおよびサイドウォール絶縁膜５をマスクとしてｎ型不純物の例えばリンを高濃度にイオン注入することによりｎ＋半導体領域６ｂを形成する。これにより、ＬＤＤ構造をもつソース・ドレイン領域６が形成される。そして、露出した部分における絶縁膜３−２ｂ，３−１ｃを除去して、トランジスタＴｒ２のゲート絶縁膜３−２ｂおよびキャパシタＣａの容量絶縁膜３−１ｃとすることにより、図１４に示す半導体装置が製造される。
【００７５】
本実施形態に係る半導体装置の製造方法によれば、ゲート絶縁膜あるいは容量絶縁膜となる絶縁膜の作り分けを行い、さらに上部電極の空乏化を利用することにより、第２実施形態に比してキャパシタの容量絶縁膜の電気的な実効膜厚をさらに厚膜化することができる。
従って、下部電極形成のための高濃度のイオン注入時に受けるダメージによる結晶欠陥に起因するリーク電流を増やすことなく、信頼性を落とさずに所望の容量値をもつキャパシタを形成することができる。
【００７６】
本発明は、上記の実施形態の説明に限定されない。
本実施形態では、ゲート絶縁膜に要求される電気的な実効膜厚が異なるトランジスタＴｒ１とトランジスタＴｒ２を同時に形成する例、およびトランジスタＴｒ２とキャパシタを同時に形成する例について説明したが、トランジスタＴｒ１，Ｔｒ２とキャパシタＣａの３つの電子素子を同時に形成してもよい。
また、トランジスタやキャパシタの構成例について説明したが、これに限られるものでなく、サイドウォール絶縁膜等は省略可能である。
また、本実施形態であげた数値や材料は一例であり、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００７７】
【発明の効果】
本発明の半導体装置によれば、物理的な絶縁膜の膜厚の差がなくても、電子素子の電極の空乏化を利用して、電子素子の絶縁膜に要求される電気的な実効膜厚を確保することができる。
【００７８】
本発明の半導体装置の製造方法によれば、物理的に膜厚の異なる絶縁膜の作り分けを行うことによる工程数の増加を抑制しつつ、トランジスタのゲート絶縁膜やキャパシタの容量絶縁膜に要求される電気的な実効膜厚を確保することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の一例を示す断面図である。
【図２】第１実施形態に係る半導体装置の製造における工程断面図である。
【図３】第１実施形態に係る半導体装置の製造における工程断面図である。
【図４】第１実施形態に係る半導体装置の製造における工程断面図である。
【図５】第２実施形態に係る半導体装置の一例を示す断面図である。
【図６】第２実施形態に係る半導体装置の製造における工程断面図である。
【図７】第２実施形態に係る半導体装置の製造における工程断面図である。
【図８】第２実施形態に係る半導体装置の製造における工程断面図である。
【図９】第３実施形態に係る半導体装置の一例を示す断面図である。
【図１０】第３実施形態に係る半導体装置の製造における工程断面図である。
【図１１】第３実施形態に係る半導体装置の製造における工程断面図である。
【図１２】第３実施形態に係る半導体装置の製造における工程断面図である。
【図１３】第３実施形態に係る半導体装置の製造における工程断面図である。
【図１４】第４実施形態に係る半導体装置の一例を示す断面図である。
【図１５】第４実施形態に係る半導体装置の製造における工程断面図である。
【図１６】第４実施形態に係る半導体装置の製造における工程断面図である。
【図１７】第４実施形態に係る半導体装置の製造における工程断面図である。
【図１８】第４実施形態に係る半導体装置の製造における工程断面図である。
【図１９】第４実施形態に係る半導体装置の製造における工程断面図である。
【符号の説明】
１…半導体基板、２…素子分離絶縁膜、３，３ｂ，３−１，３−２，３−２ｂ…ゲート絶縁膜、３ｃ，３−１ｃ…容量絶縁膜、４ａ，４ｂ…ゲート電極、４ｃ…上部電極、４−１，４−２…シリコン膜、５…サイドウォール絶縁膜、６…ソース・ドレイン領域、６ａ…ｎ− 半導体領域、６ｂ…ｎ＋ 半導体領域、７…下部電極、８…犠牲膜、Ｔｒ１，Ｔｒ２…トランジスタ、Ｃａ…キャパシタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２…レジスト
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、電源電圧の異なるＭＯＳトランジスタやキャパシタ等の異種タイプのデバイスが同一基板上に形成された半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、一般にＬＳＩプロセスにおいては、回路の高集積化、デバイスの微細化が進んでいる。それに伴って、電源電圧の異なるタイプのＭＯＳトランジスタや、キャパシタ、抵抗素子などの異種タイプのデバイスを、工程数をなるべく増加させることなく、同一基板上に同時に作り込むことが、必要になってきている。
【０００３】
また、ＭＯＳトランジスタの高性能化のために、さらなる微細化が求められ、これによる電源電圧の低下に伴い、ゲート酸化膜厚も薄膜化されるようになってきている。メインとなるＭＯＳトランジスタは薄膜で形成されても、Ｉ／Ｏ部分やアナログ回路などに用いられる高電圧が印加されるＭＯＳトランジスタには、その電源電圧に対応したもっと厚膜の酸化膜が必要となる。
【０００４】
こうした異種電源電圧のＭＯＳトランジスタに対しては、物理的にゲート酸化膜の作り分けをするのが一般的である。
その作成方法の一例としては、例えば、半導体基板の上に熱酸化膜を形成し、厚膜のゲート酸化膜を用いたいデバイスを作る領域にのみフォトレジスト等のマスクを施して、その他の部分の酸化膜は弗化水素液などを用いてウェットエッチングを行うことにより除去する。レジストを除去した後、第２の熱酸化を行い熱酸化膜を形成することにより、膜厚の異なるゲート酸化膜が形成される。
【０００５】
上記の方法では、フォトレジストパターニング工程と、ウェットエッチング工程と、それに続く熱酸化工程を繰り返すことにより、何種類でも、異なる熱酸化膜厚を得ることができる。
【０００６】
また従来、ＭＯＳトランジスタの形成時に、同時にキャパシターを作り込む技術が用いられている。
その作成方法としては、例えば、半導体基板の上に、適当な犠牲酸化膜を介して高濃度のイオン注入を施し、シリコン基板をｎ＋ 化またはｐ＋ 化し、キャパシタの一方の電極を形成する。犠牲膜を除去した後に、熱酸化によりＭＯＳトランジスタのゲート酸化膜と同時に、所望の酸化膜厚を有するキャパシタの容量酸化膜を形成する。上記の酸化工程において、先に高濃度で打ち込まれたイオンが基板内に形成した結晶欠陥によって、酸化処理が通常より速い速度で進み（増速酸化）、結果的にキャパシタの容量酸化膜はゲート酸化膜に比べて厚くなる。以降の工程としては、ポリシリコンを堆積しパターニングすることにより、ＭＯＳトランジスタのゲート電極と同時に、キャパシタのもう片方の電極を形成する。
【０００７】
上記の方法では、ＭＯＳトランジスタと同時に、工程数を大きく増やすことなく、同一基板上にキャパシタを効率よく形成することができる。
【０００８】
ところで、ゲート電極中の不純物濃度を高濃度化することにより、ゲート電極下の空乏化を防ぐことができることが知られている（特許文献１参照。）。
【０００９】
【特許文献１】
特開２０００−２７７６３６号公報
【００１０】
【発明が解決しようとする課題】
上記した物理的な酸化膜の作り分け方法を用いた場合には、第１に、酸化膜厚種に応じて、工程数が多くなるという問題がある。また、ウェットエッチングを施す際に、マスクしてある酸化膜の端に当たる部分において弗化水素液などがしみ込み、残すべき酸化膜にダメージを与えてしまい、デバイスに影響を与え信頼性を落としてしまう可能性がある。従って、この方法を多用することは好ましくない。
【００１１】
また、キャパシタ形成方法の場合、Ｓｉ基板に電極を形成するために高濃度のイオン注入を行うが、所望のキャパシタ容量を得るためには、増速酸化を促して、結果的に高電圧に耐えうる厚い酸化膜厚を得ることが考えられる。しかしながら増速酸化を促すために特に高濃度でイオン注入を行うと、Ｓｉ基板に与えるダメージが大きくなるため、酸化膜質を低下させて信頼性を落としてしまうことになる。また、増速酸化による質の悪い膜の割合が増えることになり、信頼性低下の原因になる。
【００１２】
先にも述べたように、ＬＳＩのメインとなるＭＯＳトランジスタの高性能化には、ゲート酸化膜厚として物理的に薄い酸化膜厚が必須であり、その酸化膜はトランジスタ動作時の、電気的な実効酸化膜厚も、薄膜のまま保たれていなければならない。従って、薄膜トランジスタと、異種電源のトランジスタ、キャパシタなどの異なる酸化膜厚を必要とするデバイスの、それぞれの要求を満たすことが必要である。
【００１３】
本発明は上記の事情に鑑みてなされたものであり、その目的は、物理的な絶縁膜の膜厚の差がなくても、電子素子の電極の空乏化を利用して、電子素子の絶縁膜に要求される電気的な実効膜厚を確保することができる半導体装置を提供することにある。
本発明の他の目的は、物理的に膜厚の異なる絶縁膜の作り分けを行うことによる工程数の増加を抑制しつつ、トランジスタのゲート絶縁膜やキャパシタの容量絶縁膜に要求される電気的な実効膜厚を確保することができる半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置は、半導体基板に複数の電子素子の電極が形成され、前記電極と前記半導体基板との間に介在する絶縁膜に要求される電気的な実効膜厚が異なる複数の前記電子素子を有する半導体装置であって、各前記電極の不純物濃度が、要求される前記絶縁膜の電気的な実効膜厚に応じて各電子素子毎に異なるように規定されており、前記不純物濃度に起因する前記電極の空乏化により前記実効膜厚が制御されている。
【００１５】
複数の前記電子素子は、前記電極をゲート電極とし前記絶縁膜をゲート絶縁膜とする複数のトランジスタを含む。
【００１６】
複数の前記電子素子は、前記電極をゲート電極とし前記絶縁膜をゲート絶縁膜とするトランジスタと、前記電極をキャパシタ電極とし前記絶縁膜を容量絶縁膜とするキャパシタとを含む。
【００１７】
上記の本発明の半導体装置によれば、電極の不純物濃度が、要求される絶縁膜の電気的な実効膜厚に応じて各電子素子毎に異なるように規定されている。従って、不純物濃度に起因する電極の空乏化により実効膜厚が制御される。
【００１８】
さらに、上記の目的を達成するため、本発明の半導体装置の製造方法は、半導体基板にゲート絶縁膜を介して、異なる電圧が印加される複数のトランジスタのゲート電極を形成する半導体装置の製造方法であって、前記半導体基板に前記ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に不純物を含有するゲート電極用層を形成する工程と、前記ゲート電極用層のうち、前記電圧に応じて前記ゲート絶縁膜に要求される電気的な実効膜厚が相対的に薄い前記トランジスタの領域に不純物を導入する工程と、前記ゲート電極用層を加工して、不純物濃度がトランジスタ毎に異なる前記ゲート電極を形成する工程とを有する。
【００１９】
上記の本発明の半導体装置の製造方法によれば、ゲート電極用層のうち、印加される電圧に応じてゲート絶縁膜に要求される電気的な実効膜厚が相対的に薄いトランジスタの領域に不純物を導入している。
従って、このときの不純物が導入されなかった領域におけるゲート電極用層が加工されたゲート電極は、不純物濃度が相対的に小さくなることから、ゲート電極の空乏化によりゲート絶縁膜の実効膜厚が大きくなる。
一方、上記の不純物が導入されたゲート電極は、不純物濃度が相対的に大きくなることから、ゲート電極の空乏化は防止されて、電気的な実効膜厚も薄膜のまま保たれる。
【００２０】
さらに、上記の目的を達成するため、本発明の半導体装置の製造方法によれば、半導体基板に絶縁膜を介してトランジスタのゲート電極およびキャパシタの上部電極を形成する半導体装置の製造方法であって、半導体基板に前記キャパシタの下部電極を形成する工程と、半導体基板に、前記トランジスタのゲート絶縁膜および前記キャパシタの容量絶縁膜となる絶縁膜を形成する工程と、前記絶縁膜上に、後に前記ゲート電極あるいは前記キャパシタ電極となる不純物を含有する電極用層を形成する工程と、前記電極用層のうち、前記キャパシタに比して前記絶縁膜に要求される電気的な実効膜厚が薄いトランジスタの領域に不純物を導入する工程と、前記電極用層を加工して、不純物濃度が互いに異なる前記ゲート電極および前記キャパシタ電極を形成する工程とを有する。
【００２１】
上記の本発明の半導体装置の製造方法によれば、電極用層のうち、キャパシタに比して絶縁膜に要求される電気的な実効膜厚が薄いトランジスタの領域に不純物を導入している。
従って、このときの不純物が導入されなかった領域における電極用層が加工されたキャパシタ電極は、不純物濃度が相対的に小さくなることから、キャパシタ電極の空乏化により容量絶縁膜の電気的な実効膜厚が大きくなる。
一方、上記の不純物が導入されたゲート電極は、不純物濃度が相対的に大きくなることから、ゲート電極の空乏化が防止されて、電気的な実効膜厚も薄膜のまま保たれる。
【００２２】
【発明の実施の形態】
以下に、本発明の半導体装置およびその製造方法の実施の形態について、図面を参照して説明する。
【００２３】
第１実施形態
図１は、本実施形態に係る半導体装置の断面図である。
図１に示すように、例えばシリコンからなる半導体基板１に形成された酸化シリコン等からなる素子分離絶縁膜２により活性領域が規定されており、活性領域における半導体基板１に異なる電源電圧が印加される２つのトランジスタＴｒ１，Ｔｒ２が形成されている。トランジスタＴｒ１は、高電源電圧が印加されるトランジスタとし、トランジスタＴｒ２は高速かつ大きな駆動電流をもつ高性能なトランジスタとする。
【００２４】
すなわち、ゲート絶縁膜３を介して各トランジスタＴｒ１，Ｔｒ２のゲート電極４ａ，４ｂがそれぞれ形成されており、各ゲート電極４ａ，４ｂの側部には酸化シリコン等からなるサイドウォール絶縁膜５が形成されている。本実施形態では、各トランジスタＴｒ１，Ｔｒ２のゲート絶縁膜３の物理的な膜厚は実質的に同一となっている。ゲート電極４ａは、相対的に低濃度に不純物を含有したポリシリコン層により形成され、ゲート電極４ｂは相対的に高濃度に不純物を含有したポリシリコン層により形成されている。
【００２５】
各トランジスタＴｒ１，Ｔｒ２のサイドウォール絶縁膜５直下の半導体基板１には、低濃度に不純物が導入されたｎ− 半導体領域６ａが形成されており、当該ｎ− 半導体領域６ａの外側における半導体基板１には高濃度に不純物が導入されたｎ＋ 半導体領域６ｂが形成されている。このようにｎ− 半導体領域６ａおよびｎ＋ 半導体領域６ｂからなるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造のソース・ドレイン領域６が形成されている。
【００２６】
上記の本実施形態に係る半導体装置では、高電源電圧が印加される高耐圧使用のトランジスタＴｒ１のゲート電極４ａは、相対的に低濃度に不純物を含有していることから、ゲート電圧印加時にゲート電極４ａの空乏化が起こりやすい構造となっている。このゲート電極４ａの空乏化は、ゲート絶縁膜３の膜厚を厚くすることと等価である。高耐圧使用のトランジスタＴｒ１には、大きなゲート絶縁膜３の膜厚が要求されるが、このゲート電極４ａの空乏化を利用することにより、ゲート絶縁膜３に要求される電気的な実効膜厚を大きくすることができる。
【００２７】
一方で、高速かつ大きな駆動電流が要求される高性能なトランジスタＴｒ２のゲート電極４ｂは、ゲート電極４ｂの空乏化が起こらないように高濃度に不純物が含有されていることから、ゲート絶縁膜３の電気的な実効膜厚も薄膜に保たれている。従って、ゲート電極の空乏化に起因する高速動作への障害を防止することができ、高速かつ大きな駆動電流を実現することができる。
【００２８】
次に、上記の本実施形態に係る半導体装置の製造方法について、図２〜図４を参照して説明する。
【００２９】
まず、図２（ａ）に示すように、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法あるいはＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ） 法により形成された素子分離絶縁膜２により活性領域が規定された半導体基板１に、熱酸化法により例えば２ｎｍ程度のゲート絶縁膜３を形成する。このときの酸化条件は、酸化膜厚が最も高性能化を求められているデバイスに合わせた薄膜となるようにする。
【００３０】
次に、図２（ｂ）に示すように、アモルファス状のシリコン膜４−１を形成する。このシリコン膜４−１の膜厚は例えば約５０〜２００ｎｍとする。続いて、ｎ＋ 電極を形成するためのゲートイオン注入を施す。このゲートイオン注入は、例えばＰを注入エネルギー２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２でイオン注入する。このときのドーズ量は、高電源電圧対応のトランジスタＴｒ１のような電気的に厚いゲート絶縁膜の膜厚が要求されるデバイスに対応して、よりゲート空乏化をおこしやすくするような低濃度にしておく。
【００３１】
次に、図３（ｃ）に示すように、最も高性能化を求められているトランジスタＴｒ２のゲート電極を含む領域を開口するレジストＲ１をパターニング形成し、当該レジストＲ１をマスクとして、さらに追加ゲートイオン注入を行う。これにより、高濃度に不純物を含有するシリコン膜４−２が形成される。この追加ゲートイオン注入は、例えばＰを注入エネルギー２０ｋｅＶ、ドーズ量３×１０１５ｃｍ−２でイオン注入する。このときのドーズ量は、最も高性能化が求められているトランジスタＴｒ２に要求されるゲート絶縁膜の電気的な実効膜厚を厚膜化させないように、ゲート空乏化の起きにくい程度に十分高濃度のドーズ量にしておく。
レジストＲ１を除去した後、熱処理により導入された不純物を活性化させる。この熱処理により、アモルファス状のシリコン膜４−１，４−２はポリシリコン化する。
【００３２】
次に、図３（ｄ）に示すように、各トランジスタＴｒ１，Ｔｒ２のゲート電極となる部分をレジストＲ２でマスクした後、図４（ｅ）に示すように、当該レジストＲ２をマスクとしてシリコン膜４−１，４−２をドライエッチングする。その後、レジストＲ２を除去する。これにより、低濃度に不純物を含有するシリコン膜４−１からなるゲート電極４ａと、２回のイオン注入により高濃度に不純物を含有するシリコン膜４−２からなるゲート電極４ｂが形成される。
【００３３】
次に、図４（ｆ）に示すように、ゲート電極４ａ，４ｂをマスクとしてｎ型不純物の例えばリンを低濃度にイオン注入することによりｎ− 半導体領域６ａを形成し、例えば酸化シリコン膜を堆積させてエッチバックすることにより、ゲート電極４ａ，４ｂの側部にサイドウォール絶縁膜５を形成する。
【００３４】
以降の工程としては、ゲート電極４ａ，４ｂおよびサイドウォール絶縁膜５をマスクとしてｎ型不純物の例えばリンを高濃度にイオン注入することによりｎ＋半導体領域６ｂを形成する。これにより、ＬＤＤ構造をもつソース・ドレイン領域６が形成され、ソース・ドレイン領域６上のゲート絶縁膜３を除去することにより図１に示す半導体装置が製造される。
【００３５】
本実施形態に係る半導体装置の製造方法によれば、高耐圧使用のトランジスタＴｒ１のゲート電極４ａには、一回目の低濃度のゲートイオン注入により形成されたシリコン膜４−１を用いるため、ゲート電極の空乏化が起こりやすくなり、電気的な実効膜厚がより厚いゲート絶縁膜３を得ることができる。
また、高性能な能力が要求されるトランジスタのゲート電極４ｂには、２回目の高濃度に追加イオン注入がさらに行われたシリコン膜４−２を用いることにより、ゲート絶縁膜３の電気的な実効膜厚を薄いまま保つことができる。
従って、トランジスタの能力を維持したまま、同一基板上に異なるタイプのトランジスタＴｒ１，Ｔｒ２を、効率良く同時に作製することができる。
【００３６】
第２実施形態
本実施形態では、同一基板上にトランジスタとキャパシタが形成された半導体装置について説明する。なお、第１実施形態と同一の構成要素には、同一の符号を付しておりその説明は省略する。図５は、本実施形態に係る半導体装置の断面図である。
【００３７】
図５に示すように、半導体基板１の一つの活性領域には、高速かつ大きな駆動電流をもつ高性能なトランジスタＴｒ２が形成され、他の活性領域には、キャパシタＣａが形成されている。
キャパシタＣａは、半導体基板１に形成された例えばｎ型不純物を高濃度に含有する下部電極７と、下部電極７上に形成された容量絶縁膜３ｃと、容量絶縁膜３ｃ上に形成された上部電極（キャパシタ電極）４ｃにより構成されている。
【００３８】
本実施形態では、トランジスタＴｒ２のゲート絶縁膜３ｂと、キャパシタＣａの容量絶縁膜３ｃとは同時形成されたものであり、その物理的な膜厚は実質的に同一となっている。
また、トランジスタＴｒ２のゲート電極４ｂは相対的に高濃度に不純物を含有したポリシリコン層により形成され、キャパシタＣａの上部電極４ｃは、相対的に低濃度に不純物を含有したポリシリコン層により形成されている。ゲート電極４ｂおよび上部電極４ｃは同時形成されたものである。
【００３９】
上記の本実施形態に係る半導体装置では、キャパシタ電圧に応じた高耐圧使用のキャパシタＣａの上部電極４ｃは、相対的に低濃度に不純物を含有していることから、電圧印加時に上部電極４ｃの空乏化が起こりやすい構造となっている。この上部電極４ｃの空乏化は、容量絶縁膜３ｃの膜厚を厚くすることと等価である。キャパシタＣａには、高電圧に耐えうる程度に厚い容量絶縁膜の膜厚が要求されるが、この上部電極４ｃの空乏化を利用することにより、容量絶縁膜３ｃに要求される電気的な実効膜厚を大きくすることができる。
【００４０】
一方で、高速かつ大きな駆動電流が要求される高性能なトランジスタＴｒ２のゲート電極４ｂは、ゲート電極４ｂの空乏化が起こらないように高濃度に不純物が含有されていることから、ゲート絶縁膜３ｂの電気的な実効膜厚も薄膜に保たれている。従って、ゲート電極の空乏化に起因する高速動作への障害を防止することができ、高速かつ大きな駆動電流を実現することができる。
【００４１】
次に、上記の本実施形態に係る半導体装置の製造方法について、図６〜図９を参照して説明する。
【００４２】
まず、図６（ａ）に示すように、ＬＯＣＯＳ法あるいはＳＴＩ法により形成された素子分離絶縁膜２により活性領域が規定された半導体基板１に、熱酸化法により酸化シリコンからなる犠牲膜８を形成する。犠牲膜８の膜厚は、例えば８ｎｍ程度とする。続いてキャパシタ形成領域を開口するレジストＲ３をパターニング形成し、当該レジストＲ３をマスクとしてイオン注入することにより、下部電極７を形成する。このときのドーズ量は、十分にｎ＋ 化またはｐ＋ 化しようとする量ではあるが、ゲートリーク電流を増やしたり、結晶欠陥を増やして信頼性を落とすものでない程度の量にしておく。例えば、Ａｓを注入エネルギー７０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２でイオン注入する。
【００４３】
次に、図６（ｂ）に示すように、レジストＲ３を除去し、犠牲膜８も弗化水素液などで除去したあと、後に形成されるトランジスタＴｒ２のゲート絶縁膜となりキャパシタＣａの容量絶縁膜となる絶縁膜３を熱酸化法により形成する。このときの酸化条件は、酸化膜厚が最も高性能化を求められているトランジスタＴｒ２に合わせた薄膜となるようにする。
続いて、アモルファス状のシリコン膜４−１を形成する。このシリコン膜４−１の膜厚は例えば約５０〜２００ｎｍとする。さらに、ｎ＋ 電極を形成するためのイオン注入を施す。このイオン注入は、例えばＰを注入エネルギー２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２でイオン注入する。このときのドーズ量は、高電源電圧対応のキャパシタＣａのような電気的に厚い容量絶縁膜の膜厚が要求されるデバイスに対応して、よりゲート空乏化をおこしやすくするような低濃度にしておく。
【００４４】
以降の工程としては、第１実施形態において説明した図３（ｃ）以降の工程と同様である。
すなわち、図７（ｃ）に示すように、高性能化を求められているトランジスタＴｒ２のゲート電極を含む領域を開口するレジストＲ４をパターニング形成し、当該レジストＲ４をマスクとして、さらに追加ゲートイオン注入を行う。これにより、高濃度に不純物を含有するシリコン膜４−２が形成される。この追加ゲートイオン注入の詳細な条件については、第１実施形態の追加ゲートイオン注入と同様である。
レジストＲ４を除去した後、熱処理により導入された不純物を活性化させる。この熱処理により、アモルファス状のシリコン膜４−１，４−２はポリシリコン化する。
【００４５】
次に、図７（ｄ）に示すように、トランジスタＴｒ２のゲート電極となる部分、およびキャパシタＣａの上部電極となる部分をレジストＲ５でマスクした後、図８（ｅ）に示すように、当該レジストＲ５をマスクとしてシリコン膜４−１，４−２をドライエッチングする。その後、レジストＲ５を除去する。これにより、低濃度に不純物を含有するシリコン膜４−１からなる上部電極４ｃと、２回のイオン注入により高濃度に不純物を含有するシリコン膜４−２からなるゲート電極４ｂが形成される。
【００４６】
次に、図８（ｆ）に示すように、レジストによりキャパシタの形成領域をマスクした状態で、トランジスタの形成領域にゲート電極４ｂをマスクとしてｎ型不純物の例えばリンを低濃度にイオン注入することによりｎ− 半導体領域６ａを形成する。さらに、レジストを除去した後、例えば酸化シリコン膜を堆積させてエッチバックすることにより、ゲート電極４ｂの側部にサイドウォール絶縁膜５を形成する。
【００４７】
以降の工程としては、レジストによりキャパシタの形成領域をマスクした状態で、トランジスタの形成領域にゲート電極４ｂおよびサイドウォール絶縁膜５をマスクとしてｎ型不純物の例えばリンを高濃度にイオン注入することによりｎ＋半導体領域６ｂを形成する。これにより、ＬＤＤ構造をもつソース・ドレイン領域６が形成される。そして、露出した部分における絶縁膜３を除去して、トランジスタＴｒ２のゲート絶縁膜３ｂおよびキャパシタＣａの容量絶縁膜３ｃとすることにより、図５に示す半導体装置が製造される。
【００４８】
本実施形態に係る半導体装置の製造方法によれば、一回目の低濃度のゲートイオン注入が行われたシリコン膜４−１により形成された上部電極４ｃをもつキャパシタを形成することにより、上部電極の空乏化が起こりやすくなり、電気的な実効膜厚が厚い容量絶縁膜３ｃを得ることができる。
また、高性能な能力が要求されるトランジスタのゲート電極４ｂには、２回目の高濃度に追加イオン注入がさらに行われたシリコン膜４−２を用いることにより、ゲート絶縁膜３の電気的な実効膜厚を薄いまま保つことができる。
従って、高性能なトランジスタＴｒ２の能力を維持しつつ、同一基板上に異なる電源電圧が使用されるキャパシタを効率良く同時に作製することができる。
【００４９】
第３実施形態
図９は、本実施形態に係る半導体装置の断面図である。なお、第１実施形態と同一の構成要素には、同一の符号を付しておりその説明は省略する。
【００５０】
第１実施形態では、トランジスタＴｒ１，Ｔｒ２のゲート絶縁膜の膜厚が同一の例について説明した。本実施形態では、図９に示すように、ゲート絶縁膜の作り分けを併用して、高耐圧使用のトランジスタＴｒ１のゲート絶縁膜３−１の物理的な膜厚が、高性能なトランジスタＴｒ２のゲート絶縁膜３−２の膜厚に比して厚く形成されている。
【００５１】
上記の本実施形態に係る半導体装置では、高電源電圧が印加される高耐圧使用のトランジスタＴｒ１のゲート絶縁膜３−１の物理的膜厚が、トランジスタＴｒＴｒ２のゲート絶縁膜３−２の膜厚に比して厚く形成されている。従って、ゲート電極４ａの空乏化の利用も相まって、ゲート絶縁膜に要求される電気的な実効膜厚をさらに大きくすることができる。また、ゲート絶縁膜の作り分けにより２種類の物理的な膜厚の異なるゲート絶縁膜を形成し、さらに、ゲート電極４ａの空乏化を利用することにより、３種類の電気的な実効膜厚をもつゲート絶縁膜を形成することができる。その他については、第１実施形態と同様の効果を奏する。
【００５２】
次に、上記の本実施形態に係る半導体装置の製造方法について、図１０〜図１３を参照して説明する。本実施形態では、第１実施形態における図２（ａ）に示す工程の前に、ゲート絶縁膜の作り分けの工程を行う。
【００５３】
すなわち、図１０（ａ）に示すように、ＬＯＣＯＳ法あるいはＳＴＩ法により形成された素子分離絶縁膜２により活性領域が規定された半導体基板１に、熱酸化法により酸化シリコンからなるゲート絶縁膜３−１を形成する。
【００５４】
次に、図１０（ｂ）に示すように、厚膜のゲート絶縁膜が要求されるトランジスタ領域にのみレジストＲ６を用いてマスクを施し、図１０（ｃ）に示すように、さらに弗化水素液などを用いてウェットエッチを行い、レジストのない部分のゲート絶縁膜３−１をすべて除去する。その後、レジストＲ６を除去する。
【００５５】
次に、図１１（ｄ）に示すように、第２の熱酸化を行う。これにより、ゲート絶縁膜３−１が除去された半導体基板１には、第２の熱酸化によるゲート絶縁膜３−２が形成され、既にあるゲート絶縁膜３−１は厚膜化される。なお、２回の熱酸化による酸化膜厚の合計はそのままの足し算にはならないので、１回目の熱酸化はトータルとして所望の膜厚を得られるような膜厚を逆算して、適当な熱酸化を施すことになる。すなわち、１回目の熱酸化により、例えば４ｎｍのゲート絶縁膜３−１が形成され、２回目の熱酸化により２ｎｍのゲート絶縁膜３−２が形成された場合には、２回の熱酸化によりゲート絶縁膜３−１の膜厚は、例えば５ｎｍ程度となる。
【００５６】
以降の工程としては、第１実施形態において説明した図２（ｂ）以降の工程と同様である。
すなわち、図１１（ｅ）に示すように、ゲート絶縁膜３−１，３−２上に、アモルファス状のシリコン膜４−１を形成する。このシリコン膜４−１の膜厚は例えば約５０〜２００ｎｍとする。続いて、ｎ＋ 電極を形成するためのゲートイオン注入を施す。このゲートイオン注入は、例えばＰを注入エネルギー２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２でイオン注入する。このときのドーズ量は、高電源電圧対応のトランジスタＴｒ１のような電気的に厚いゲート絶縁膜の膜厚が要求されるデバイスに対応して、よりゲート空乏化をおこしやすくするような低濃度にしておく。
【００５７】
次に、図１２（ｆ）に示すように、最も高性能化を求められているトランジスタＴｒ２のゲート電極を含む領域を開口するレジストＲ７をパターニング形成し、当該レジストＲ７をマスクとして、さらに追加ゲートイオン注入を行う。これにより、高濃度に不純物を含有するシリコン膜４−２が形成される。この追加ゲートイオン注入は、例えばＰを注入エネルギー２０ｋｅＶ、ドーズ量３×１０１５ｃｍ−２でイオン注入する。このときのドーズ量は、最も高性能化が求められているトランジスタＴｒ２に要求されるゲート絶縁膜の電気的な実効膜厚を厚膜化させないように、ゲート空乏化の起きにくい程度に十分高濃度のドーズ量にしておく。
レジストＲ７を除去した後、熱処理により導入された不純物を活性化させる。この熱処理により、アモルファス状のシリコン膜４−１，４−２はポリシリコン化する。
【００５８】
次に、図１２（ｇ）に示すように、各トランジスタＴｒ１，Ｔｒ２のゲート電極となる部分をレジストＲ８でマスクした後、図１３（ｈ）に示すように、当該レジストＲ８をマスクとしてシリコン膜４−１，４−２をドライエッチングする。その後、レジストＲ８を除去する。これにより、低濃度に不純物を含有するシリコン膜４−１からなるゲート電極４ａと、２回のイオン注入により高濃度に不純物を含有するシリコン膜４−２からなるゲート電極４ｂが形成される。
【００５９】
次に、図１３（ｉ）に示すように、ゲート電極４ａ，４ｂをマスクとしてｎ型不純物の例えばリンを低濃度にイオン注入することによりｎ− 半導体領域６ａを形成し、例えば酸化シリコン膜を堆積させてエッチバックすることにより、ゲート電極４ａ，４ｂの側部にサイドウォール絶縁膜５を形成する。
【００６０】
以降の工程としては、ゲート電極４ａ，４ｂおよびサイドウォール絶縁膜５をマスクとしてｎ型不純物の例えばリンを高濃度にイオン注入することによりｎ＋半導体領域６ｂを形成する。これにより、ＬＤＤ構造をもつソース・ドレイン領域６が形成され、ソース・ドレイン領域６上のゲート絶縁膜３−１，３−２を除去することにより図１に示す半導体装置が製造される。
【００６１】
本実施形態に係る半導体装置の製造方法によれば、高耐圧使用のトランジスタＴｒ１のゲート電極４ａには、一回目の低濃度のゲートイオン注入により形成されたシリコン膜４−１を用いることに加え、ゲート絶縁膜の作り分けにより形成された厚膜のゲート絶縁膜３−１を用いることから、ゲート絶縁膜に要求される電気的な実効膜厚を第１実施形態よりも大きくすることができる。従って、トランジスタの信頼性を高めることができる。
また、例えばゲート絶縁膜の作り分けにより２種類の物理的な膜厚の異なるゲート絶縁膜を形成し、さらに、ゲート電極４ａの空乏化を利用することにより、トランジスタの能力を維持したまま、同一基板上に３種類のタイプのトランジスタを、効率良く同時に作製することができる。その他、第１実施形態と同様の効果を得ることができる。
【００６２】
第４実施形態
図１４は、本実施形態に係る半導体装置の断面図である。なお、第２実施形態と同一の構成要素には、同一の符号を付しておりその説明は省略する。
【００６３】
第２実施形態では、トランジスタＴｒ２のゲート絶縁膜およびキャパシタＣａの容量絶縁膜の膜厚が同一の例について説明した。本実施形態では、図１４に示すように、ゲート絶縁膜の作り分けを併用して、高耐圧使用のキャパシタＣａの容量絶縁膜３−１ｃの物理的な膜厚が、高性能なトランジスタＴｒ２のゲート絶縁膜３−２ｂの膜厚に比して厚く形成されている。
【００６４】
上記の本実施形態に係る半導体装置では、高電源電圧が印加される高耐圧使用のキャパシタＣａの容量絶縁膜３−１ｃの物理的膜厚が、トランジスタＴｒ２のゲート絶縁膜３−２ｂの膜厚に比して厚く形成されている。従って、キャパシタの上部電極４ｃの空乏化の利用も相まって、容量絶縁膜３−１ｃに要求される電気的な実効膜厚をさらに大きくすることができる。その他については、第１実施形態と同様の効果を奏する。
【００６５】
次に、上記の本実施形態に係る半導体装置の製造方法について、図１５〜図１９を参照して説明する。本実施形態では、第２実施形態における図６（ａ）と図６（ｂ）に示す工程の間に、ゲート絶縁膜の作り分けの工程を行う。
【００６６】
すなわち、図１５（ａ）に示すように、ＬＯＣＯＳ法あるいはＳＴＩ法により形成された素子分離絶縁膜２により活性領域が規定された半導体基板１に、熱酸化法により酸化シリコンからなる犠牲膜８を形成する。犠牲膜８の膜厚は、例えば８ｎｍ程度とする。続いてキャパシタ形成領域を開口するレジストＲ９をパターニング形成し、当該レジストＲ９をマスクとしてイオン注入することにより、下部電極７を形成する。このときのドーズ量は、十分にｎ＋ 化またはｐ＋ 化しようとする量ではあるが、ゲートリーク電流を増やしたり、結晶欠陥を増やして信頼性を落とすものでない程度の量にしておく。例えば、Ａｓを注入エネルギー７０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２でイオン注入する。
【００６７】
次に、図１５（ｂ）に示すように、レジストＲ９を除去し、犠牲膜８も弗化水素液などで除去した後、キャパシタＣａの容量絶縁膜となる絶縁膜３−１ｃを熱酸化法により形成する。
【００６８】
次に、図１６（ｃ）に示すように、厚膜の容量絶縁膜が要求されるキャパシタ領域にのみレジストＲ１０を用いてマスクを施し、図１６（ｄ）に示すように、さらに弗化水素液などを用いてウェットエッチングを行い、レジストのない部分の絶縁膜３−１ｃをすべて除去する。その後、レジストＲ１０を除去する。
【００６９】
次に、図１７（ｅ）に示すように、第２の熱酸化を行う。これにより、絶縁膜３−１が除去された半導体基板１には、第２の熱酸化によるゲート絶縁膜３−２が形成され、既にある絶縁膜３−１ｃは厚膜化された容量絶縁膜となる。なお、第３実施形態で述べたように、２回の熱酸化による酸化膜厚の合計はそのままの足し算にはならないので、１回目の熱酸化はトータルとして所望の膜厚を得られるような膜厚を逆算して、適当な熱酸化を施すことになる。
【００７０】
以降の工程としては、第２実施形態において説明した図６（ｂ）以降の工程と同様である。
すなわち、図１７（ｆ）に示すように、ゲート絶縁膜３−２ｂおよび容量絶縁膜３−１ｃ上に、アモルファス状のシリコン膜４−１を形成する。このシリコン膜４−１の膜厚は例えば約５０〜２００ｎｍとする。さらに、ｎ＋ 電極を形成するためのイオン注入を施す。このイオン注入は、例えばＰを注入エネルギー２０ｋｅＶ、ドーズ量１×１０１５ｃｍ−２でイオン注入する。このときのドーズ量は、高電源電圧対応のキャパシタＣａのような電気的に厚い容量絶縁膜の膜厚が要求されるデバイスに対応して、よりゲート空乏化をおこしやすくするような低濃度にしておく。
【００７１】
次に、図１８（ｇ）に示すように、高性能化を求められているトランジスタＴｒ２のゲート電極を含む領域を開口するレジストＲ１１をパターニング形成し、当該レジストＲ１１をマスクとして、さらに追加ゲートイオン注入を行う。これにより、高濃度に不純物を含有するシリコン膜４−２が形成される。この追加ゲートイオン注入の詳細な条件については、第１実施形態の追加ゲートイオン注入と同様である。
レジストＲ１１を除去した後、熱処理により導入された不純物を活性化させる。この熱処理により、アモルファス状のシリコン膜４−１，４−２はポリシリコン化する。
【００７２】
次に、図１８（ｈ）に示すように、トランジスタＴｒ２のゲート電極となる部分、およびキャパシタＣａの上部電極となる部分をレジストＲ１２でマスクした後、図１９（ｉ）に示すように、当該レジストＲ１２をマスクとしてシリコン膜４−１，４−２をドライエッチングする。その後、レジストＲ１２を除去する。これにより、低濃度に不純物を含有するシリコン膜４−１からなる上部電極４ｃと、２回のイオン注入により高濃度に不純物を含有するシリコン膜４−２からなるゲート電極４ｂが形成される。
【００７３】
次に、図１９（ｊ）に示すように、レジストによりキャパシタの形成領域をマスクした状態で、トランジスタの形成領域にゲート電極４ｂをマスクとしてｎ型不純物の例えばリンを低濃度にイオン注入することによりｎ− 半導体領域６ａを形成する。さらに、レジストを除去した後、例えば酸化シリコン膜を堆積させてエッチバックすることにより、ゲート電極４ｂの側部にサイドウォール絶縁膜５を形成する。
【００７４】
以降の工程としては、レジストによりキャパシタの形成領域をマスクした状態で、トランジスタの形成領域にゲート電極４ｂおよびサイドウォール絶縁膜５をマスクとしてｎ型不純物の例えばリンを高濃度にイオン注入することによりｎ＋半導体領域６ｂを形成する。これにより、ＬＤＤ構造をもつソース・ドレイン領域６が形成される。そして、露出した部分における絶縁膜３−２ｂ，３−１ｃを除去して、トランジスタＴｒ２のゲート絶縁膜３−２ｂおよびキャパシタＣａの容量絶縁膜３−１ｃとすることにより、図１４に示す半導体装置が製造される。
【００７５】
本実施形態に係る半導体装置の製造方法によれば、ゲート絶縁膜あるいは容量絶縁膜となる絶縁膜の作り分けを行い、さらに上部電極の空乏化を利用することにより、第２実施形態に比してキャパシタの容量絶縁膜の電気的な実効膜厚をさらに厚膜化することができる。
従って、下部電極形成のための高濃度のイオン注入時に受けるダメージによる結晶欠陥に起因するリーク電流を増やすことなく、信頼性を落とさずに所望の容量値をもつキャパシタを形成することができる。
【００７６】
本発明は、上記の実施形態の説明に限定されない。
本実施形態では、ゲート絶縁膜に要求される電気的な実効膜厚が異なるトランジスタＴｒ１とトランジスタＴｒ２を同時に形成する例、およびトランジスタＴｒ２とキャパシタを同時に形成する例について説明したが、トランジスタＴｒ１，Ｔｒ２とキャパシタＣａの３つの電子素子を同時に形成してもよい。
また、トランジスタやキャパシタの構成例について説明したが、これに限られるものでなく、サイドウォール絶縁膜等は省略可能である。
また、本実施形態であげた数値や材料は一例であり、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００７７】
【発明の効果】
本発明の半導体装置によれば、物理的な絶縁膜の膜厚の差がなくても、電子素子の電極の空乏化を利用して、電子素子の絶縁膜に要求される電気的な実効膜厚を確保することができる。
【００７８】
本発明の半導体装置の製造方法によれば、物理的に膜厚の異なる絶縁膜の作り分けを行うことによる工程数の増加を抑制しつつ、トランジスタのゲート絶縁膜やキャパシタの容量絶縁膜に要求される電気的な実効膜厚を確保することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の一例を示す断面図である。
【図２】第１実施形態に係る半導体装置の製造における工程断面図である。
【図３】第１実施形態に係る半導体装置の製造における工程断面図である。
【図４】第１実施形態に係る半導体装置の製造における工程断面図である。
【図５】第２実施形態に係る半導体装置の一例を示す断面図である。
【図６】第２実施形態に係る半導体装置の製造における工程断面図である。
【図７】第２実施形態に係る半導体装置の製造における工程断面図である。
【図８】第２実施形態に係る半導体装置の製造における工程断面図である。
【図９】第３実施形態に係る半導体装置の一例を示す断面図である。
【図１０】第３実施形態に係る半導体装置の製造における工程断面図である。
【図１１】第３実施形態に係る半導体装置の製造における工程断面図である。
【図１２】第３実施形態に係る半導体装置の製造における工程断面図である。
【図１３】第３実施形態に係る半導体装置の製造における工程断面図である。
【図１４】第４実施形態に係る半導体装置の一例を示す断面図である。
【図１５】第４実施形態に係る半導体装置の製造における工程断面図である。
【図１６】第４実施形態に係る半導体装置の製造における工程断面図である。
【図１７】第４実施形態に係る半導体装置の製造における工程断面図である。
【図１８】第４実施形態に係る半導体装置の製造における工程断面図である。
【図１９】第４実施形態に係る半導体装置の製造における工程断面図である。
【符号の説明】
１…半導体基板、２…素子分離絶縁膜、３，３ｂ，３−１，３−２，３−２ｂ…ゲート絶縁膜、３ｃ，３−１ｃ…容量絶縁膜、４ａ，４ｂ…ゲート電極、４ｃ…上部電極、４−１，４−２…シリコン膜、５…サイドウォール絶縁膜、６…ソース・ドレイン領域、６ａ…ｎ− 半導体領域、６ｂ…ｎ＋ 半導体領域、７…下部電極、８…犠牲膜、Ｔｒ１，Ｔｒ２…トランジスタ、Ｃａ…キャパシタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２…レジスト
Claims (10)
- 半導体基板に複数の電子素子の電極が形成され、前記電極と前記半導体基板との間に介在する絶縁膜に要求される電気的な実効膜厚が異なる複数の前記電子素子を有する半導体装置であって、
各前記電極の不純物濃度が、要求される前記絶縁膜の電気的な実効膜厚に応じて各電子素子毎に異なるように規定されており、前記不純物濃度に起因する前記電極の空乏化により前記実効膜厚が制御されている
半導体装置。 - 複数の前記電子素子は、前記電極をゲート電極とし前記絶縁膜をゲート絶縁膜とする複数のトランジスタを含む
請求項１記載の半導体装置。 - 複数の前記電子素子は、前記電極をゲート電極とし前記絶縁膜をゲート絶縁膜とするトランジスタと、前記電極をキャパシタ電極とし前記絶縁膜を容量絶縁膜とするキャパシタとを含む
請求項１記載の半導体装置。 - 半導体基板にゲート絶縁膜を介して、異なる電圧が印加される複数のトランジスタのゲート電極を形成する半導体装置の製造方法であって、
前記半導体基板に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に不純物を含有するゲート電極用層を形成する工程と、
前記ゲート電極用層のうち、前記電圧に応じて前記ゲート絶縁膜に要求される電気的な実効膜厚が相対的に薄い前記トランジスタの領域に不純物を導入する工程と、
前記ゲート電極用層を加工して、不純物濃度がトランジスタ毎に異なる前記ゲート電極を形成する工程と
を有する半導体装置の製造方法。 - 前記ゲート電極用層を形成する工程は、
前記ゲート絶縁膜上にアモルファス状のシリコン層を形成する工程と、
前記アモルファス状のシリコン層に不純物を導入する工程と
を有する請求項４記載の半導体装置の製造方法。 - 前記ゲート絶縁膜を形成する工程は、
前記半導体基板に、前記ゲート絶縁膜に要求される電気的な実効膜厚が相対的に薄い前記トランジスタの領域、および前記ゲート絶縁膜に要求される電気的な実効膜厚が相対的に厚いトランジスタの領域とで異なる膜厚をもつ前記ゲート絶縁膜を形成する
請求項４記載の半導体装置の製造方法。 - 半導体基板に絶縁膜を介してトランジスタのゲート電極およびキャパシタの上部電極を形成する半導体装置の製造方法であって、
半導体基板に前記キャパシタの下部電極を形成する工程と、
半導体基板に、前記トランジスタのゲート絶縁膜および前記キャパシタの容量絶縁膜となる絶縁膜を形成する工程と、
前記絶縁膜上に、後に前記ゲート電極あるいは前記キャパシタ電極となる不純物を含有する電極用層を形成する工程と、
前記電極用層のうち、前記キャパシタに比して前記絶縁膜に要求される電気的な実効膜厚が薄いトランジスタの領域に不純物を導入する工程と、
前記電極用層を加工して、不純物濃度が互いに異なる前記ゲート電極および前記キャパシタ電極を形成する工程と
を有する半導体装置の製造方法。 - 前記下部電極を形成する工程は、
前記半導体基板に犠牲膜を形成する工程と、
前記キャパシタを形成する領域における前記半導体基板に、前記犠牲膜を介して不純物を導入して下部電極を形成する工程と、
前記犠牲膜を除去する工程と
を有する請求項７記載の半導体装置の製造方法。 - 前記電極用層を形成する工程は、
前記絶縁膜上にアモルファス状のシリコン層を形成する工程と、
前記アモルファス状のシリコン層に不純物を導入する工程と
を有する請求項７記載の半導体装置の製造方法。 - 前記ゲート絶縁膜を形成する工程において、
前記半導体基板に、前記トランジスタのゲート絶縁膜となる領域および前記キャパシタの容量絶縁膜となる領域とで異なる膜厚をもつ前記絶縁膜を形成する
請求項７記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003084475A JP3700708B2 (ja) | 2003-03-26 | 2003-03-26 | 半導体装置の製造方法 |
| US10/806,588 US7205619B2 (en) | 2003-03-26 | 2004-03-23 | Method of producing semiconductor device and semiconductor device |
| KR1020040019875A KR101045909B1 (ko) | 2003-03-26 | 2004-03-24 | 반도체장치의 제조방법 및 반도체장치 |
| TW093108298A TWI245360B (en) | 2003-03-26 | 2004-03-26 | Method of producing semiconductor device and semiconductor device |
| US11/622,642 US7943446B2 (en) | 2003-03-26 | 2007-01-12 | Method of producing semiconductor device and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003084475A JP3700708B2 (ja) | 2003-03-26 | 2003-03-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004296594A true JP2004296594A (ja) | 2004-10-21 |
| JP3700708B2 JP3700708B2 (ja) | 2005-09-28 |
Family
ID=32985079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003084475A Expired - Fee Related JP3700708B2 (ja) | 2003-03-26 | 2003-03-26 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7205619B2 (ja) |
| JP (1) | JP3700708B2 (ja) |
| KR (1) | KR101045909B1 (ja) |
| TW (1) | TWI245360B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022508345A (ja) * | 2018-12-11 | 2022-01-19 | マイクロン テクノロジー，インク． | マイクロ電子デバイス、及び関連する方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005260163A (ja) | 2004-03-15 | 2005-09-22 | Fujitsu Ltd | 容量素子及びその製造方法並びに半導体装置及びその製造方法 |
| JP2010239001A (ja) * | 2009-03-31 | 2010-10-21 | Sony Corp | 容量素子とその製造方法および固体撮像装置と撮像装置 |
| US11610907B2 (en) * | 2021-05-27 | 2023-03-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and manufacturing method thereof |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5468666A (en) * | 1993-04-29 | 1995-11-21 | Texas Instruments Incorporated | Using a change in doping of poly gate to permit placing both high voltage and low voltage transistors on the same chip |
| KR970013402A (ko) * | 1995-08-28 | 1997-03-29 | 김광호 | 플래쉬 메모리장치 및 그 제조방법 |
| US5612235A (en) * | 1995-11-01 | 1997-03-18 | Industrial Technology Research Institute | Method of making thin film transistor with light-absorbing layer |
| KR100212173B1 (ko) * | 1996-06-29 | 1999-08-02 | 김영환 | 반도체 소자의 제조방법 |
| US6010929A (en) * | 1996-12-11 | 2000-01-04 | Texas Instruments Incorporated | Method for forming high voltage and low voltage transistors on the same substrate |
| US5851889A (en) * | 1997-01-30 | 1998-12-22 | Advanced Micro Devices, Inc. | Semiconductor gate conductor with a substantially uniform doping profile having minimal susceptibility to dopant penetration into the underlying gate dielectric |
| US6159800A (en) * | 1997-04-11 | 2000-12-12 | Programmable Silicon Solutions | Method of forming a memory cell |
| JPH1167927A (ja) * | 1997-06-09 | 1999-03-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH118352A (ja) * | 1997-06-14 | 1999-01-12 | Toshiba Microelectron Corp | 半導体集積回路装置及びその製造方法 |
| US20020008257A1 (en) * | 1998-09-30 | 2002-01-24 | John P. Barnak | Mosfet gate electrodes having performance tuned work functions and methods of making same |
| US6127216A (en) * | 1998-11-06 | 2000-10-03 | Advanced Micro Devices, Inc. | Heavily-doped polysilicon/germanium thin film formed by laser annealing |
| JP3361068B2 (ja) * | 1998-12-22 | 2003-01-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2001210726A (ja) * | 2000-01-24 | 2001-08-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2002141420A (ja) * | 2000-10-31 | 2002-05-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100354438B1 (ko) * | 2000-12-12 | 2002-09-28 | 삼성전자 주식회사 | 모스 트랜지스터의 실리콘 게르마늄 게이트 폴리 형성방법 및 이를 이용한 씨모스 트랜지스터 형성 방법 |
| KR100402381B1 (ko) * | 2001-02-09 | 2003-10-17 | 삼성전자주식회사 | 게르마늄 함유 폴리실리콘 게이트를 가지는 씨모스형반도체 장치 및 그 형성방법 |
| JP3547419B2 (ja) * | 2001-03-13 | 2004-07-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100400253B1 (ko) * | 2001-09-04 | 2003-10-01 | 주식회사 하이닉스반도체 | 반도체소자의 박막 트랜지스터 제조방법 |
| US6858900B2 (en) * | 2001-10-08 | 2005-02-22 | Winbond Electronics Corp | ESD protection devices and methods to reduce trigger voltage |
| DE10240423B4 (de) * | 2002-09-02 | 2007-02-22 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche und Verfahren zu dessen Herstellung |
| US7951660B2 (en) * | 2003-11-07 | 2011-05-31 | International Business Machines Corporation | Methods for fabricating a metal-oxide-semiconductor device structure |
-
2003
- 2003-03-26 JP JP2003084475A patent/JP3700708B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-23 US US10/806,588 patent/US7205619B2/en active Active
- 2004-03-24 KR KR1020040019875A patent/KR101045909B1/ko active IP Right Grant
- 2004-03-26 TW TW093108298A patent/TWI245360B/zh not_active IP Right Cessation
-
2007
- 2007-01-12 US US11/622,642 patent/US7943446B2/en active Active
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2022508345A (ja) * | 2018-12-11 | 2022-01-19 | マイクロン テクノロジー，インク． | マイクロ電子デバイス、及び関連する方法 |
| JP7042978B2 (ja) | 2018-12-11 | 2022-03-28 | マイクロン テクノロジー，インク． | マイクロ電子デバイス、及び関連する方法 |
| US11374132B2 (en) | 2018-12-11 | 2022-06-28 | Micron Technology, Inc. | Electronic devices including capacitors with multiple dielectric materials, and related systems |
| US11799038B2 (en) | 2018-12-11 | 2023-10-24 | Lodestar Licensing Group Llc | Apparatuses including capacitors including multiple dielectric materials, and related methods |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3700708B2 (ja) | 2005-09-28 |
| TWI245360B (en) | 2005-12-11 |
| KR20040084748A (ko) | 2004-10-06 |
| TW200426973A (en) | 2004-12-01 |
| US7205619B2 (en) | 2007-04-17 |
| US7943446B2 (en) | 2011-05-17 |
| US20080199994A1 (en) | 2008-08-21 |
| US20040192000A1 (en) | 2004-09-30 |
| KR101045909B1 (ko) | 2011-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007251066A (ja) | 半導体装置の製造方法 | |
| JP2007036116A (ja) | 半導体装置の製造方法 | |
| JP2001068669A5 (ja) | ||
| JP4085891B2 (ja) | 半導体装置およびその製造方法 | |
| US7943446B2 (en) | Method of producing semiconductor device and semiconductor device | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| JP4656854B2 (ja) | 半導体装置の製造方法 | |
| JP4082280B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003124338A (ja) | 半導体装置及びその製造方法 | |
| KR100770499B1 (ko) | 게이트 산화막 제조 방법 | |
| US20120056270A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2002170951A (ja) | Ｍｏｓ構造を有する半導体装置の製造方法 | |
| JP2005093530A (ja) | 半導体装置の製造方法 | |
| JP2002270824A (ja) | 半導体集積回路装置の製造方法 | |
| JP2004179301A (ja) | 半導体集積回路装置の製造方法 | |
| JP2706162B2 (ja) | 半導体装置の製造方法 | |
| JPH06216333A (ja) | 半導体記憶装置の製造方法 | |
| JP4940514B2 (ja) | 半導体装置の製造方法 | |
| JP2001085531A (ja) | 半導体集積回路装置の製造方法 | |
| KR100588781B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2010098152A (ja) | 半導体装置の製造方法 | |
| JP2007059549A (ja) | 半導体装置の製造方法 | |
| JPH1187530A (ja) | 半導体装置およびその製造方法 | |
| JP2003224272A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2006339429A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050704 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3700708 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |