JP2007059549A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007059549A JP2007059549A JP2005241522A JP2005241522A JP2007059549A JP 2007059549 A JP2007059549 A JP 2007059549A JP 2005241522 A JP2005241522 A JP 2005241522A JP 2005241522 A JP2005241522 A JP 2005241522A JP 2007059549 A JP2007059549 A JP 2007059549A
- Authority
- JP
- Japan
- Prior art keywords
- element region
- breakdown voltage
- voltage element
- oxide film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】低耐圧素子領域52の表面を覆う耐酸化性マスク膜59が形成されて、その耐酸化性マスク膜59をマスクとする熱酸化処理が行われることにより、高耐圧素子領域51にゲート酸化膜55が形成される。その後、耐酸化性マスク膜59が除去されて、熱酸化処理が再び行われることにより、低耐圧素子領域52に対応したゲート酸化膜56が形成される。
【選択図】 図1
Description
このような半導体装置は、たとえば、半導体基板上に、高耐圧トランジスタが形成された高耐圧素子領域と、低耐圧トランジスタが形成された低耐圧素子領域とを有している。これらの高耐圧素子領域と低耐圧素子領域との境界部には、酸化シリコンが埋め込まれる浅いトレンチが形成されており、このトレンチによって、高耐圧素子領域と低耐圧素子領域とが分離(いわゆるシャロー・トレンチ・アイソレーション)されている。また、高耐圧素子領域および低耐圧素子領域には、それぞれゲート酸化膜が形成され、それらのゲート酸化膜上にゲート電極が配置されている。
具体的には、図3Aに示すように、シリコン基板1の表層部にトレンチ2(たとえば、深さD=4000Å)が形成され、このトレンチ2に酸化シリコン3が埋め込まれることにより、高耐圧素子領域4と低耐圧素子領域5とが分離された後、図3Bに示すように、熱酸化処理が行われることにより、高耐圧素子領域4に厚いゲート酸化膜6(たとえば、膜厚T=1000Å)が形成される。このとき、低耐圧素子領域5にも同様に厚い酸化膜6aが成長する。そのため、図3Cに示すように、高耐圧素子領域4を覆い、低耐圧素子領域5を露出させるパターンのレジスト膜7が形成され、このレジスト膜7をマスクとするウエットエッチング(ふっ酸液によるエッチング)によって、低耐圧素子領域5の表面の酸化膜6aが除去される。つづいて、図3Dに示すように、レジスト膜7が除去された後、熱酸化処理が行われることにより、低耐圧素子領域5に対応したゲート酸化膜8が形成される。
さらに、酸化膜6aの除去時における酸化シリコン3の膜減りは等方的に進行し、かつ、シリコン基板1はふっ酸液に全く不溶であるため、図3Cに示すように、素子分離領域とアクティブ領域との界面にディボット(窪み)9が形成されてしまう。このようなディボット9を有していると、図3Eに示すように、リソグラフィ技術およびエッチング技術により、ゲート酸化膜6,8上にそれぞれポリシリコンからなるゲート電極10,11が形成されるときに、そのディボット9内にポリシリコンが残ってしまう。ディボット9内にポリシリコンが残っていると、その後の工程において、ポリシリコンがディボット9から離脱してパーティクルとなるおそれがある。
そこで、この発明の目的は、低耐圧素子領域と高耐圧素子領域とに膜厚の異なる酸化膜を良好に形成することができ、これにより半導体装置の特性の向上に寄与することができる半導体装置の製造方法を提供することである。
図1は、この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。この半導体装置は、シリコン基板50上に、高耐圧トランジスタ(たとえば、高耐圧CMOS)が形成される高耐圧素子領域51と、低耐圧トランジスタ(たとえば、低耐圧CMOS)が形成される低耐圧素子領域52とを有している。
高耐圧素子領域51の表面には、たとえば、膜厚500Å以上、好ましくは膜厚1000Å程度の厚いゲート酸化膜55が形成されている。一方、低耐圧素子領域52の表面には、たとえば、膜厚30Å程度の薄いゲート酸化膜56が形成されている。そして、ゲート酸化膜55,56上には、それぞれポリシリコンからなるゲート電極57,58が積層されている。
その後、熱リン酸液(室温よりも高温のリン酸液)によるウエットエッチング処理が行われる。具体的には、150℃のリン酸液中にシリコン基板50が浸漬される。これにより、図2Dに示すように、シリコン基板50の表面から窒化シリコンからなる耐酸化性マスク膜59が除去される。
この方法によれば、低耐圧素子領域52の表面を覆う耐酸化性マスク膜59が形成されて、その耐酸化性マスク膜59をマスクとする熱酸化処理が行われることにより、高耐圧素子領域51にゲート酸化膜55が形成される。このとき、低耐圧素子領域52に酸化膜が成長しないので、低耐圧素子領域52において、そのような酸化膜の圧縮応力による結晶欠陥をシリコン基板50に生じるおそれがない。よって、シリコン基板50の結晶欠陥に起因するリーク電流の増大を防止することができる。
51 高耐圧素子領域
52 低耐圧素子領域
53 トレンチ
55 ゲート酸化膜(第1酸化膜)
56 ゲート酸化膜(第2酸化膜)
59 耐酸化性マスク膜
Claims (1)
- 半導体基板上にトレンチにより分離される高耐圧素子領域および低耐圧素子領域を有し、それらの領域にそれぞれ高耐圧素子および低耐圧素子が形成される半導体装置を製造する方法であって、
前記半導体基板に前記トレンチを形成する工程と、
前記低耐圧素子領域の表面を覆い、前記高耐圧素子領域の表面を露出させる耐酸化性マスク膜を形成する工程と、
前記耐酸化性マスク膜をマスクとする熱酸化処理により、前記高耐圧素子領域に第1の膜厚の第1酸化膜を形成する工程と、
前記耐酸化性マスク膜を除去する工程と、
前記耐酸化性マスク膜の除去後に、熱酸化処理により、前記低耐圧素子領域に第1の膜厚よりも薄い第2の膜厚の第2酸化膜を形成する工程とを含むことを特徴とする、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005241522A JP2007059549A (ja) | 2005-08-23 | 2005-08-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005241522A JP2007059549A (ja) | 2005-08-23 | 2005-08-23 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007059549A true JP2007059549A (ja) | 2007-03-08 |
Family
ID=37922789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005241522A Pending JP2007059549A (ja) | 2005-08-23 | 2005-08-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007059549A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117818A (ja) * | 2007-10-15 | 2009-05-28 | Qimonda Ag | 集積回路の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002246480A (ja) * | 2001-02-12 | 2002-08-30 | Samsung Electronics Co Ltd | 半導体素子の製造方法 |
JP2003060025A (ja) * | 2001-07-30 | 2003-02-28 | Samsung Electronics Co Ltd | 半導体素子の製造方法 |
JP2004273537A (ja) * | 2003-03-05 | 2004-09-30 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2005012104A (ja) * | 2003-06-20 | 2005-01-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005347538A (ja) * | 2004-06-03 | 2005-12-15 | Seiko Epson Corp | 半導体装置の製造方法 |
-
2005
- 2005-08-23 JP JP2005241522A patent/JP2007059549A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002246480A (ja) * | 2001-02-12 | 2002-08-30 | Samsung Electronics Co Ltd | 半導体素子の製造方法 |
JP2003060025A (ja) * | 2001-07-30 | 2003-02-28 | Samsung Electronics Co Ltd | 半導体素子の製造方法 |
JP2004273537A (ja) * | 2003-03-05 | 2004-09-30 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2005012104A (ja) * | 2003-06-20 | 2005-01-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005347538A (ja) * | 2004-06-03 | 2005-12-15 | Seiko Epson Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009117818A (ja) * | 2007-10-15 | 2009-05-28 | Qimonda Ag | 集積回路の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5420000B2 (ja) | 半導体装置の製造方法 | |
JP4825402B2 (ja) | 半導体装置の製造方法 | |
WO2008042732A2 (en) | Recessed sti for wide transistors | |
JP2006196843A (ja) | 半導体装置およびその製造方法 | |
JP2005197475A (ja) | 半導体装置のドライエッチング方法 | |
US20090065890A1 (en) | Semiconductor device and method for fabricating the same | |
JP3407023B2 (ja) | 半導体装置の製造方法 | |
US7273787B2 (en) | Method for manufacturing gate dielectric layer | |
JP2007059549A (ja) | 半導体装置の製造方法 | |
JP2006041397A (ja) | 半導体装置の製造方法 | |
JP2008004881A (ja) | 素子分離構造部の製造方法 | |
JP2006032648A (ja) | パターン形成方法を含む半導体装置の製造方法 | |
JP2003197734A (ja) | 半導体装置の素子分離膜の形成方法 | |
JP5130677B2 (ja) | 半導体装置の製法 | |
JP2008277320A (ja) | 半導体装置の製造方法 | |
KR100417461B1 (ko) | 반도체 소자의 제조 방법 | |
JP2004179301A (ja) | 半導体集積回路装置の製造方法 | |
JP2009158916A (ja) | 半導体素子のトレンチ形成方法 | |
KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
JP2004296594A (ja) | 半導体装置およびその製造方法 | |
KR100562305B1 (ko) | 반도체 소자 및 그 제조방법 | |
US7399669B2 (en) | Semiconductor devices and methods for fabricating the same including forming an amorphous region in an interface between a device isolation layer and a source/drain diffusion layer | |
KR100425769B1 (ko) | 반도체 소자 제조 방법 | |
TWI294645B (ja) | ||
JP2008108813A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110706 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110713 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110805 |