JP2005012104A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2005012104A JP2005012104A JP2003176879A JP2003176879A JP2005012104A JP 2005012104 A JP2005012104 A JP 2005012104A JP 2003176879 A JP2003176879 A JP 2003176879A JP 2003176879 A JP2003176879 A JP 2003176879A JP 2005012104 A JP2005012104 A JP 2005012104A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- active region
- insulating film
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】素子分離領域での段差の形成を抑制して高い信頼性を短い工程で得ることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１の表面に素子分離領域２、犠牲酸化膜３及び耐酸化膜４を形成した後、第１の素子活性領域に開口部を備えたレジスト７を形成する。次に、レジスト７を用いて第１の素子活性領域内の耐酸化膜４及び犠牲酸化膜３を除去した後、レジスト７を除去し、１００ｎｍ程度の厚さのゲート酸化膜８を形成する。次いで、ゲート酸化膜８の形成時に形成された耐酸化膜４表面の酸化膜を除去した後、第２の素子活性領域内の耐酸化膜４及び犠牲酸化膜３を除去する。そして、第２の素子活性領域内に、１０ｎｍ程度の厚さのゲート酸化膜を形成する。この方法では、第２の素子活性領域内には厚いゲート酸化膜８が形成されないため、それを除去する必要がなく、素子分離領域２に大きな段差が形成されることもない。
【選択図】 図２
【解決手段】半導体基板１の表面に素子分離領域２、犠牲酸化膜３及び耐酸化膜４を形成した後、第１の素子活性領域に開口部を備えたレジスト７を形成する。次に、レジスト７を用いて第１の素子活性領域内の耐酸化膜４及び犠牲酸化膜３を除去した後、レジスト７を除去し、１００ｎｍ程度の厚さのゲート酸化膜８を形成する。次いで、ゲート酸化膜８の形成時に形成された耐酸化膜４表面の酸化膜を除去した後、第２の素子活性領域内の耐酸化膜４及び犠牲酸化膜３を除去する。そして、第２の素子活性領域内に、１０ｎｍ程度の厚さのゲート酸化膜を形成する。この方法では、第２の素子活性領域内には厚いゲート酸化膜８が形成されないため、それを除去する必要がなく、素子分離領域２に大きな段差が形成されることもない。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、互いに厚さが異なるゲート絶縁膜を備えた複数のトランジスタを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、１つのチップ内にゲート絶縁膜の厚さが異なる複数のトランジスタが形成されることがある。このような半導体装置は、次のようにして形成されている。図３８乃至図４０は、従来の半導体装置の製造方法を工程順に示す断面図である。
【０００３】
先ず、図３８（ａ）に示すように、ＬＯＣＯＳ法により素子分離領域２０２を半導体基板２０１の表面に形成する。
【０００４】
次に、図３８（ｂ）に示すように、露出している半導体基板２０１の表面に、厚い方のゲート酸化膜２０３を形成する。このゲート酸化膜２０３は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。
【０００５】
次いで、図３８（ｃ）に示すように、薄い方のゲート絶縁膜を備えたトランジスタを形成する予定の素子活性領域に開口部を備えたレジスト２０４を形成する。
【０００６】
その後、図３８（ｄ）に示すように、レジスト２０４をマスクとしてゲート酸化膜２０３に対するエッチングを行う。このエッチングでは、フッ酸を用いたドライエッチングを行うか、又はＣＦ４等のフロン系ガスを用いたドライエッチングを行う。このとき、素子分離領域２０２のレジスト２０４から露出している部分もエッチングされ、そこに段差２０５が形成される。
【０００７】
続いて、図３９（ａ）に示すように、レジスト２０４を除去する。
【０００８】
次に、図３９（ｂ）に示すように、露出した半導体基板２０１の表面に、薄い方のゲート酸化膜２０６を形成する。このゲート酸化膜２０６は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。
【０００９】
次いで、図３９（ｃ）に示すように、ポリシリコン膜等の導電体膜２０７を全面に形成する。導電体膜２０７の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【００１０】
その後、図３９（ｄ）に示すように、レジスト２０８を用いて導電体膜２０７をパターニングすることにより、ゲート電極２０９及び２１０を形成する。このとき、段差２０５内に導電体膜２０７の残部２１１が残る。
【００１１】
続いて、図４０（ａ）に示すように、レジスト２０８を除去する。
【００１２】
次に、図４０（ｂ）に示すように、導電体膜２０７の残部２１１を除去するためのレジスト２１２を形成する。レジスト２１２への開口部の形成に当たっては、素子分離領域２０２の段差２０５が形成されている側の開口距離Ｌ１に関し、残部２１１が十分に露出されるように開口距離Ｌ１を決定する。一方、素子分離領域２０２の段差２０５が形成されていない側の開口距離Ｌ２に関しては、マスクの位置合わせや、段差形成部分のばらつきを考慮し、確実に段差境界領域のレジストが開口するように開口距離Ｌ２を決める。
【００１３】
次いで、図４０（ｃ）に示すように、ウェットエッチングにより残部２１１を除去する。エッチング時間は段差２０５の深さＬ３に応じて決定する。段差２０５の深さＬ３はゲート酸化膜２０３が厚ければ厚いほど深くなる。
【００１４】
そして、ソース拡散層、ドレイン拡散層等を形成して半導体装置を完成させる。
【００１５】
【特許文献１】
特開２００２−１００６８３号公報
【特許文献２】
特開平５−２９１５８１号公報
【特許文献３】
特開平８−１３０２５０号公報
【特許文献４】
特開２０００−１６４７２６号公報
【特許文献５】
特開平１０−３０８４５４号公報
【特許文献６】
特開２００１−１５６１２号公報
【特許文献７】
特開平８−２６４４０２号公報
【特許文献８】
特開昭５９−１９４４７３号公報
【特許文献９】
米国特許第６４６１９１６号明細書
【特許文献１０】
米国特許第５８６１３４７号明細書
【特許文献１１】
米国特許第５０６１６５４号明細書
【特許文献１２】
米国特許第６１８４０９４号明細書
【００１６】
【発明が解決しようとする課題】
しかしながら、上述の方法で半導体装置を製造する場合には、リーク等の原因となる導電体膜２０７の残部２１１が形成されてしまうため、それを除去するためだけの工程が必要であり、コストの増加に繋がっている。また、段差２０５の深さＬ３が素子分離領域２０２の厚さの半分以上となるような場合には、素子分離領域の厚さを複数種類設定して形成する方法を採る必要がある。この場合には、工程数が更に増加してしまう。
【００１７】
特に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって素子分離領域を形成する場合には、溝へ埋め込む酸化膜としてＣＶＤ酸化膜を用いることが多く、このＣＶＤ酸化膜がエッチングされやすいため、段差が形成されやすい。また、段差が形成される位置が半導体基板により近くなるため、よりリーク等の不具合が発生しやすい。
【００１８】
特開平５−２９１５８１号公報（特許文献２）には、耐酸化膜を用いて素子分離領域の更なる酸化を防止する技術が記載されているが、その方法を採用しても段差を減少させることはほとんどできない。
【００１９】
本発明は、かかる問題点に鑑みてなされたものであって、素子分離領域での段差の形成を抑制して高い信頼性を短い工程で得ることができる半導体装置及びその製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本願発明者は、前記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【００２１】
本発明に係る半導体装置の製造方法では、先ず、半導体基板の表面に、第１の素子活性領域と第２の素子活性領域とを区画する素子分離領域を形成する。次に、前記第１及び第２の素子活性領域内に犠牲酸化膜を形成する。次いで、前記犠牲酸化膜上に耐酸化膜を形成する。その後、前記耐酸化膜及び前記犠牲酸化膜の前記第１の素子活性領域内の部分を除去する。続いて、前記第１の素子活性領域内に第１のゲート絶縁膜を形成する。次に、前記耐酸化膜及び前記犠牲酸化膜の前記第２の素子活性領域内の部分を除去する。次いで、前記第２の素子活性領域内に、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を形成する。その後、前記第１及び第２のゲート絶縁膜上にゲート電極を形成する。そして、前記第１及び第２の素子活性領域内において、前記半導体基板の表面にソース及びドレインを形成する。
【００２２】
本願発明においては、第１のゲート絶縁膜の形成の際に、第２の素子活性領域が耐酸化膜により覆われているため、無用な第２の素子活性領域内での第１のゲート絶縁膜の形成を回避することができる。この結果、第２の素子活性領域内の第１のゲート絶縁膜を除去する工程は全く必要とされず、この工程に伴って素子活性領域がエッチングされて段差が形成されることもない。従って、ゲート電極の原料となる導電体膜等の膜が段差に残存することはなく、それを除去するためだけの工程が不要となる。このため、高い信頼性を短い工程で得ることができる。
【００２３】
なお、前記耐酸化膜の厚さを１５ｎｍ乃至５０ｎｍとすることにより、より確実に、第２の素子活性領域内での第１のゲート絶縁膜の形成を回避しながら、素子分離領域での段差の形成を抑制することができる。
【００２４】
また、前記犠牲酸化膜の厚さを５０ｎｍ以下とすることにより、第２の素子活性領域内での第１のゲート絶縁膜の形成をより一層確実に回避することができる。
【００２５】
更に、前記第１のゲート絶縁膜を、ドライ酸素を用いた熱酸化により形成することにより、その際に残存している耐酸化膜表面の酸化を抑制することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について添付の図面を参照して具体的に説明する。
【００２７】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１乃至図３は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。第１の実施形態では、ゲート電極の厚さが相異なる２種類のＭＯＳトランジスタを備えた半導体装置を形成する。
【００２８】
先ず、図１（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。
【００２９】
次に、図１（ｂ）に示すように、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【００３０】
次いで、図１（ｃ）に示すように、薄い方のゲート絶縁膜（第２のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第２の素子活性領域）に開口部を備えたレジスト４を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部５ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を２×１０１２ｃｍ−２とする。なお、犠牲酸化膜３の厚さは、５０ｎｍ以下とすることが好ましい。これは、犠牲酸化膜３の厚さが５０ｎｍを超えていると、後述の耐酸化膜６による半導体基板１の表面の酸化を防止する効果が低下するためである。
【００３１】
その後、図１（ｄ）に示すように、レジスト４を除去し、全面に、後の工程で半導体基板１の表面が酸化することを防止する耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、後述の図２（ａ）に示す工程で犠牲酸化膜３が十分に残存し、かつ素子分離領域２がほとんどエッチングされないようにするために５０ｎｍ以下であることが好ましく、２５ｎｍ以下であることがより好ましい。また、半導体基板１の耐酸化膜６に覆われている領域の酸化を防止するためには１５ｎｍ以上であることが好ましい。
【００３２】
続いて、図２（ａ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト７を形成する。そして、レジスト７をマスクとして耐酸化膜６に対してドライエッチングを行う。このとき、犠牲酸化膜３は、素子活性領域をゴミやダメージから保護するために残存させる。また、耐酸化膜６の厚さは、例えば２０ｎｍ程度と薄いため、耐酸化膜６を容易に除去することが可能であり、このドライエッチングによってもレジスト７の変質、特に熱の影響による変質はほとんど生じない。
【００３３】
次に、図２（ｂ）に示すように、レジスト７を残存させたまま、犠牲酸化膜３に対して、例えばフッ酸を用いたウェットエッチングを行う。このとき、犠牲酸化膜３の厚さは２０ｎｍ程度であるため、素子分離領域２には、後の工程で導電体膜が残存するほどの段差は形成されない。
【００３４】
次いで、図２（ｃ）に示すように、レジスト７に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。なお、本実施形態では、上述のように、耐酸化膜６に対するドライエッチングの際にレジスト７の変質が生じないため、ウェットエッチングのみであっても十分にレジスト７を除去することができる。即ち、従来のように厚い窒化膜等を形成している場合には、そのドライエッチングの際にレジストが変質してドライアッシングを行う必要があるが、本実施形態ではその必要がない。
【００３５】
その後、図２（ｄ）に示すように、露出した半導体基板１の表面に、厚い方のゲート酸化膜（第１のゲート絶縁膜）８を形成する。このゲート酸化膜８は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部５ａ中の不純物が拡散し、不純物拡散層５が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【００３６】
続いて、フッ酸処理を行うことにより、耐酸化膜６の表面に形成された薄い酸化膜を除去した後、図３（ａ）に示すように、耐酸化膜６及び犠牲酸化膜３を順次除去する。このときも、犠牲酸化膜３の厚さは２０ｎｍ程度であるため、素子分離領域２には、後の工程で導電体膜が残存するほどの段差は形成されない。
【００３７】
次に、図３（ｂ）に示すように、露出した半導体基板１の表面に、薄い方のゲート酸化膜（第２のゲート絶縁膜）９を形成する。このゲート酸化膜９は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８の表面も若干酸化される。
【００３８】
次に、図３（ｃ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【００３９】
次いで、図３（ｄ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び１２を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成し、ゲート電極１２は薄い方のゲート酸化膜９上に形成する。また、ゲート電極１１及び１２の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【００４０】
そして、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して、半導体装置を完成させる。
【００４１】
このような第１の実施形態によれば、厚いゲート酸化膜８を形成する際に、後に薄いゲート酸化膜９を形成する予定の領域（第２の素子活性領域）が耐酸化膜６で覆われているため、この領域にはゲート酸化膜８は形成されない。従って、図３８乃至図４０に示す従来の方法のように厚いゲート酸化膜を除去する必要がなくなるため、素子分離領域２に大きな段差が形成されることはない。ゲート酸化膜８を形成する予定の領域（第１の素子活性領域）内の耐酸化膜６を除去する際に素子分離領域２が若干エッチングされるが、その量は極めて小さく、後に導電体膜１０の残部が残るようなことはない。この結果、ゲート電極の原料膜である導電体膜の残部を除去する工程は不要となり、低コストでリーク等の不具合が生じにくい高い信頼性の半導体装置を得ることができる。
【００４２】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図４（ａ）乃至（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。第２の実施形態でも、ゲート電極の厚さが相異なる２種類のＭＯＳトランジスタを備えた半導体装置を形成する。
【００４３】
第２の実施形態では、先ず、第１の実施形態と同様にして、素子分離領域２の形成（図１（ａ））から犠牲酸化膜３の除去（図２（ｂ））までの工程を行う。次に、図４（ａ）に示すように、第１の実施形態と同様にして、レジスト７を除去する。次いで、図４（ｂ）に示すように、第１の実施形態と同様にして、ゲート酸化膜８を形成する。
【００４４】
その後、図４（ｃ）に示すように、ゲート酸化膜８を覆うと共に、残存している耐酸化膜６を露出するレジスト２１を形成する。レジスト２１と耐酸化膜６との間隔は、例えば１μｍ程度とする。
【００４５】
続いて、耐酸化膜６の表面に存在する薄い酸化膜をフッ酸処理で除去した後、図４（ｄ）に示すように、レジスト２１をマスクとして耐酸化膜６及び犠牲酸化膜３を順次除去する。
【００４６】
次に、レジスト２１を除去する。そして、第１の実施形態と同様にして、ゲート酸化膜９の形成（図３（ｂ））以降の工程を行うことにより、半導体装置を完成させる。
【００４７】
このような第２の実施形態によれば、第１の実施形態と同様の効果が得られるだけでなく、ゲート酸化膜８の薄膜化を防止することができる。即ち、第１の実施形態では、耐酸化膜６の表面に形成された薄い酸化膜を除去するために行うフッ酸処理の際にゲート酸化膜８が若干薄くなってしまうが、第２の実施形態では、このフッ酸処理の際にゲート酸化膜８がレジスト２１により覆われているので、ゲート酸化膜８が薄くなることはない。
【００４８】
また、第２の実施形態によれば、次のような効果も得られる。第１の実施形態では、図５に示すように、素子分離領域２のゲート酸化膜８と接する部分の近傍、即ちバーズビーク及びその近傍に、ゲート酸化膜８を形成するための酸化後に、その厚さがゲート酸化膜８の中央部よりも薄い部分が形成されてしまう。このような現象は素子分離領域２のバーズビーク付近に作用する界面の応力によるものであると考えられる。これに対し、第２の実施形態では、レジスト２１でゲート酸化膜８を覆った状態でゲート酸化膜９を形成するので、上述のような膜厚が薄い部分の形成を抑制することができる。
【００４９】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図６乃至図８は、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。第３の実施形態でも、ゲート電極の厚さが相異なる２種類のＭＯＳトランジスタを備えた半導体装置を形成する。
【００５０】
先ず、図６（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。
【００５１】
次に、図６（ｂ）に示すように、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＤｒｙＯ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【００５２】
次いで、図６（ｃ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト３１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部３２ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を５×１０１２ｃｍ−２とする。
【００５３】
その後、図６（ｄ）に示すように、レジスト３１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【００５４】
続いて、図７（ａ）に示すように、厚い方のゲート絶縁膜を備えたトランジスタを形成する予定の素子活性領域に開口部を備えたレジスト３３を形成する。そして、レジスト３３をマスクとして耐酸化膜６に対してドライエッチングを行う。このとき、犠牲酸化膜３は、素子活性領域をゴミやダメージから保護するために残存させる。また、耐酸化膜６の厚さは、例えば２０ｎｍ程度と薄いため、このドライエッチングによってもレジスト３３の変質、特に熱の影響による変質はほとんど生じない。
【００５５】
次に、図７（ｂ）に示すように、レジスト３３を残存させたまま、犠牲酸化膜３に対して、例えばフッ酸を用いたウェットエッチングを行う。
【００５６】
次いで、図７（ｃ）に示すように、レジスト３３に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。
【００５７】
その後、図７（ｄ）に示すように、露出した半導体基板１の表面に、厚い方のゲート酸化膜８を形成する。このゲート酸化膜８は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部３２ａ中の不純物が拡散し、不純物拡散層３２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【００５８】
続いて、フッ酸処理を行うことにより、耐酸化膜６の表面に形成された薄い酸化膜を除去した後、図８（ａ）に示すように、耐酸化膜６及び犠牲酸化膜３を順次除去する。
【００５９】
次に、図８（ｂ）に示すように、露出した半導体基板１の表面（第２の素子活性領域）に、薄い方のゲート酸化膜（第２のゲート絶縁膜）９を形成する。このゲート酸化膜９は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８の表面も若干酸化される。
【００６０】
次に、図８（ｃ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【００６１】
次いで、図８（ｄ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び１２を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成し、ゲート電極１２は薄い方のゲート酸化膜９上に形成する。また、ゲート電極１１及び１２の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【００６２】
そして、第１の実施形態と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【００６３】
このような第３の実施形態によっても第１の実施形態と同様の効果が得られる。
【００６４】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図９乃至図１１は、本発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。第４の実施形態でも、ゲート電極の厚さが相異なる２種類のＭＯＳトランジスタを備えた半導体装置を形成する。
【００６５】
先ず、図９（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。
【００６６】
次に、図９（ｂ）に示すように、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【００６７】
次いで、図９（ｃ）に示すように、薄い方のゲート絶縁膜（第２のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第２の素子活性領域）に開口部を備えたレジスト４を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部５ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を２×１０１２ｃｍ−２とする。
【００６８】
その後、図９（ｄ）に示すように、レジスト４を除去し、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト３１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部３２ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を５×１０１１ｃｍ−２とする。
【００６９】
続いて、図１０（ａ）に示すように、レジスト３１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【００７０】
次に、図１０（ｂ）に示すように、厚い方のゲート絶縁膜を備えたトランジスタを形成する予定の素子活性領域に開口部を備えたレジスト７を形成する。そして、レジスト７をマスクとして耐酸化膜６に対してドライエッチングを行う。このとき、犠牲酸化膜３は、素子活性領域をゴミやダメージから保護するために残存させる。また、耐酸化膜６の厚さは、例えば２０ｎｍ程度と薄いため、このドライエッチングによってもレジスト３３の変質、特に熱の影響による変質はほとんど生じない。
【００７１】
次いで、図１０（ｃ）に示すように、レジスト７を残存させたまま、犠牲酸化膜３に対して、例えばフッ酸を用いたウェットエッチングを行う。
【００７２】
その後、図１０（ｄ）に示すように、レジスト７に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。続いて、露出した半導体基板１の表面に、厚い方のゲート酸化膜８を形成する。このゲート酸化膜８は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部５ａ及び３２ａ中の不純物が拡散し、不純物拡散層５及び３２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【００７３】
次に、フッ酸処理を行うことにより、耐酸化膜６の表面に形成された薄い酸化膜を除去した後、図１０（ａ）に示すように、耐酸化膜６及び犠牲酸化膜３を順次除去する。
【００７４】
次いで、図１０（ｂ）に示すように、露出した半導体基板１の表面に、薄い方のゲート酸化膜（第２のゲート絶縁膜）９を形成する。このゲート酸化膜９は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８の表面も若干酸化される。
【００７５】
その後、図１０（ｃ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【００７６】
続いて、図１０（ｄ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び１２を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成し、ゲート電極１２は薄い方のゲート酸化膜９上に形成する。また、ゲート電極１１及び１２の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【００７７】
そして、第１の実施形態等と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【００７８】
このような第４の実施形態によっても第１の実施形態と同様の効果が得られる。
【００７９】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。第５の実施形態は、第３の実施形態に対して第２の実施形態を適用したものである。図１２乃至図１５は、本発明の第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００８０】
先ず、図１２（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。
【００８１】
次に、図１２（ｂ）に示すように、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【００８２】
次いで、図１２（ｃ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト３１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部３２ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を５×１０１１ｃｍ−２とする。
【００８３】
その後、図１２（ｄ）に示すように、レジスト３１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【００８４】
続いて、図１３（ａ）に示すように、厚い方のゲート絶縁膜を備えたトランジスタを形成する予定の素子活性領域に開口部を備えたレジスト３３を形成する。そして、レジスト３３をマスクとして耐酸化膜６に対してドライエッチングを行う。このとき、犠牲酸化膜３は、素子活性領域をゴミやダメージから保護するために残存させる。また、耐酸化膜６の厚さは、例えば２０ｎｍ程度と薄いため、このドライエッチングによってもレジスト３３の変質、特に熱の影響による変質はほとんど生じない。
【００８５】
次に、図１３（ｂ）に示すように、レジスト３３を残存させたまま、犠牲酸化膜３に対して、例えばフッ酸を用いたウェットエッチングを行う。
【００８６】
次いで、図１３（ｃ）に示すように、レジスト３３に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。
【００８７】
その後、図１３（ｄ）に示すように、露出した半導体基板１の表面に、厚い方のゲート酸化膜８を形成する。このゲート酸化膜８は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部３２ａ中の不純物が拡散し、不純物拡散層３２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【００８８】
続いて、図１４（ａ）に示すように、ゲート酸化膜８を覆うと共に、残存している耐酸化膜６を露出するレジスト２１を形成する。レジスト２１と耐酸化膜６との間隔は、例えば１μｍ程度とする。
【００８９】
次に、耐酸化膜６の表面に存在する薄い酸化膜をフッ酸処理で除去した後、図１４（ｂ）に示すように、レジスト２１をマスクとして耐酸化膜６及び犠牲酸化膜３を順次除去する。
【００９０】
次いで、図１４（ｃ）に示すように、レジスト２１を除去する。
【００９１】
その後、図１４（ｄ）に示すように、露出した半導体基板１の表面（第２の素子活性領域）に、薄い方のゲート酸化膜（第２のゲート絶縁膜）９を形成する。このゲート酸化膜９は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８の表面も若干酸化される。
【００９２】
続いて、図１５（ａ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【００９３】
次に、図１５（ｂ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び１２を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成し、ゲート電極１２は薄い方のゲート酸化膜９上に形成する。また、ゲート電極１１及び１２の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【００９４】
そして、第１の実施形態と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【００９５】
このような第５の実施形態によれば、第２の実施形態と同様の効果が得られる。なお、第３の実施形態だけでなく、第４の実施形態に対して第２の実施形態を適用してもよい。
【００９６】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。図１６乃至図１８は、本発明の第６の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。第６の実施形態では、ゲート電極の厚さが相異なる２種類のＭＯＳトランジスタの他に、容量絶縁膜の厚さが厚い方のゲート絶縁膜の厚さと等しいキャパシタを備えた半導体装置を形成する。
【００９７】
先ず、図１６（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。次に、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【００９８】
次いで、図１６（ｂ）に示すように、キャパシタを形成する予定の素子活性領域に開口部を備えたレジスト６１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部６２ａを形成する。イオン注入では、例えば、加速エネルギを６０ｋｅＶとし、イオン種として砒素を用い、ドーズ量を１×１０１５ｃｍ−２とする。
【００９９】
その後、図１６（ｃ）に示すように、レジスト６１を除去し、薄い方のゲート絶縁膜（第２のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第２の素子活性領域）に開口部を備えたレジスト４を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部５ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を２×１０１２ｃｍ−２とする。
【０１００】
続いて、図１６（ｄ）に示すように、レジスト４を除去し、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト３１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部３２ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を５×１０１１ｃｍ−２とする。
【０１０１】
次に、図１７（ａ）に示すように、レジスト３１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【０１０２】
次いで、図１７（ｂ）に示すように、厚い方のゲート絶縁膜を備えたトランジスタを形成する予定の素子活性領域及びキャパシタを形成する予定の素子活性領域に開口部を備えたレジスト６３を形成する。そして、レジスト６３をマスクとして耐酸化膜６及び犠牲酸化膜３を除去する。
【０１０３】
続いて、図１７（ｃ）に示すように、レジスト６３に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。続いて、露出した半導体基板１の表面に、厚い方のゲート酸化膜８及び容量絶縁膜６４を形成する。ゲート酸化膜８及び容量絶縁膜６４は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部５ａ、３２ａ及び６２ａ中の不純物が拡散し、不純物拡散層５、３２及び６２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【０１０４】
次に、図１７（ｄ）に示すように、ゲート酸化膜８及び容量絶縁膜６４を覆うと共に、残存している耐酸化膜６を露出するレジスト６５を形成する。レジスト６５と耐酸化膜６との間隔は、例えば１μｍ程度とする。
【０１０５】
次いで、耐酸化膜６の表面に存在する薄い酸化膜をフッ酸処理で除去した後、レジスト６５をマスクとして耐酸化膜６及び犠牲酸化膜３を順次除去する。その後、図１８（ａ）に示すように、レジスト６５を除去する。
【０１０６】
続いて、図１８（ｂ）に示すように、露出した半導体基板１の表面に、薄い方のゲート酸化膜（第２のゲート絶縁膜）９を形成する。このゲート酸化膜９は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８及び容量絶縁膜６４の表面も若干酸化される。
【０１０７】
次に、図１８（ｃ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【０１０８】
次に、図１８（ｄ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び１２並びに上部電極６６を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成し、ゲート電極１２は薄い方のゲート酸化膜９上に形成する。また、ゲート電極１１及び１２の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【０１０９】
そして、第１の実施形態と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【０１１０】
このような第６の実施形態によれば、ゲート絶縁膜の厚さが異なる２種類のＭＯＳトランジスタと同時にキャパシタを形成することができる。
【０１１１】
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。第６の実施形態では、厚い方のゲート絶縁膜と同時に容量絶縁膜を形成しているが、第７の実施形態では、薄い方のゲート絶縁膜と同時に容量絶縁膜を形成する。図１９乃至図２１は、本発明の第７の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【０１１２】
先ず、図１９（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。
【０１１３】
次に、図１９（ｂ）に示すように、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【０１１４】
次いで、図１９（ｃ）に示すように、キャパシタを形成する予定の素子活性領域に開口部を備えたレジスト７１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部７２ａを形成する。イオン注入では、例えば、加速エネルギを６０ｋｅＶとし、イオン種として砒素を用い、ドーズ量を１×１０１５ｃｍ−２とする。
【０１１５】
その後、図１９（ｄ）に示すように、レジスト７１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【０１１６】
続いて、図２０（ａ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト７３を形成する。そして、レジスト７３をマスクとして耐酸化膜６に対してドライエッチングを行う。このとき、犠牲酸化膜３は、素子活性領域をゴミやダメージから保護するために残存させる。また、耐酸化膜６の厚さは、例えば２０ｎｍ程度と薄いため、このドライエッチングによってもレジスト７３の変質、特に熱の影響による変質はほとんど生じない。
【０１１７】
次に、図２０（ｂ）に示すように、レジスト７３を残存させたまま、犠牲酸化膜３に対して、例えばフッ酸を用いたウェットエッチングを行う。
【０１１８】
次いで、図２０（ｃ）に示すように、レジスト７３に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。
【０１１９】
その後、図２０（ｄ）に示すように、露出した半導体基板１の表面に、厚い方のゲート酸化膜８を形成する。このゲート酸化膜８は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部７２ａ中の不純物が拡散し、不純物拡散層７２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【０１２０】
続いて、耐酸化膜６の表面に存在する薄い酸化膜をフッ酸処理で除去した後、図２１（ａ）に示すように、耐酸化膜６及び犠牲酸化膜３を順次除去する。このとき、第２の実施形態及び第６の実施形態のように、レジストを用いてゲート酸化膜８を保護しておくことが好ましい。
【０１２１】
次に、図２１（ｂ）に示すように、露出した半導体基板１の表面（第２の素子活性領域）に、容量絶縁膜７４及び薄い方のゲート酸化膜（第２のゲート絶縁膜：図示せず）を形成する。容量絶縁膜７４及び薄いゲート酸化膜は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８の表面も若干酸化される。
【０１２２】
次いで、図２１（ｃ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【０１２３】
その後、図２１（ｄ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び上部電極７５を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成する。また、ゲート電極１１及び上部電極７５と同時に薄いゲート酸化膜上にもゲート電極（図示せず）を形成する。ゲート電極１１の幅（ゲート長）は、例えば５μｍ程度とする。
【０１２４】
そして、第１の実施形態と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【０１２５】
（第８の実施形態）
次に、本発明の第８の実施形態について説明する。第６の実施形態では、犠牲絶縁膜を通して厚い方のゲート絶縁膜の下にイオン注入を行っているが、第８の実施形態では、犠牲絶縁膜を通したイオン注入はキャパシタを形成する予定の領域のみとする。図２２乃至図２４は、本発明の第８の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【０１２６】
先ず、図２２（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。
【０１２７】
次に、図２２（ｂ）に示すように、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【０１２８】
次いで、図２２（ｃ）に示すように、キャパシタを形成する予定の素子活性領域に開口部を備えたレジスト６１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部６２ａを形成する。イオン注入では、例えば、加速エネルギを６０ｋｅＶとし、イオン種として砒素を用い、ドーズ量を１×１０１５ｃｍ−２とする。
【０１２９】
その後、図２２（ｄ）に示すように、レジスト６１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【０１３０】
続いて、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）及びキャパシタを形成する予定の素子活性領域に開口部を備えたレジスト（図示せず）を形成する。そして、図２３（ａ）に示すように、このレジストをマスクとして耐酸化膜６に対してドライエッチングを行う。このとき、犠牲酸化膜３は、素子活性領域をゴミやダメージから保護するために残存させる。また、耐酸化膜６の厚さは、例えば２０ｎｍ程度と薄いため、このドライエッチングによってもレジスト７３の変質、特に熱の影響による変質はほとんど生じない。なお、薄い方のゲート絶縁膜（第２のゲート絶縁膜）を形成する素子活性領域（第２の素子活性領域）は、図２２乃至図２４に図示していない。
【０１３１】
次に、図２３（ｂ）に示すように、レジスト（図示せず）を残存させたまま、犠牲酸化膜３に対して、例えばフッ酸を用いたウェットエッチングを行う。
【０１３２】
次いで、レジスト（図示せず）に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。その後、図２３（ｃ）に示すように、露出した半導体基板１の表面に、厚い方のゲート酸化膜８及び容量絶縁膜６４を形成する。ゲート酸化膜８及び容量絶縁膜６４は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部６２ａ中の不純物が拡散し、不純物拡散層６２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【０１３３】
続いて、耐酸化膜６（図２３（ｃ）には図示せず）の表面に存在する薄い酸化膜をフッ酸処理で除去した後、耐酸化膜６及び犠牲酸化膜３を順次除去する。このとき、第２の実施形態及び第６の実施形態のように、レジストを用いてゲート酸化膜８及び容量絶縁膜６４を保護しておくことが好ましい。次に、露出した半導体基板１の表面に、薄い方のゲート酸化膜（第２のゲート絶縁膜：図示せず）を形成する。薄いゲート酸化膜は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８及び容量絶縁膜６４の表面も若干酸化される。
【０１３４】
次いで、図２３（ｄ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【０１３５】
その後、図２４に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び上部電極６６を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成する。また、ゲート電極１１及び上部電極６６と同時に薄いゲート酸化膜上にもゲート電極（図示せず）を形成する。ゲート電極１１の幅（ゲート長）は、例えば５μｍ程度とする。
【０１３６】
そして、第１の実施形態と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【０１３７】
（第９の実施形態）
次に、本発明の第９の実施形態について説明する。第６の実施形態では、厚い方のゲート絶縁膜と同時に容量絶縁膜を形成しているが、第９の実施形態では、厚い方のゲート絶縁膜と同時に容量絶縁膜を形成するだけでなく、薄い方のゲート絶縁膜と同時に他の容量絶縁膜を形成する。図２５乃至図２７は、本発明の第９の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【０１３８】
先ず、図２５（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。次に、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【０１３９】
次いで、図２５（ｂ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト３１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部３２ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を２×１０１２ｃｍ−２とする。
【０１４０】
その後、図２５（ｃ）に示すように、レジスト３１を除去し、薄い方の容量絶縁膜（第２の容量絶縁膜）を備えたキャパシタを形成する予定の素子活性領域に開口部を備えたレジスト７１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部７２ａを形成する。イオン注入では、例えば、加速エネルギを６０ｋｅＶとし、イオン種として砒素を用い、ドーズ量を１×１０１５ｃｍ−２とする。
【０１４１】
続いて、図２５（ｄ）に示すように、レジスト７１を除去し、厚い方の容量絶縁膜（第１の容量絶縁膜）を備えたキャパシタを形成する予定の素子活性領域に開口部を備えたレジスト６１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部６２ａを形成する。イオン注入では、例えば、加速エネルギを６０ｋｅＶとし、イオン種として砒素を用い、ドーズ量を１×１０１５ｃｍ−２とする。
【０１４２】
次に、図２６（ａ）に示すように、レジスト６１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【０１４３】
次いで、図２６（ｂ）に示すように、厚い方のゲート絶縁膜を備えたトランジスタを形成する予定の素子活性領域及び厚い方の容量絶縁膜を備えたキャパシタを形成する予定の素子活性領域に開口部を備えたレジスト７３を形成する。そして、レジスト７３をマスクとして耐酸化膜６及び犠牲酸化膜３を除去する。
【０１４４】
その後、図２６（ｃ）に示すように、レジスト７３に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。続いて、露出した半導体基板１の表面に、厚い方のゲート酸化膜８及び容量絶縁膜６４を形成する。ゲート酸化膜８及び容量絶縁膜６４は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部３２ａ、６２ａ及び７２ａ中の不純物が拡散し、不純物拡散層３２、６２及び７２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【０１４５】
次に、耐酸化膜６の表面に存在する薄い酸化膜をフッ酸処理で除去した後、図２６（ａ）に示すように、耐酸化膜６及び犠牲酸化膜３を順次除去する。このとき、第２の実施形態及び第６の実施形態のように、レジストを用いてゲート酸化膜８を保護しておくことが好ましい。
【０１４６】
次いで、図２７（ａ）に示すように、露出した半導体基板１の表面（第２の素子活性領域を含む）に、容量絶縁膜７４及び薄い方のゲート酸化膜（第２のゲート絶縁膜：図示せず）を形成する。容量絶縁膜７４及び薄いゲート酸化膜は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８及び容量絶縁膜６４の表面も若干酸化される。
【０１４７】
その後、図２７（ｂ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【０１４８】
その後、図２７（ｃ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１並びに上部電極６６及び７５を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成する。上部電極６６は厚い方の容量絶縁膜６４上に形成し、上部電極７５は薄い方の容量絶縁膜７４上に形成する。また、ゲート電極１１並びに上部電極６６及び７５と同時に薄いゲート酸化膜上にもゲート電極（図示せず）を形成する。ゲート電極１１の幅（ゲート長）は、例えば５μｍ程度とする。
【０１４９】
そして、第１の実施形態と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【０１５０】
なお、第１のゲート絶縁膜を形成する方法は限定されないが、ドライ酸素（Ｄｒｙ Ｏ２）を用いた熱酸化を行うことが好ましい。これは、第１のゲート絶縁膜を形成する際には、その時に残っている耐酸化膜の表面も若干酸化され、後にその部分を除去する必要がある。従って、耐酸化膜の表面の酸化量は少ない方が好ましい。図２８に種々の酸化方法と酸化量との関係を示す。但し、縦軸は、ＨＣｌ及びＯ２を用いた熱酸化を行った場合の酸化量で規格化してある。また、耐酸化膜の厚さは２０ｎｍとし、形成するゲート酸化膜の厚さは１００ｎｍとしている。図２８に示すように、ドライ酸素を用いた熱酸化での酸化量は、ＨＣｌ及びＯ２を用いた熱酸化よりも、Ｈ２Ｏ及びＯ２を用いた熱酸化よりも小さく最も好ましい。
【０１５１】
一般的に使用されるゲート酸化膜の酸化方式には、主に３つの方式があり、これらの特徴を表１に示す。
【０１５２】
【表１】
【０１５３】
（第１０の実施形態）
次に、本発明の第１０の実施形態について説明する。第１０の実施形態は、本発明をＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）の素子分離に適用したものである。図２９乃至図３２は、本発明の第１０の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【０１５４】
先ず、図２９（ａ）に示すように、半導体基板１の表面に初期酸化膜１０２を形成し、その上に耐酸化膜１０３を形成する。初期酸化膜１０２は、例えば熱酸化により形成し、耐酸化膜１０３の厚さは、第１乃至第９の実施形態における耐酸化膜６よりも厚くする。次に、耐酸化膜１０３上に、素子分離領域を形成する予定の領域に開口部が設けられたレジスト１０４を形成する。
【０１５５】
次いで、図２９（ｂ）に示すように、レジスト１０４をマスクとして、耐酸化膜１０３及び初期酸化膜１０２に対してエッチングを行う。
【０１５６】
その後、図２９（ｃ）に示すように、レジスト１０４を除去し、耐酸化膜１０３をマスクとして半導体基板１に対するエッチングを行うことにより、半導体基板１の表面に溝１０５を形成する。
【０１５７】
続いて、図２９（ｄ）に示すように、熱酸化により溝１０５の表面に酸化膜１０６を形成した後、全面に厚さが５００ｎｍ程度のＣＶＤ酸化膜等の絶縁膜１０７を形成する。
【０１５８】
次に、耐酸化膜１０３をストッパとして絶縁膜１０７の研磨による平坦化を行う。この結果、図３０（ａ）に示すように、溝１０５の内部に素子分離絶縁膜１０８が形成される。
【０１５９】
次いで、図３０（ｂ）に示すように、耐酸化膜１０３及び初期酸化膜１０２を除去する。
【０１６０】
その後、図３０（ｃ）に示すように、半導体基板１上に犠牲酸化膜１０９を形成する。
【０１６１】
続いて、図３０（ｄ）に示すように、薄い方のゲート絶縁膜（第２のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第２の素子活性領域）に開口部を備えたレジスト１１０を形成する。そして、犠牲酸化膜１０９を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部１１１ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を５×１０１２ｃｍ−２とする。
【０１６２】
次に、図３１（ａ）に示すように、レジスト１１０を除去し、全面に耐酸化膜１１２を形成する。
【０１６３】
次いで、図３１（ｂ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト１１３を形成する。そして、レジスト１１３をマスクとして耐酸化膜１１２に対してドライエッチングを行う。このとき、犠牲酸化膜１０９は、素子活性領域をゴミやダメージから保護するために残存させる。
【０１６４】
その後、図３１（ｃ）に示すように、レジスト１１３を残存させたまま、犠牲酸化膜１０９に対して、例えばフッ酸を用いたウェットエッチングを行う。この結果、素子分離絶縁膜１０８の表層部も若干除去される。
【０１６５】
続いて、図３１（ｄ）に示すように、レジスト１１３を除去し、露出した半導体基板１の表面に、厚い方のゲート酸化膜（第１のゲート絶縁膜）１１４を形成する。このゲート酸化膜１１４は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部１１１ａ中の不純物が拡散し、不純物拡散層１１１が形成される。また、耐酸化膜１１２の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【０１６６】
次に、フッ酸処理を行うことにより、耐酸化膜１１２の表面に形成された薄い酸化膜を除去した後、図３２（ａ）に示すように、耐酸化膜１１２及び犠牲酸化膜１０９を順次除去する。
【０１６７】
次いで、図３２（ｂ）に示すように、露出した半導体基板１の表面に、薄い方のゲート酸化膜（第２のゲート絶縁膜）１１５を形成する。このゲート酸化膜１１５は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜１１４の表面も若干酸化される。
【０１６８】
その後、図３２（ｃ）に示すように、ポリシリコン膜等の導電体膜１１６を全面に形成する。導電体膜１１６の成膜温度は、例えば６２０℃とし、導電体膜１１６の厚さは、例えば３００ｎｍとする。
【０１６９】
続いて、図３２（ｄ）に示すように、マスク（図示せず）を用いて導電体膜１１６をパターニングすることにより、ゲート電極１１７及び１１８を形成する。ゲート電極１１７は厚い方のゲート酸化膜１１４上に形成し、ゲート電極１１８は薄い方のゲート酸化膜１１５上に形成する。また、ゲート電極１１７及び１１８の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【０１７０】
そして、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して、半導体装置を完成させる。
【０１７１】
ＳＴＩの素子分離領域は、上述のように、ＬＯＣＯＳの素子分離領域よりもエッチングされやすく、また、エッチングされたときの特性への影響が大きい。本実施形態によれば、ＳＴＩによる素子分離領域でも、ゲート絶縁膜を除去する必要がないため、素子分離領域のエッチングを防止することができる。
【０１７２】
（第１１の実施形態）
次に、本発明の第１１の実施形態について説明する。第１１の実施形態では、２種類の厚さのゲート絶縁膜を形成すると共に、ＬＯＣＯＳ法により、厚さが異なる２種類の素子分離領域を形成する。このとき、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタが形成される素子活性領域（第１の素子活性領域）を区画する素子分離領域（第１の素子分離領域）の厚さを、薄い方のゲート絶縁膜（第２のゲート絶縁膜）を備えたトランジスタが形成される素子活性領域（第２の素子活性領域）を区画する素子分離領域（第２の素子分離領域）の厚さよりも厚くする。図３３乃至図３６は、本発明の第１１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【０１７３】
先ず、図３３（ａ）に示すように、半導体基板１の表面に初期酸化膜１２１ａを形成し、その上に耐酸化膜１２２を形成する。初期酸化膜１２１ａは、例えば熱酸化により形成し、耐酸化膜１２２の厚さは、第１乃至第９の実施形態における耐酸化膜６よりも厚くする。
【０１７４】
次に、耐酸化膜１２２上に、薄い方の素子分離領域（第２の素子分離領域）を形成する予定の領域に開口部が設けられたレジスト（図示せず）を形成し、図３３（ｂ）に示すように、このレジストをマスクとして、耐酸化膜１２２に対してエッチングを行う。
【０１７５】
次いで、露出している初期酸化膜１２１ａを除去した後、レジストを除去し、図３３（ｃ）に示すように、ＬＯＣＯＳ法により薄い方の素子分離酸化膜（第２の素子分離領域）１２３を形成する。素子分離酸化膜１２３の形成では、例えばＨ２Ｏ及びＯ２を用い、素子分離酸化膜１２３の厚さは、例えば５００ｎｍ程度とする。
【０１７６】
その後、図３３（ｄ）に示すように、耐酸化膜１２２及び初期酸化膜１２１ａを除去する。
【０１７７】
続いて、図３４（ａ）に示すように、半導体基板１の表面に新たに初期酸化膜１２２ｂを形成し、その上に耐酸化膜１２４を形成する。初期酸化膜１２１ｂは、例えば熱酸化により形成し、耐酸化膜１２４の厚さは耐酸化膜１２２と同程度とする。
【０１７８】
次に、耐酸化膜１２４上に、厚い方の素子分離領域（第１の素子分離領域）を形成する予定の領域に開口部が設けられたレジスト（図示せず）を形成し、図３４（ｂ）に示すように、このレジストをマスクとして、耐酸化膜１２４に対してエッチングを行う。なお、厚い方の素子分離領域が形成される部分と薄い方の素子分離領域が形成される部分との境界では、厚い方の素子分離領域と薄い方の素子分離領域とが重なり合うようにレジストのパターンを形成する。
【０１７９】
次いで、露出している初期酸化膜１２１ｂを除去した後、レジストを除去し、図３４（ｃ）に示すように、ＬＯＣＯＳ法により厚い方の素子分離酸化膜（第１の素子分離領域）１２５を形成する。素子分離酸化膜１２５の形成では、例えばＨ２Ｏ及びＯ２を用い、素子分離酸化膜１２５の厚さは、例えば８００ｎｍ程度とする。
【０１８０】
その後、図３４（ｄ）に示すように、耐酸化膜１２４及び初期酸化膜１２１ｂを除去する。
【０１８１】
続いて、図３５（ａ）に示すように、半導体基板１上に犠牲酸化膜１２６を形成する。次に、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）及び／又は薄い方のゲート絶縁膜（第２のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第２の素子活性領域）に開口部を備えたレジスト（図示せず）を形成し、犠牲酸化膜１２６を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部（図示せず）を形成する。次いで、レジストを除去し、全面に耐酸化膜１２７を形成する。
【０１８２】
その後、図３５（ｂ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域に開口部を備えたレジスト１２８を形成する。そして、レジスト１２８をマスクとして耐酸化膜１２７に対してドライエッチングを行う。このとき、犠牲酸化膜１２６は、素子活性領域をゴミやダメージから保護するために残存させる。
【０１８３】
続いて、図３５（ｃ）に示すように、レジスト１２８を残存させたまま、犠牲酸化膜１２６に対して、例えばフッ酸を用いたウェットエッチングを行う。
【０１８４】
次に、図３５（ｄ）に示すように、レジスト１２８を除去し、露出した半導体基板１の表面に、厚い方のゲート酸化膜（第１のゲート絶縁膜）１２９を形成する。このゲート酸化膜１２９は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部（図示せず）中の不純物が拡散し、不純物拡散層（図示せず）が形成される。また、耐酸化膜１２７の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【０１８５】
次いで、フッ酸処理を行うことにより、耐酸化膜１２７の表面に形成された薄い酸化膜を除去した後、図３６（ａ）に示すように、耐酸化膜１２７及び犠牲酸化膜１２６を順次除去する。その後、露出した半導体基板１の表面に、薄い方のゲート酸化膜（第２のゲート絶縁膜）１３０を形成する。このゲート酸化膜１３０は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜１２９の表面も若干酸化される。
【０１８６】
その後、ポリシリコン膜等の導電体膜（図示せず）を全面に形成し、図３６（ｂ）に示すように、マスク（図示せず）を用いて導電体膜をパターニングすることにより、ゲート電極１３１及び１３２を形成する。ゲート電極１３１は厚い方のゲート酸化膜１２９上に形成し、ゲート電極１３２は薄い方のゲート酸化膜１３０上に形成する。また、ゲート電極１３１及び１３２の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【０１８７】
そして、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して、半導体装置を完成させる。
【０１８８】
このような第１１の実施形態によれば、２種類の厚さのＬＯＣＯＳによる素子分離領域を形成することにより、ゲート絶縁膜との境界近傍が薄くなりやすい素子分離領域のみを厚くすることが可能である。つまり、素子分離絶縁膜１２５の厚さを素子分離絶縁膜１２３のそれと同等とすると、図３７（ａ）に示すような薄膜化が生じやすい場合に、図３７（ｂ）に示すように、素子分離絶縁膜１２３よりも厚くしてバーズビークを長くすることにより、薄膜化が生じても特性に悪影響が及ばないようにすることができる。即ち、図３７（ａ）に示すような状態では、矢印で示す薄膜化が生じた部分でリーク等の不具合が生じやすいが、図３７（ｂ）に示す状態では、そのような不具合の発生を防止することができる。
【０１８９】
なお、ＬＯＣＯＳによって形成する素子分離領域（絶縁膜）のバーズビークの長さの調整は、素子分離領域の厚さのみならず、素子分離領域を形成する際に用いる初期酸化膜１２１ａ及び１２１ｂ並びに耐酸化膜１２２及び１２４の厚さを調整することによっても行うことができる。図４１は、耐酸化膜（Ｓｉ３Ｎ４膜）を除去した後の半導体基板３０１及び絶縁膜（素子分離絶縁膜）３０２の状態についてのシミュレーションの結果を示す図であり、図４２は、ゲート酸化膜を形成した後の半導体基板３０１及び絶縁膜（素子分離絶縁膜及びゲート酸化膜）３０３の状態についてのシミュレーションの結果を示す図である。図４１及び図４２では、初期酸化膜が最も薄く、耐酸化膜が最も厚い場合の状態を（ａ）に示し、初期酸化膜が最も厚く、耐酸化膜が最も薄い場合の状態を（ｃ）に示し、（ａ）と（ｃ）との中間の状態を（ｂ）に示している。図４１及び図４２に示すように、初期酸化膜が厚いほどバーズビークが長くなり、耐酸化膜が厚いほどバーズビークが短くなる。
【０１９０】
なお、厚いゲート絶縁膜を形成する予定の素子活性領域（第１の素子活性領域）内の耐酸化膜を除去する際に用いるレジストの第１の素子活性領域側の端部は、素子分離領域の端部から、以下に説明する長さだけ後退していることが好ましい。前述のように、耐酸化膜の除去の際に、素子分離領域も若干除去される。このため、レジストの端部が素子分離領域の第１の素子活性領域側の端部に近すぎると、当該端部の傾斜が急峻になり、耐酸化膜のパターニングのときに生じる僅かな段差とバーズビーク付近のくびれが大きい段差とが一致して特性が低下する虞がある。
【０１９１】
そこで、素子分離領域の端部（第１の素子活性領域側）からレジストの端部（第１の素子活性領域側）までの距離ｘを、図４３に示す作図を行ったときに、「ｙ／ｓｉｎα」の値よりも大きくすることが好ましい。ここで、ｙは、素子分離絶縁膜３１３及びゲート絶縁膜３１４のくびれた部分３１１（半導体基板３１２の表面）を基準とした素子分離絶縁膜３１３の最も厚い部分の高さであり、αはくびれた部分３１１とレジストの端部とを結ぶ線分の半導体基板３１２の表面からの傾きである。例えば、ｙが０．４μｍ、αが２０°の場合には、ｘは１．２μｍ（０．４／ｓｉｎ２０°）よりも大きくすることが好ましい。
【０１９２】
逆に、完成された半導体装置においては、素子分離領域の第１の素子活性領域側の部分で、素子分離領域の頂部に存在する屈曲部（段差の開始点）と素子分離領域のくびれ部とを結ぶ線分の傾き（角度）をαとし、屈曲部の半導体基板表面からの高さをｙとしたとき、くびれ部と屈曲部との間の平面視での距離ｘが「ｙ／ｓｉｎα」となっていれば、その製造工程でゲート電極の原料膜が素子分離領域の段差に残ることはなく、高い信頼性を短い工程で確保することができる。
【０１９３】
このように、初期酸化膜の厚さが決定され、耐酸化膜の厚さの調整範囲外でもバーズビーク付近のくびれの影響を最小としたデバイス構造によれば、素子分離領域が狭くなっていても、リークを生じさせることなく信頼性の高い半導体装置を得ることができる。
【０１９４】
以下、本発明の諸態様を付記としてまとめて記載する。
【０１９５】
（付記１） 半導体基板の表面に、第１の素子活性領域と第２の素子活性領域とを区画する素子分離領域を形成する工程と、
前記第１及び第２の素子活性領域内に犠牲酸化膜を形成する工程と、
前記犠牲酸化膜上に耐酸化膜を形成する工程と、
前記耐酸化膜及び前記犠牲酸化膜の前記第１の素子活性領域内の部分を除去する工程と、
前記第１の素子活性領域内に第１のゲート絶縁膜を形成する工程と、
前記耐酸化膜及び前記犠牲酸化膜の前記第２の素子活性領域内の部分を除去する工程と、
前記第２の素子活性領域内に、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を形成する工程と、
前記第１及び第２のゲート絶縁膜上にゲート電極を形成する工程と、
前記第１及び第２の素子活性領域内において、前記半導体基板の表面にソース及びドレインを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【０１９６】
（付記２） 前記耐酸化膜の厚さを１５ｎｍ乃至５０ｎｍとすることを特徴とする付記１に記載の半導体装置の製造方法。
【０１９７】
（付記３） 前記耐酸化膜の厚さを２５ｎｍ以下とすることを特徴とする付記２に記載の半導体装置の製造方法。
【０１９８】
（付記４） 前記犠牲酸化膜の厚さを５０ｎｍ以下とすることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【０１９９】
（付記５） 前記第１のゲート絶縁膜を、ドライ酸素を用いた熱酸化により形成することを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
【０２００】
（付記６） 前記耐酸化膜を形成する工程の前に、前記犠牲酸化膜を通して前記第１及び第２の素子活性領域の少なくともいずれかの領域にイオン注入を行う工程を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
【０２０１】
（付記７） 前記素子分離領域を形成する工程において、キャパシタ用の素子活性領域を区画し、
前記耐酸化膜を形成する工程の前に、前記犠牲酸化膜を通して前記キャパシタ用の素子活性領域内の半導体基板に下部電極用のイオン注入を行う工程を有し、
前記第１のゲート絶縁膜を形成する工程及び前記第２のゲート絶縁膜を形成する工程のいずれかにおいて、前記半導体基板の表面に容量絶縁膜を形成し、
前記ゲート電極を形成する工程において、前記容量絶縁膜の上に上部電極を形成することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。
【０２０２】
（付記８） 前記第１のゲート絶縁膜を形成する工程の後に、前記第一の素子活性領域を覆うレジストを形成する工程を有し、
前記耐酸化膜及び前記犠牲酸化膜の前記第２の素子活性領域内の部分を除去する工程の後に、前記レジストを除去する工程を有することを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。
【０２０３】
（付記９） 前記素子分離領域を形成する工程において、前記第１の素子活性領域を区画する第１の素子分離領域の形成と、前記第２の素子活性領域を区画する第２の素子分離領域の形成とを個別に行い、
前記第１の素子分離領域の厚さを前記第２の素子分離領域の厚さよりも厚くすることを特徴とする付記１乃至８のいずれか１項に記載の半導体装置の製造方法。
【０２０４】
（付記１０） 半導体基板の表面に形成され、第１の素子活性領域と第２の素子活性領域とを区画する素子分離絶縁膜と、
前記第１の素子活性領域内に形成され、第１のゲート絶縁膜を備えた第１のトランジスタと、
前記第２の素子活性領域内に形成され、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を備えた第２のトランジスタと、
を有し、
前記素子分離絶縁膜の中央部から前記第１の素子活性領域側に段差が形成されており、
前記素子分離絶縁膜の前記第１の素子活性領域側の端部にくびれ部が形成されており、
前記段差の前記中央部側の端部と前記くびれ部との平面視での距離をｘ、前記素子分離絶縁膜の頂部の前記半導体基板表面からの高さをｙ、前記くびれ部と前記段差の前記中央部側の端部とを結ぶ線分の前記半導体基板表面からの傾きをαとしたとき、ｘの値が数式「ｙ／ｓｉｎα」の値よりも大きいことを特徴とする半導体装置。
【０２０５】
【発明の効果】
以上詳述したように、本発明によれば、無用な第２の素子活性領域内での第１のゲート絶縁膜の形成を回避することができる。このため、第２の素子活性領域内の第１のゲート絶縁膜を除去する工程に伴う素子活性領域での段差の形成も回避できる。この結果、ゲート電極の原料となる導電体膜等の膜が段差に残存することもなくなり、高い信頼性を短い工程で得ることができるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】図１に引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】図２に引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図５】薄くなった絶縁膜を示す断面図である。
【図６】本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図７】図６に引き続き、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図８】図７に引き続き、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図９】本発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１０】図９に引き続き、本発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１１】図１０に引き続き、本発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１２】本発明の第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１３】図１２に引き続き、本発明の第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１４】図１３に引き続き、本発明の第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１５】図１４に引き続き、本発明の第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１６】本発明の第６の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１７】図１６に引き続き、本発明の第６の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１８】図１７に引き続き、本発明の第６の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１９】本発明の第７の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２０】図１９に引き続き、本発明の第７の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２１】図２０に引き続き、本発明の第７の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２２】本発明の第８の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２３】図２２に引き続き、本発明の第８の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２４】図２３に引き続き、本発明の第８の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２５】本発明の第９の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２６】図２５に引き続き、本発明の第９の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２７】図２６に引き続き、本発明の第９の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２８】種々の酸化方法と酸化量との関係を示すグラフである。
【図２９】本発明の第１０の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３０】図２９に引き続き、本発明の第１０の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３１】図３０に引き続き、本発明の第１０の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３２】図３１に引き続き、本発明の第１０の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３３】本発明の第１１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３４】図３３に引き続き、本発明の第１１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３５】図３４に引き続き、本発明の第１１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３６】図３５に引き続き、本発明の第１１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３７】絶縁膜のくびれた部分を比較して示す断面図である。
【図３８】従来の半導体装置の製造方法を工程順に示す断面図である。
【図３９】図３８に引き続き、従来の半導体装置の製造方法を工程順に示す断面図である。
【図４０】図３９に引き続き、従来の半導体装置の製造方法を工程順に示す断面図である。
【図４１】耐酸化膜（Ｓｉ３Ｎ４膜）を除去した後の半導体基板及び絶縁膜（素子分離絶縁膜）の状態についてのシミュレーションの結果を示す図である。
【図４２】ゲート酸化膜を形成した後の半導体基板及び絶縁膜（素子分離絶縁膜及びゲート酸化膜）の状態についてのシミュレーションの結果を示す図である。
【図４３】素子分離領域に形成された段差とくびれ部との関係を示す断面図である。
【符号の説明】
１：半導体基板
２：素子分離領域
３：犠牲酸化膜
４、７、２１、３１、３３、６５、７１、７３：レジスト
５ａ、３２ａ、６２ａ、７２ａ：不純物導入部
５、３２、６２、７２：不純物拡散層
６：耐酸化膜
８、９：ゲート酸化膜
１０：導電体膜
１１、１２：ゲート電極
６４、７４：容量絶縁膜
６６、７５：上部電極
１０２、１２１ａ、１２１ｂ：初期酸化膜
１０３、１１２、１２２、１２４、１２７：耐酸化膜
１０４、１１０、１１３、１２８：レジスト
１０５：溝
１０６：酸化膜
１０７：絶縁膜
１０８、１２３、１２５：素子分離絶縁膜
１０９、１２６：犠牲酸化膜
１１１ａ：不純物導入部
１１１：不純物拡散層
１１４、１１５、１２９、１３０：ゲート酸化膜
１１６：導電体膜
１１７、１１８、１３１、１３２：ゲート電極
【発明の属する技術分野】
本発明は、互いに厚さが異なるゲート絶縁膜を備えた複数のトランジスタを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、１つのチップ内にゲート絶縁膜の厚さが異なる複数のトランジスタが形成されることがある。このような半導体装置は、次のようにして形成されている。図３８乃至図４０は、従来の半導体装置の製造方法を工程順に示す断面図である。
【０００３】
先ず、図３８（ａ）に示すように、ＬＯＣＯＳ法により素子分離領域２０２を半導体基板２０１の表面に形成する。
【０００４】
次に、図３８（ｂ）に示すように、露出している半導体基板２０１の表面に、厚い方のゲート酸化膜２０３を形成する。このゲート酸化膜２０３は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。
【０００５】
次いで、図３８（ｃ）に示すように、薄い方のゲート絶縁膜を備えたトランジスタを形成する予定の素子活性領域に開口部を備えたレジスト２０４を形成する。
【０００６】
その後、図３８（ｄ）に示すように、レジスト２０４をマスクとしてゲート酸化膜２０３に対するエッチングを行う。このエッチングでは、フッ酸を用いたドライエッチングを行うか、又はＣＦ４等のフロン系ガスを用いたドライエッチングを行う。このとき、素子分離領域２０２のレジスト２０４から露出している部分もエッチングされ、そこに段差２０５が形成される。
【０００７】
続いて、図３９（ａ）に示すように、レジスト２０４を除去する。
【０００８】
次に、図３９（ｂ）に示すように、露出した半導体基板２０１の表面に、薄い方のゲート酸化膜２０６を形成する。このゲート酸化膜２０６は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。
【０００９】
次いで、図３９（ｃ）に示すように、ポリシリコン膜等の導電体膜２０７を全面に形成する。導電体膜２０７の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【００１０】
その後、図３９（ｄ）に示すように、レジスト２０８を用いて導電体膜２０７をパターニングすることにより、ゲート電極２０９及び２１０を形成する。このとき、段差２０５内に導電体膜２０７の残部２１１が残る。
【００１１】
続いて、図４０（ａ）に示すように、レジスト２０８を除去する。
【００１２】
次に、図４０（ｂ）に示すように、導電体膜２０７の残部２１１を除去するためのレジスト２１２を形成する。レジスト２１２への開口部の形成に当たっては、素子分離領域２０２の段差２０５が形成されている側の開口距離Ｌ１に関し、残部２１１が十分に露出されるように開口距離Ｌ１を決定する。一方、素子分離領域２０２の段差２０５が形成されていない側の開口距離Ｌ２に関しては、マスクの位置合わせや、段差形成部分のばらつきを考慮し、確実に段差境界領域のレジストが開口するように開口距離Ｌ２を決める。
【００１３】
次いで、図４０（ｃ）に示すように、ウェットエッチングにより残部２１１を除去する。エッチング時間は段差２０５の深さＬ３に応じて決定する。段差２０５の深さＬ３はゲート酸化膜２０３が厚ければ厚いほど深くなる。
【００１４】
そして、ソース拡散層、ドレイン拡散層等を形成して半導体装置を完成させる。
【００１５】
【特許文献１】
特開２００２−１００６８３号公報
【特許文献２】
特開平５−２９１５８１号公報
【特許文献３】
特開平８−１３０２５０号公報
【特許文献４】
特開２０００−１６４７２６号公報
【特許文献５】
特開平１０−３０８４５４号公報
【特許文献６】
特開２００１−１５６１２号公報
【特許文献７】
特開平８−２６４４０２号公報
【特許文献８】
特開昭５９−１９４４７３号公報
【特許文献９】
米国特許第６４６１９１６号明細書
【特許文献１０】
米国特許第５８６１３４７号明細書
【特許文献１１】
米国特許第５０６１６５４号明細書
【特許文献１２】
米国特許第６１８４０９４号明細書
【００１６】
【発明が解決しようとする課題】
しかしながら、上述の方法で半導体装置を製造する場合には、リーク等の原因となる導電体膜２０７の残部２１１が形成されてしまうため、それを除去するためだけの工程が必要であり、コストの増加に繋がっている。また、段差２０５の深さＬ３が素子分離領域２０２の厚さの半分以上となるような場合には、素子分離領域の厚さを複数種類設定して形成する方法を採る必要がある。この場合には、工程数が更に増加してしまう。
【００１７】
特に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）によって素子分離領域を形成する場合には、溝へ埋め込む酸化膜としてＣＶＤ酸化膜を用いることが多く、このＣＶＤ酸化膜がエッチングされやすいため、段差が形成されやすい。また、段差が形成される位置が半導体基板により近くなるため、よりリーク等の不具合が発生しやすい。
【００１８】
特開平５−２９１５８１号公報（特許文献２）には、耐酸化膜を用いて素子分離領域の更なる酸化を防止する技術が記載されているが、その方法を採用しても段差を減少させることはほとんどできない。
【００１９】
本発明は、かかる問題点に鑑みてなされたものであって、素子分離領域での段差の形成を抑制して高い信頼性を短い工程で得ることができる半導体装置及びその製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本願発明者は、前記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【００２１】
本発明に係る半導体装置の製造方法では、先ず、半導体基板の表面に、第１の素子活性領域と第２の素子活性領域とを区画する素子分離領域を形成する。次に、前記第１及び第２の素子活性領域内に犠牲酸化膜を形成する。次いで、前記犠牲酸化膜上に耐酸化膜を形成する。その後、前記耐酸化膜及び前記犠牲酸化膜の前記第１の素子活性領域内の部分を除去する。続いて、前記第１の素子活性領域内に第１のゲート絶縁膜を形成する。次に、前記耐酸化膜及び前記犠牲酸化膜の前記第２の素子活性領域内の部分を除去する。次いで、前記第２の素子活性領域内に、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を形成する。その後、前記第１及び第２のゲート絶縁膜上にゲート電極を形成する。そして、前記第１及び第２の素子活性領域内において、前記半導体基板の表面にソース及びドレインを形成する。
【００２２】
本願発明においては、第１のゲート絶縁膜の形成の際に、第２の素子活性領域が耐酸化膜により覆われているため、無用な第２の素子活性領域内での第１のゲート絶縁膜の形成を回避することができる。この結果、第２の素子活性領域内の第１のゲート絶縁膜を除去する工程は全く必要とされず、この工程に伴って素子活性領域がエッチングされて段差が形成されることもない。従って、ゲート電極の原料となる導電体膜等の膜が段差に残存することはなく、それを除去するためだけの工程が不要となる。このため、高い信頼性を短い工程で得ることができる。
【００２３】
なお、前記耐酸化膜の厚さを１５ｎｍ乃至５０ｎｍとすることにより、より確実に、第２の素子活性領域内での第１のゲート絶縁膜の形成を回避しながら、素子分離領域での段差の形成を抑制することができる。
【００２４】
また、前記犠牲酸化膜の厚さを５０ｎｍ以下とすることにより、第２の素子活性領域内での第１のゲート絶縁膜の形成をより一層確実に回避することができる。
【００２５】
更に、前記第１のゲート絶縁膜を、ドライ酸素を用いた熱酸化により形成することにより、その際に残存している耐酸化膜表面の酸化を抑制することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について添付の図面を参照して具体的に説明する。
【００２７】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１乃至図３は、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。第１の実施形態では、ゲート電極の厚さが相異なる２種類のＭＯＳトランジスタを備えた半導体装置を形成する。
【００２８】
先ず、図１（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。
【００２９】
次に、図１（ｂ）に示すように、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【００３０】
次いで、図１（ｃ）に示すように、薄い方のゲート絶縁膜（第２のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第２の素子活性領域）に開口部を備えたレジスト４を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部５ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を２×１０１２ｃｍ−２とする。なお、犠牲酸化膜３の厚さは、５０ｎｍ以下とすることが好ましい。これは、犠牲酸化膜３の厚さが５０ｎｍを超えていると、後述の耐酸化膜６による半導体基板１の表面の酸化を防止する効果が低下するためである。
【００３１】
その後、図１（ｄ）に示すように、レジスト４を除去し、全面に、後の工程で半導体基板１の表面が酸化することを防止する耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、後述の図２（ａ）に示す工程で犠牲酸化膜３が十分に残存し、かつ素子分離領域２がほとんどエッチングされないようにするために５０ｎｍ以下であることが好ましく、２５ｎｍ以下であることがより好ましい。また、半導体基板１の耐酸化膜６に覆われている領域の酸化を防止するためには１５ｎｍ以上であることが好ましい。
【００３２】
続いて、図２（ａ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト７を形成する。そして、レジスト７をマスクとして耐酸化膜６に対してドライエッチングを行う。このとき、犠牲酸化膜３は、素子活性領域をゴミやダメージから保護するために残存させる。また、耐酸化膜６の厚さは、例えば２０ｎｍ程度と薄いため、耐酸化膜６を容易に除去することが可能であり、このドライエッチングによってもレジスト７の変質、特に熱の影響による変質はほとんど生じない。
【００３３】
次に、図２（ｂ）に示すように、レジスト７を残存させたまま、犠牲酸化膜３に対して、例えばフッ酸を用いたウェットエッチングを行う。このとき、犠牲酸化膜３の厚さは２０ｎｍ程度であるため、素子分離領域２には、後の工程で導電体膜が残存するほどの段差は形成されない。
【００３４】
次いで、図２（ｃ）に示すように、レジスト７に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。なお、本実施形態では、上述のように、耐酸化膜６に対するドライエッチングの際にレジスト７の変質が生じないため、ウェットエッチングのみであっても十分にレジスト７を除去することができる。即ち、従来のように厚い窒化膜等を形成している場合には、そのドライエッチングの際にレジストが変質してドライアッシングを行う必要があるが、本実施形態ではその必要がない。
【００３５】
その後、図２（ｄ）に示すように、露出した半導体基板１の表面に、厚い方のゲート酸化膜（第１のゲート絶縁膜）８を形成する。このゲート酸化膜８は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部５ａ中の不純物が拡散し、不純物拡散層５が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【００３６】
続いて、フッ酸処理を行うことにより、耐酸化膜６の表面に形成された薄い酸化膜を除去した後、図３（ａ）に示すように、耐酸化膜６及び犠牲酸化膜３を順次除去する。このときも、犠牲酸化膜３の厚さは２０ｎｍ程度であるため、素子分離領域２には、後の工程で導電体膜が残存するほどの段差は形成されない。
【００３７】
次に、図３（ｂ）に示すように、露出した半導体基板１の表面に、薄い方のゲート酸化膜（第２のゲート絶縁膜）９を形成する。このゲート酸化膜９は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８の表面も若干酸化される。
【００３８】
次に、図３（ｃ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【００３９】
次いで、図３（ｄ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び１２を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成し、ゲート電極１２は薄い方のゲート酸化膜９上に形成する。また、ゲート電極１１及び１２の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【００４０】
そして、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して、半導体装置を完成させる。
【００４１】
このような第１の実施形態によれば、厚いゲート酸化膜８を形成する際に、後に薄いゲート酸化膜９を形成する予定の領域（第２の素子活性領域）が耐酸化膜６で覆われているため、この領域にはゲート酸化膜８は形成されない。従って、図３８乃至図４０に示す従来の方法のように厚いゲート酸化膜を除去する必要がなくなるため、素子分離領域２に大きな段差が形成されることはない。ゲート酸化膜８を形成する予定の領域（第１の素子活性領域）内の耐酸化膜６を除去する際に素子分離領域２が若干エッチングされるが、その量は極めて小さく、後に導電体膜１０の残部が残るようなことはない。この結果、ゲート電極の原料膜である導電体膜の残部を除去する工程は不要となり、低コストでリーク等の不具合が生じにくい高い信頼性の半導体装置を得ることができる。
【００４２】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図４（ａ）乃至（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。第２の実施形態でも、ゲート電極の厚さが相異なる２種類のＭＯＳトランジスタを備えた半導体装置を形成する。
【００４３】
第２の実施形態では、先ず、第１の実施形態と同様にして、素子分離領域２の形成（図１（ａ））から犠牲酸化膜３の除去（図２（ｂ））までの工程を行う。次に、図４（ａ）に示すように、第１の実施形態と同様にして、レジスト７を除去する。次いで、図４（ｂ）に示すように、第１の実施形態と同様にして、ゲート酸化膜８を形成する。
【００４４】
その後、図４（ｃ）に示すように、ゲート酸化膜８を覆うと共に、残存している耐酸化膜６を露出するレジスト２１を形成する。レジスト２１と耐酸化膜６との間隔は、例えば１μｍ程度とする。
【００４５】
続いて、耐酸化膜６の表面に存在する薄い酸化膜をフッ酸処理で除去した後、図４（ｄ）に示すように、レジスト２１をマスクとして耐酸化膜６及び犠牲酸化膜３を順次除去する。
【００４６】
次に、レジスト２１を除去する。そして、第１の実施形態と同様にして、ゲート酸化膜９の形成（図３（ｂ））以降の工程を行うことにより、半導体装置を完成させる。
【００４７】
このような第２の実施形態によれば、第１の実施形態と同様の効果が得られるだけでなく、ゲート酸化膜８の薄膜化を防止することができる。即ち、第１の実施形態では、耐酸化膜６の表面に形成された薄い酸化膜を除去するために行うフッ酸処理の際にゲート酸化膜８が若干薄くなってしまうが、第２の実施形態では、このフッ酸処理の際にゲート酸化膜８がレジスト２１により覆われているので、ゲート酸化膜８が薄くなることはない。
【００４８】
また、第２の実施形態によれば、次のような効果も得られる。第１の実施形態では、図５に示すように、素子分離領域２のゲート酸化膜８と接する部分の近傍、即ちバーズビーク及びその近傍に、ゲート酸化膜８を形成するための酸化後に、その厚さがゲート酸化膜８の中央部よりも薄い部分が形成されてしまう。このような現象は素子分離領域２のバーズビーク付近に作用する界面の応力によるものであると考えられる。これに対し、第２の実施形態では、レジスト２１でゲート酸化膜８を覆った状態でゲート酸化膜９を形成するので、上述のような膜厚が薄い部分の形成を抑制することができる。
【００４９】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図６乃至図８は、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。第３の実施形態でも、ゲート電極の厚さが相異なる２種類のＭＯＳトランジスタを備えた半導体装置を形成する。
【００５０】
先ず、図６（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。
【００５１】
次に、図６（ｂ）に示すように、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＤｒｙＯ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【００５２】
次いで、図６（ｃ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト３１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部３２ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を５×１０１２ｃｍ−２とする。
【００５３】
その後、図６（ｄ）に示すように、レジスト３１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【００５４】
続いて、図７（ａ）に示すように、厚い方のゲート絶縁膜を備えたトランジスタを形成する予定の素子活性領域に開口部を備えたレジスト３３を形成する。そして、レジスト３３をマスクとして耐酸化膜６に対してドライエッチングを行う。このとき、犠牲酸化膜３は、素子活性領域をゴミやダメージから保護するために残存させる。また、耐酸化膜６の厚さは、例えば２０ｎｍ程度と薄いため、このドライエッチングによってもレジスト３３の変質、特に熱の影響による変質はほとんど生じない。
【００５５】
次に、図７（ｂ）に示すように、レジスト３３を残存させたまま、犠牲酸化膜３に対して、例えばフッ酸を用いたウェットエッチングを行う。
【００５６】
次いで、図７（ｃ）に示すように、レジスト３３に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。
【００５７】
その後、図７（ｄ）に示すように、露出した半導体基板１の表面に、厚い方のゲート酸化膜８を形成する。このゲート酸化膜８は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部３２ａ中の不純物が拡散し、不純物拡散層３２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【００５８】
続いて、フッ酸処理を行うことにより、耐酸化膜６の表面に形成された薄い酸化膜を除去した後、図８（ａ）に示すように、耐酸化膜６及び犠牲酸化膜３を順次除去する。
【００５９】
次に、図８（ｂ）に示すように、露出した半導体基板１の表面（第２の素子活性領域）に、薄い方のゲート酸化膜（第２のゲート絶縁膜）９を形成する。このゲート酸化膜９は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８の表面も若干酸化される。
【００６０】
次に、図８（ｃ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【００６１】
次いで、図８（ｄ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び１２を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成し、ゲート電極１２は薄い方のゲート酸化膜９上に形成する。また、ゲート電極１１及び１２の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【００６２】
そして、第１の実施形態と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【００６３】
このような第３の実施形態によっても第１の実施形態と同様の効果が得られる。
【００６４】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図９乃至図１１は、本発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。第４の実施形態でも、ゲート電極の厚さが相異なる２種類のＭＯＳトランジスタを備えた半導体装置を形成する。
【００６５】
先ず、図９（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。
【００６６】
次に、図９（ｂ）に示すように、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【００６７】
次いで、図９（ｃ）に示すように、薄い方のゲート絶縁膜（第２のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第２の素子活性領域）に開口部を備えたレジスト４を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部５ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を２×１０１２ｃｍ−２とする。
【００６８】
その後、図９（ｄ）に示すように、レジスト４を除去し、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト３１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部３２ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を５×１０１１ｃｍ−２とする。
【００６９】
続いて、図１０（ａ）に示すように、レジスト３１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【００７０】
次に、図１０（ｂ）に示すように、厚い方のゲート絶縁膜を備えたトランジスタを形成する予定の素子活性領域に開口部を備えたレジスト７を形成する。そして、レジスト７をマスクとして耐酸化膜６に対してドライエッチングを行う。このとき、犠牲酸化膜３は、素子活性領域をゴミやダメージから保護するために残存させる。また、耐酸化膜６の厚さは、例えば２０ｎｍ程度と薄いため、このドライエッチングによってもレジスト３３の変質、特に熱の影響による変質はほとんど生じない。
【００７１】
次いで、図１０（ｃ）に示すように、レジスト７を残存させたまま、犠牲酸化膜３に対して、例えばフッ酸を用いたウェットエッチングを行う。
【００７２】
その後、図１０（ｄ）に示すように、レジスト７に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。続いて、露出した半導体基板１の表面に、厚い方のゲート酸化膜８を形成する。このゲート酸化膜８は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部５ａ及び３２ａ中の不純物が拡散し、不純物拡散層５及び３２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【００７３】
次に、フッ酸処理を行うことにより、耐酸化膜６の表面に形成された薄い酸化膜を除去した後、図１０（ａ）に示すように、耐酸化膜６及び犠牲酸化膜３を順次除去する。
【００７４】
次いで、図１０（ｂ）に示すように、露出した半導体基板１の表面に、薄い方のゲート酸化膜（第２のゲート絶縁膜）９を形成する。このゲート酸化膜９は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８の表面も若干酸化される。
【００７５】
その後、図１０（ｃ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【００７６】
続いて、図１０（ｄ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び１２を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成し、ゲート電極１２は薄い方のゲート酸化膜９上に形成する。また、ゲート電極１１及び１２の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【００７７】
そして、第１の実施形態等と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【００７８】
このような第４の実施形態によっても第１の実施形態と同様の効果が得られる。
【００７９】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。第５の実施形態は、第３の実施形態に対して第２の実施形態を適用したものである。図１２乃至図１５は、本発明の第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００８０】
先ず、図１２（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。
【００８１】
次に、図１２（ｂ）に示すように、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【００８２】
次いで、図１２（ｃ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト３１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部３２ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を５×１０１１ｃｍ−２とする。
【００８３】
その後、図１２（ｄ）に示すように、レジスト３１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【００８４】
続いて、図１３（ａ）に示すように、厚い方のゲート絶縁膜を備えたトランジスタを形成する予定の素子活性領域に開口部を備えたレジスト３３を形成する。そして、レジスト３３をマスクとして耐酸化膜６に対してドライエッチングを行う。このとき、犠牲酸化膜３は、素子活性領域をゴミやダメージから保護するために残存させる。また、耐酸化膜６の厚さは、例えば２０ｎｍ程度と薄いため、このドライエッチングによってもレジスト３３の変質、特に熱の影響による変質はほとんど生じない。
【００８５】
次に、図１３（ｂ）に示すように、レジスト３３を残存させたまま、犠牲酸化膜３に対して、例えばフッ酸を用いたウェットエッチングを行う。
【００８６】
次いで、図１３（ｃ）に示すように、レジスト３３に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。
【００８７】
その後、図１３（ｄ）に示すように、露出した半導体基板１の表面に、厚い方のゲート酸化膜８を形成する。このゲート酸化膜８は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部３２ａ中の不純物が拡散し、不純物拡散層３２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【００８８】
続いて、図１４（ａ）に示すように、ゲート酸化膜８を覆うと共に、残存している耐酸化膜６を露出するレジスト２１を形成する。レジスト２１と耐酸化膜６との間隔は、例えば１μｍ程度とする。
【００８９】
次に、耐酸化膜６の表面に存在する薄い酸化膜をフッ酸処理で除去した後、図１４（ｂ）に示すように、レジスト２１をマスクとして耐酸化膜６及び犠牲酸化膜３を順次除去する。
【００９０】
次いで、図１４（ｃ）に示すように、レジスト２１を除去する。
【００９１】
その後、図１４（ｄ）に示すように、露出した半導体基板１の表面（第２の素子活性領域）に、薄い方のゲート酸化膜（第２のゲート絶縁膜）９を形成する。このゲート酸化膜９は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８の表面も若干酸化される。
【００９２】
続いて、図１５（ａ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【００９３】
次に、図１５（ｂ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び１２を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成し、ゲート電極１２は薄い方のゲート酸化膜９上に形成する。また、ゲート電極１１及び１２の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【００９４】
そして、第１の実施形態と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【００９５】
このような第５の実施形態によれば、第２の実施形態と同様の効果が得られる。なお、第３の実施形態だけでなく、第４の実施形態に対して第２の実施形態を適用してもよい。
【００９６】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。図１６乃至図１８は、本発明の第６の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。第６の実施形態では、ゲート電極の厚さが相異なる２種類のＭＯＳトランジスタの他に、容量絶縁膜の厚さが厚い方のゲート絶縁膜の厚さと等しいキャパシタを備えた半導体装置を形成する。
【００９７】
先ず、図１６（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。次に、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【００９８】
次いで、図１６（ｂ）に示すように、キャパシタを形成する予定の素子活性領域に開口部を備えたレジスト６１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部６２ａを形成する。イオン注入では、例えば、加速エネルギを６０ｋｅＶとし、イオン種として砒素を用い、ドーズ量を１×１０１５ｃｍ−２とする。
【００９９】
その後、図１６（ｃ）に示すように、レジスト６１を除去し、薄い方のゲート絶縁膜（第２のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第２の素子活性領域）に開口部を備えたレジスト４を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部５ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を２×１０１２ｃｍ−２とする。
【０１００】
続いて、図１６（ｄ）に示すように、レジスト４を除去し、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト３１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部３２ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を５×１０１１ｃｍ−２とする。
【０１０１】
次に、図１７（ａ）に示すように、レジスト３１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【０１０２】
次いで、図１７（ｂ）に示すように、厚い方のゲート絶縁膜を備えたトランジスタを形成する予定の素子活性領域及びキャパシタを形成する予定の素子活性領域に開口部を備えたレジスト６３を形成する。そして、レジスト６３をマスクとして耐酸化膜６及び犠牲酸化膜３を除去する。
【０１０３】
続いて、図１７（ｃ）に示すように、レジスト６３に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。続いて、露出した半導体基板１の表面に、厚い方のゲート酸化膜８及び容量絶縁膜６４を形成する。ゲート酸化膜８及び容量絶縁膜６４は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部５ａ、３２ａ及び６２ａ中の不純物が拡散し、不純物拡散層５、３２及び６２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【０１０４】
次に、図１７（ｄ）に示すように、ゲート酸化膜８及び容量絶縁膜６４を覆うと共に、残存している耐酸化膜６を露出するレジスト６５を形成する。レジスト６５と耐酸化膜６との間隔は、例えば１μｍ程度とする。
【０１０５】
次いで、耐酸化膜６の表面に存在する薄い酸化膜をフッ酸処理で除去した後、レジスト６５をマスクとして耐酸化膜６及び犠牲酸化膜３を順次除去する。その後、図１８（ａ）に示すように、レジスト６５を除去する。
【０１０６】
続いて、図１８（ｂ）に示すように、露出した半導体基板１の表面に、薄い方のゲート酸化膜（第２のゲート絶縁膜）９を形成する。このゲート酸化膜９は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８及び容量絶縁膜６４の表面も若干酸化される。
【０１０７】
次に、図１８（ｃ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【０１０８】
次に、図１８（ｄ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び１２並びに上部電極６６を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成し、ゲート電極１２は薄い方のゲート酸化膜９上に形成する。また、ゲート電極１１及び１２の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【０１０９】
そして、第１の実施形態と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【０１１０】
このような第６の実施形態によれば、ゲート絶縁膜の厚さが異なる２種類のＭＯＳトランジスタと同時にキャパシタを形成することができる。
【０１１１】
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。第６の実施形態では、厚い方のゲート絶縁膜と同時に容量絶縁膜を形成しているが、第７の実施形態では、薄い方のゲート絶縁膜と同時に容量絶縁膜を形成する。図１９乃至図２１は、本発明の第７の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【０１１２】
先ず、図１９（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。
【０１１３】
次に、図１９（ｂ）に示すように、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【０１１４】
次いで、図１９（ｃ）に示すように、キャパシタを形成する予定の素子活性領域に開口部を備えたレジスト７１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部７２ａを形成する。イオン注入では、例えば、加速エネルギを６０ｋｅＶとし、イオン種として砒素を用い、ドーズ量を１×１０１５ｃｍ−２とする。
【０１１５】
その後、図１９（ｄ）に示すように、レジスト７１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【０１１６】
続いて、図２０（ａ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト７３を形成する。そして、レジスト７３をマスクとして耐酸化膜６に対してドライエッチングを行う。このとき、犠牲酸化膜３は、素子活性領域をゴミやダメージから保護するために残存させる。また、耐酸化膜６の厚さは、例えば２０ｎｍ程度と薄いため、このドライエッチングによってもレジスト７３の変質、特に熱の影響による変質はほとんど生じない。
【０１１７】
次に、図２０（ｂ）に示すように、レジスト７３を残存させたまま、犠牲酸化膜３に対して、例えばフッ酸を用いたウェットエッチングを行う。
【０１１８】
次いで、図２０（ｃ）に示すように、レジスト７３に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。
【０１１９】
その後、図２０（ｄ）に示すように、露出した半導体基板１の表面に、厚い方のゲート酸化膜８を形成する。このゲート酸化膜８は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部７２ａ中の不純物が拡散し、不純物拡散層７２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【０１２０】
続いて、耐酸化膜６の表面に存在する薄い酸化膜をフッ酸処理で除去した後、図２１（ａ）に示すように、耐酸化膜６及び犠牲酸化膜３を順次除去する。このとき、第２の実施形態及び第６の実施形態のように、レジストを用いてゲート酸化膜８を保護しておくことが好ましい。
【０１２１】
次に、図２１（ｂ）に示すように、露出した半導体基板１の表面（第２の素子活性領域）に、容量絶縁膜７４及び薄い方のゲート酸化膜（第２のゲート絶縁膜：図示せず）を形成する。容量絶縁膜７４及び薄いゲート酸化膜は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８の表面も若干酸化される。
【０１２２】
次いで、図２１（ｃ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【０１２３】
その後、図２１（ｄ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び上部電極７５を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成する。また、ゲート電極１１及び上部電極７５と同時に薄いゲート酸化膜上にもゲート電極（図示せず）を形成する。ゲート電極１１の幅（ゲート長）は、例えば５μｍ程度とする。
【０１２４】
そして、第１の実施形態と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【０１２５】
（第８の実施形態）
次に、本発明の第８の実施形態について説明する。第６の実施形態では、犠牲絶縁膜を通して厚い方のゲート絶縁膜の下にイオン注入を行っているが、第８の実施形態では、犠牲絶縁膜を通したイオン注入はキャパシタを形成する予定の領域のみとする。図２２乃至図２４は、本発明の第８の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【０１２６】
先ず、図２２（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。
【０１２７】
次に、図２２（ｂ）に示すように、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【０１２８】
次いで、図２２（ｃ）に示すように、キャパシタを形成する予定の素子活性領域に開口部を備えたレジスト６１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部６２ａを形成する。イオン注入では、例えば、加速エネルギを６０ｋｅＶとし、イオン種として砒素を用い、ドーズ量を１×１０１５ｃｍ−２とする。
【０１２９】
その後、図２２（ｄ）に示すように、レジスト６１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【０１３０】
続いて、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）及びキャパシタを形成する予定の素子活性領域に開口部を備えたレジスト（図示せず）を形成する。そして、図２３（ａ）に示すように、このレジストをマスクとして耐酸化膜６に対してドライエッチングを行う。このとき、犠牲酸化膜３は、素子活性領域をゴミやダメージから保護するために残存させる。また、耐酸化膜６の厚さは、例えば２０ｎｍ程度と薄いため、このドライエッチングによってもレジスト７３の変質、特に熱の影響による変質はほとんど生じない。なお、薄い方のゲート絶縁膜（第２のゲート絶縁膜）を形成する素子活性領域（第２の素子活性領域）は、図２２乃至図２４に図示していない。
【０１３１】
次に、図２３（ｂ）に示すように、レジスト（図示せず）を残存させたまま、犠牲酸化膜３に対して、例えばフッ酸を用いたウェットエッチングを行う。
【０１３２】
次いで、レジスト（図示せず）に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。その後、図２３（ｃ）に示すように、露出した半導体基板１の表面に、厚い方のゲート酸化膜８及び容量絶縁膜６４を形成する。ゲート酸化膜８及び容量絶縁膜６４は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部６２ａ中の不純物が拡散し、不純物拡散層６２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【０１３３】
続いて、耐酸化膜６（図２３（ｃ）には図示せず）の表面に存在する薄い酸化膜をフッ酸処理で除去した後、耐酸化膜６及び犠牲酸化膜３を順次除去する。このとき、第２の実施形態及び第６の実施形態のように、レジストを用いてゲート酸化膜８及び容量絶縁膜６４を保護しておくことが好ましい。次に、露出した半導体基板１の表面に、薄い方のゲート酸化膜（第２のゲート絶縁膜：図示せず）を形成する。薄いゲート酸化膜は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８及び容量絶縁膜６４の表面も若干酸化される。
【０１３４】
次いで、図２３（ｄ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【０１３５】
その後、図２４に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１及び上部電極６６を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成する。また、ゲート電極１１及び上部電極６６と同時に薄いゲート酸化膜上にもゲート電極（図示せず）を形成する。ゲート電極１１の幅（ゲート長）は、例えば５μｍ程度とする。
【０１３６】
そして、第１の実施形態と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【０１３７】
（第９の実施形態）
次に、本発明の第９の実施形態について説明する。第６の実施形態では、厚い方のゲート絶縁膜と同時に容量絶縁膜を形成しているが、第９の実施形態では、厚い方のゲート絶縁膜と同時に容量絶縁膜を形成するだけでなく、薄い方のゲート絶縁膜と同時に他の容量絶縁膜を形成する。図２５乃至図２７は、本発明の第９の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【０１３８】
先ず、図２５（ａ）に示すように、シリコン基板等の半導体基板１の表面に、選択的に素子分離領域２を例えばＬＯＣＯＳ法により形成する。次に、素子分離領域２により区画された素子活性領域内において、半導体基板１の表面に犠牲酸化膜３を形成する。犠牲酸化膜３は、例えば、ＨＣｌ／Ｏ２を用いて９５０℃の温度下で熱酸化により２０ｎｍ程度形成する。
【０１３９】
次いで、図２５（ｂ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト３１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、チャネルドーズのために半導体基板１の表面に不純物導入部３２ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を２×１０１２ｃｍ−２とする。
【０１４０】
その後、図２５（ｃ）に示すように、レジスト３１を除去し、薄い方の容量絶縁膜（第２の容量絶縁膜）を備えたキャパシタを形成する予定の素子活性領域に開口部を備えたレジスト７１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部７２ａを形成する。イオン注入では、例えば、加速エネルギを６０ｋｅＶとし、イオン種として砒素を用い、ドーズ量を１×１０１５ｃｍ−２とする。
【０１４１】
続いて、図２５（ｄ）に示すように、レジスト７１を除去し、厚い方の容量絶縁膜（第１の容量絶縁膜）を備えたキャパシタを形成する予定の素子活性領域に開口部を備えたレジスト６１を形成する。そして、犠牲酸化膜３を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部６２ａを形成する。イオン注入では、例えば、加速エネルギを６０ｋｅＶとし、イオン種として砒素を用い、ドーズ量を１×１０１５ｃｍ−２とする。
【０１４２】
次に、図２６（ａ）に示すように、レジスト６１を除去し、全面に耐酸化膜６を形成する。耐酸化膜６としては、例えば、７７５℃の温度下で２０ｎｍのＣＶＤ窒化膜を形成する。耐酸化膜６の厚さは、１５ｎｍ乃至５０ｎｍであることが好ましく、２５ｎｍ以下であることがより好ましい。
【０１４３】
次いで、図２６（ｂ）に示すように、厚い方のゲート絶縁膜を備えたトランジスタを形成する予定の素子活性領域及び厚い方の容量絶縁膜を備えたキャパシタを形成する予定の素子活性領域に開口部を備えたレジスト７３を形成する。そして、レジスト７３をマスクとして耐酸化膜６及び犠牲酸化膜３を除去する。
【０１４４】
その後、図２６（ｃ）に示すように、レジスト７３に対してエッチングを行う。エッチングとしては、ドライエッチング又はウェットエッチングのどちらを行ってもよい。続いて、露出した半導体基板１の表面に、厚い方のゲート酸化膜８及び容量絶縁膜６４を形成する。ゲート酸化膜８及び容量絶縁膜６４は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部３２ａ、６２ａ及び７２ａ中の不純物が拡散し、不純物拡散層３２、６２及び７２が形成される。また、耐酸化膜６の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【０１４５】
次に、耐酸化膜６の表面に存在する薄い酸化膜をフッ酸処理で除去した後、図２６（ａ）に示すように、耐酸化膜６及び犠牲酸化膜３を順次除去する。このとき、第２の実施形態及び第６の実施形態のように、レジストを用いてゲート酸化膜８を保護しておくことが好ましい。
【０１４６】
次いで、図２７（ａ）に示すように、露出した半導体基板１の表面（第２の素子活性領域を含む）に、容量絶縁膜７４及び薄い方のゲート酸化膜（第２のゲート絶縁膜：図示せず）を形成する。容量絶縁膜７４及び薄いゲート酸化膜は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜８及び容量絶縁膜６４の表面も若干酸化される。
【０１４７】
その後、図２７（ｂ）に示すように、ポリシリコン膜等の導電体膜１０を全面に形成する。導電体膜１０の成膜温度は、例えば６２０℃とし、導電体膜１０の厚さは、例えば３００ｎｍとする。
【０１４８】
その後、図２７（ｃ）に示すように、マスク（図示せず）を用いて導電体膜１０をパターニングすることにより、ゲート電極１１並びに上部電極６６及び７５を形成する。ゲート電極１１は厚い方のゲート酸化膜８上に形成する。上部電極６６は厚い方の容量絶縁膜６４上に形成し、上部電極７５は薄い方の容量絶縁膜７４上に形成する。また、ゲート電極１１並びに上部電極６６及び７５と同時に薄いゲート酸化膜上にもゲート電極（図示せず）を形成する。ゲート電極１１の幅（ゲート長）は、例えば５μｍ程度とする。
【０１４９】
そして、第１の実施形態と同様に、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して半導体装置を完成させる。
【０１５０】
なお、第１のゲート絶縁膜を形成する方法は限定されないが、ドライ酸素（Ｄｒｙ Ｏ２）を用いた熱酸化を行うことが好ましい。これは、第１のゲート絶縁膜を形成する際には、その時に残っている耐酸化膜の表面も若干酸化され、後にその部分を除去する必要がある。従って、耐酸化膜の表面の酸化量は少ない方が好ましい。図２８に種々の酸化方法と酸化量との関係を示す。但し、縦軸は、ＨＣｌ及びＯ２を用いた熱酸化を行った場合の酸化量で規格化してある。また、耐酸化膜の厚さは２０ｎｍとし、形成するゲート酸化膜の厚さは１００ｎｍとしている。図２８に示すように、ドライ酸素を用いた熱酸化での酸化量は、ＨＣｌ及びＯ２を用いた熱酸化よりも、Ｈ２Ｏ及びＯ２を用いた熱酸化よりも小さく最も好ましい。
【０１５１】
一般的に使用されるゲート酸化膜の酸化方式には、主に３つの方式があり、これらの特徴を表１に示す。
【０１５２】
【表１】
（第１０の実施形態）
次に、本発明の第１０の実施形態について説明する。第１０の実施形態は、本発明をＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）の素子分離に適用したものである。図２９乃至図３２は、本発明の第１０の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【０１５４】
先ず、図２９（ａ）に示すように、半導体基板１の表面に初期酸化膜１０２を形成し、その上に耐酸化膜１０３を形成する。初期酸化膜１０２は、例えば熱酸化により形成し、耐酸化膜１０３の厚さは、第１乃至第９の実施形態における耐酸化膜６よりも厚くする。次に、耐酸化膜１０３上に、素子分離領域を形成する予定の領域に開口部が設けられたレジスト１０４を形成する。
【０１５５】
次いで、図２９（ｂ）に示すように、レジスト１０４をマスクとして、耐酸化膜１０３及び初期酸化膜１０２に対してエッチングを行う。
【０１５６】
その後、図２９（ｃ）に示すように、レジスト１０４を除去し、耐酸化膜１０３をマスクとして半導体基板１に対するエッチングを行うことにより、半導体基板１の表面に溝１０５を形成する。
【０１５７】
続いて、図２９（ｄ）に示すように、熱酸化により溝１０５の表面に酸化膜１０６を形成した後、全面に厚さが５００ｎｍ程度のＣＶＤ酸化膜等の絶縁膜１０７を形成する。
【０１５８】
次に、耐酸化膜１０３をストッパとして絶縁膜１０７の研磨による平坦化を行う。この結果、図３０（ａ）に示すように、溝１０５の内部に素子分離絶縁膜１０８が形成される。
【０１５９】
次いで、図３０（ｂ）に示すように、耐酸化膜１０３及び初期酸化膜１０２を除去する。
【０１６０】
その後、図３０（ｃ）に示すように、半導体基板１上に犠牲酸化膜１０９を形成する。
【０１６１】
続いて、図３０（ｄ）に示すように、薄い方のゲート絶縁膜（第２のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第２の素子活性領域）に開口部を備えたレジスト１１０を形成する。そして、犠牲酸化膜１０９を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部１１１ａを形成する。イオン注入では、例えば、加速エネルギを３０ｋｅＶとし、イオン種としてボロンを用い、ドーズ量を５×１０１２ｃｍ−２とする。
【０１６２】
次に、図３１（ａ）に示すように、レジスト１１０を除去し、全面に耐酸化膜１１２を形成する。
【０１６３】
次いで、図３１（ｂ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）に開口部を備えたレジスト１１３を形成する。そして、レジスト１１３をマスクとして耐酸化膜１１２に対してドライエッチングを行う。このとき、犠牲酸化膜１０９は、素子活性領域をゴミやダメージから保護するために残存させる。
【０１６４】
その後、図３１（ｃ）に示すように、レジスト１１３を残存させたまま、犠牲酸化膜１０９に対して、例えばフッ酸を用いたウェットエッチングを行う。この結果、素子分離絶縁膜１０８の表層部も若干除去される。
【０１６５】
続いて、図３１（ｄ）に示すように、レジスト１１３を除去し、露出した半導体基板１の表面に、厚い方のゲート酸化膜（第１のゲート絶縁膜）１１４を形成する。このゲート酸化膜１１４は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部１１１ａ中の不純物が拡散し、不純物拡散層１１１が形成される。また、耐酸化膜１１２の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【０１６６】
次に、フッ酸処理を行うことにより、耐酸化膜１１２の表面に形成された薄い酸化膜を除去した後、図３２（ａ）に示すように、耐酸化膜１１２及び犠牲酸化膜１０９を順次除去する。
【０１６７】
次いで、図３２（ｂ）に示すように、露出した半導体基板１の表面に、薄い方のゲート酸化膜（第２のゲート絶縁膜）１１５を形成する。このゲート酸化膜１１５は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜１１４の表面も若干酸化される。
【０１６８】
その後、図３２（ｃ）に示すように、ポリシリコン膜等の導電体膜１１６を全面に形成する。導電体膜１１６の成膜温度は、例えば６２０℃とし、導電体膜１１６の厚さは、例えば３００ｎｍとする。
【０１６９】
続いて、図３２（ｄ）に示すように、マスク（図示せず）を用いて導電体膜１１６をパターニングすることにより、ゲート電極１１７及び１１８を形成する。ゲート電極１１７は厚い方のゲート酸化膜１１４上に形成し、ゲート電極１１８は薄い方のゲート酸化膜１１５上に形成する。また、ゲート電極１１７及び１１８の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【０１７０】
そして、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して、半導体装置を完成させる。
【０１７１】
ＳＴＩの素子分離領域は、上述のように、ＬＯＣＯＳの素子分離領域よりもエッチングされやすく、また、エッチングされたときの特性への影響が大きい。本実施形態によれば、ＳＴＩによる素子分離領域でも、ゲート絶縁膜を除去する必要がないため、素子分離領域のエッチングを防止することができる。
【０１７２】
（第１１の実施形態）
次に、本発明の第１１の実施形態について説明する。第１１の実施形態では、２種類の厚さのゲート絶縁膜を形成すると共に、ＬＯＣＯＳ法により、厚さが異なる２種類の素子分離領域を形成する。このとき、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタが形成される素子活性領域（第１の素子活性領域）を区画する素子分離領域（第１の素子分離領域）の厚さを、薄い方のゲート絶縁膜（第２のゲート絶縁膜）を備えたトランジスタが形成される素子活性領域（第２の素子活性領域）を区画する素子分離領域（第２の素子分離領域）の厚さよりも厚くする。図３３乃至図３６は、本発明の第１１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【０１７３】
先ず、図３３（ａ）に示すように、半導体基板１の表面に初期酸化膜１２１ａを形成し、その上に耐酸化膜１２２を形成する。初期酸化膜１２１ａは、例えば熱酸化により形成し、耐酸化膜１２２の厚さは、第１乃至第９の実施形態における耐酸化膜６よりも厚くする。
【０１７４】
次に、耐酸化膜１２２上に、薄い方の素子分離領域（第２の素子分離領域）を形成する予定の領域に開口部が設けられたレジスト（図示せず）を形成し、図３３（ｂ）に示すように、このレジストをマスクとして、耐酸化膜１２２に対してエッチングを行う。
【０１７５】
次いで、露出している初期酸化膜１２１ａを除去した後、レジストを除去し、図３３（ｃ）に示すように、ＬＯＣＯＳ法により薄い方の素子分離酸化膜（第２の素子分離領域）１２３を形成する。素子分離酸化膜１２３の形成では、例えばＨ２Ｏ及びＯ２を用い、素子分離酸化膜１２３の厚さは、例えば５００ｎｍ程度とする。
【０１７６】
その後、図３３（ｄ）に示すように、耐酸化膜１２２及び初期酸化膜１２１ａを除去する。
【０１７７】
続いて、図３４（ａ）に示すように、半導体基板１の表面に新たに初期酸化膜１２２ｂを形成し、その上に耐酸化膜１２４を形成する。初期酸化膜１２１ｂは、例えば熱酸化により形成し、耐酸化膜１２４の厚さは耐酸化膜１２２と同程度とする。
【０１７８】
次に、耐酸化膜１２４上に、厚い方の素子分離領域（第１の素子分離領域）を形成する予定の領域に開口部が設けられたレジスト（図示せず）を形成し、図３４（ｂ）に示すように、このレジストをマスクとして、耐酸化膜１２４に対してエッチングを行う。なお、厚い方の素子分離領域が形成される部分と薄い方の素子分離領域が形成される部分との境界では、厚い方の素子分離領域と薄い方の素子分離領域とが重なり合うようにレジストのパターンを形成する。
【０１７９】
次いで、露出している初期酸化膜１２１ｂを除去した後、レジストを除去し、図３４（ｃ）に示すように、ＬＯＣＯＳ法により厚い方の素子分離酸化膜（第１の素子分離領域）１２５を形成する。素子分離酸化膜１２５の形成では、例えばＨ２Ｏ及びＯ２を用い、素子分離酸化膜１２５の厚さは、例えば８００ｎｍ程度とする。
【０１８０】
その後、図３４（ｄ）に示すように、耐酸化膜１２４及び初期酸化膜１２１ｂを除去する。
【０１８１】
続いて、図３５（ａ）に示すように、半導体基板１上に犠牲酸化膜１２６を形成する。次に、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第１の素子活性領域）及び／又は薄い方のゲート絶縁膜（第２のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域（第２の素子活性領域）に開口部を備えたレジスト（図示せず）を形成し、犠牲酸化膜１２６を通してイオン注入を行うことにより、半導体基板１の表面に不純物導入部（図示せず）を形成する。次いで、レジストを除去し、全面に耐酸化膜１２７を形成する。
【０１８２】
その後、図３５（ｂ）に示すように、厚い方のゲート絶縁膜（第１のゲート絶縁膜）を備えたトランジスタを形成する予定の素子活性領域に開口部を備えたレジスト１２８を形成する。そして、レジスト１２８をマスクとして耐酸化膜１２７に対してドライエッチングを行う。このとき、犠牲酸化膜１２６は、素子活性領域をゴミやダメージから保護するために残存させる。
【０１８３】
続いて、図３５（ｃ）に示すように、レジスト１２８を残存させたまま、犠牲酸化膜１２６に対して、例えばフッ酸を用いたウェットエッチングを行う。
【０１８４】
次に、図３５（ｄ）に示すように、レジスト１２８を除去し、露出した半導体基板１の表面に、厚い方のゲート酸化膜（第１のゲート絶縁膜）１２９を形成する。このゲート酸化膜１２９は、例えば、乾燥（ｄｒｙ）Ｏ２を用いて１０００℃の温度下で熱酸化により１００ｎｍ程度形成する。このとき、不純物導入部（図示せず）中の不純物が拡散し、不純物拡散層（図示せず）が形成される。また、耐酸化膜１２７の表面も若干酸化され、図示しないが、そこにも酸化膜が形成される。
【０１８５】
次いで、フッ酸処理を行うことにより、耐酸化膜１２７の表面に形成された薄い酸化膜を除去した後、図３６（ａ）に示すように、耐酸化膜１２７及び犠牲酸化膜１２６を順次除去する。その後、露出した半導体基板１の表面に、薄い方のゲート酸化膜（第２のゲート絶縁膜）１３０を形成する。このゲート酸化膜１３０は、例えば、Ｈ２Ｏ及びＯ２を用いて８５０℃の温度下で熱酸化により１０ｎｍ程度形成する。このとき、ゲート酸化膜１２９の表面も若干酸化される。
【０１８６】
その後、ポリシリコン膜等の導電体膜（図示せず）を全面に形成し、図３６（ｂ）に示すように、マスク（図示せず）を用いて導電体膜をパターニングすることにより、ゲート電極１３１及び１３２を形成する。ゲート電極１３１は厚い方のゲート酸化膜１２９上に形成し、ゲート電極１３２は薄い方のゲート酸化膜１３０上に形成する。また、ゲート電極１３１及び１３２の幅（ゲート長）は、例えば、夫々５μｍ、０．６μｍ程度とする。
【０１８７】
そして、ソース拡散層、ドレイン拡散層、層間絶縁膜及び配線層等を形成して、半導体装置を完成させる。
【０１８８】
このような第１１の実施形態によれば、２種類の厚さのＬＯＣＯＳによる素子分離領域を形成することにより、ゲート絶縁膜との境界近傍が薄くなりやすい素子分離領域のみを厚くすることが可能である。つまり、素子分離絶縁膜１２５の厚さを素子分離絶縁膜１２３のそれと同等とすると、図３７（ａ）に示すような薄膜化が生じやすい場合に、図３７（ｂ）に示すように、素子分離絶縁膜１２３よりも厚くしてバーズビークを長くすることにより、薄膜化が生じても特性に悪影響が及ばないようにすることができる。即ち、図３７（ａ）に示すような状態では、矢印で示す薄膜化が生じた部分でリーク等の不具合が生じやすいが、図３７（ｂ）に示す状態では、そのような不具合の発生を防止することができる。
【０１８９】
なお、ＬＯＣＯＳによって形成する素子分離領域（絶縁膜）のバーズビークの長さの調整は、素子分離領域の厚さのみならず、素子分離領域を形成する際に用いる初期酸化膜１２１ａ及び１２１ｂ並びに耐酸化膜１２２及び１２４の厚さを調整することによっても行うことができる。図４１は、耐酸化膜（Ｓｉ３Ｎ４膜）を除去した後の半導体基板３０１及び絶縁膜（素子分離絶縁膜）３０２の状態についてのシミュレーションの結果を示す図であり、図４２は、ゲート酸化膜を形成した後の半導体基板３０１及び絶縁膜（素子分離絶縁膜及びゲート酸化膜）３０３の状態についてのシミュレーションの結果を示す図である。図４１及び図４２では、初期酸化膜が最も薄く、耐酸化膜が最も厚い場合の状態を（ａ）に示し、初期酸化膜が最も厚く、耐酸化膜が最も薄い場合の状態を（ｃ）に示し、（ａ）と（ｃ）との中間の状態を（ｂ）に示している。図４１及び図４２に示すように、初期酸化膜が厚いほどバーズビークが長くなり、耐酸化膜が厚いほどバーズビークが短くなる。
【０１９０】
なお、厚いゲート絶縁膜を形成する予定の素子活性領域（第１の素子活性領域）内の耐酸化膜を除去する際に用いるレジストの第１の素子活性領域側の端部は、素子分離領域の端部から、以下に説明する長さだけ後退していることが好ましい。前述のように、耐酸化膜の除去の際に、素子分離領域も若干除去される。このため、レジストの端部が素子分離領域の第１の素子活性領域側の端部に近すぎると、当該端部の傾斜が急峻になり、耐酸化膜のパターニングのときに生じる僅かな段差とバーズビーク付近のくびれが大きい段差とが一致して特性が低下する虞がある。
【０１９１】
そこで、素子分離領域の端部（第１の素子活性領域側）からレジストの端部（第１の素子活性領域側）までの距離ｘを、図４３に示す作図を行ったときに、「ｙ／ｓｉｎα」の値よりも大きくすることが好ましい。ここで、ｙは、素子分離絶縁膜３１３及びゲート絶縁膜３１４のくびれた部分３１１（半導体基板３１２の表面）を基準とした素子分離絶縁膜３１３の最も厚い部分の高さであり、αはくびれた部分３１１とレジストの端部とを結ぶ線分の半導体基板３１２の表面からの傾きである。例えば、ｙが０．４μｍ、αが２０°の場合には、ｘは１．２μｍ（０．４／ｓｉｎ２０°）よりも大きくすることが好ましい。
【０１９２】
逆に、完成された半導体装置においては、素子分離領域の第１の素子活性領域側の部分で、素子分離領域の頂部に存在する屈曲部（段差の開始点）と素子分離領域のくびれ部とを結ぶ線分の傾き（角度）をαとし、屈曲部の半導体基板表面からの高さをｙとしたとき、くびれ部と屈曲部との間の平面視での距離ｘが「ｙ／ｓｉｎα」となっていれば、その製造工程でゲート電極の原料膜が素子分離領域の段差に残ることはなく、高い信頼性を短い工程で確保することができる。
【０１９３】
このように、初期酸化膜の厚さが決定され、耐酸化膜の厚さの調整範囲外でもバーズビーク付近のくびれの影響を最小としたデバイス構造によれば、素子分離領域が狭くなっていても、リークを生じさせることなく信頼性の高い半導体装置を得ることができる。
【０１９４】
以下、本発明の諸態様を付記としてまとめて記載する。
【０１９５】
（付記１） 半導体基板の表面に、第１の素子活性領域と第２の素子活性領域とを区画する素子分離領域を形成する工程と、
前記第１及び第２の素子活性領域内に犠牲酸化膜を形成する工程と、
前記犠牲酸化膜上に耐酸化膜を形成する工程と、
前記耐酸化膜及び前記犠牲酸化膜の前記第１の素子活性領域内の部分を除去する工程と、
前記第１の素子活性領域内に第１のゲート絶縁膜を形成する工程と、
前記耐酸化膜及び前記犠牲酸化膜の前記第２の素子活性領域内の部分を除去する工程と、
前記第２の素子活性領域内に、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を形成する工程と、
前記第１及び第２のゲート絶縁膜上にゲート電極を形成する工程と、
前記第１及び第２の素子活性領域内において、前記半導体基板の表面にソース及びドレインを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【０１９６】
（付記２） 前記耐酸化膜の厚さを１５ｎｍ乃至５０ｎｍとすることを特徴とする付記１に記載の半導体装置の製造方法。
【０１９７】
（付記３） 前記耐酸化膜の厚さを２５ｎｍ以下とすることを特徴とする付記２に記載の半導体装置の製造方法。
【０１９８】
（付記４） 前記犠牲酸化膜の厚さを５０ｎｍ以下とすることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
【０１９９】
（付記５） 前記第１のゲート絶縁膜を、ドライ酸素を用いた熱酸化により形成することを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。
【０２００】
（付記６） 前記耐酸化膜を形成する工程の前に、前記犠牲酸化膜を通して前記第１及び第２の素子活性領域の少なくともいずれかの領域にイオン注入を行う工程を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置の製造方法。
【０２０１】
（付記７） 前記素子分離領域を形成する工程において、キャパシタ用の素子活性領域を区画し、
前記耐酸化膜を形成する工程の前に、前記犠牲酸化膜を通して前記キャパシタ用の素子活性領域内の半導体基板に下部電極用のイオン注入を行う工程を有し、
前記第１のゲート絶縁膜を形成する工程及び前記第２のゲート絶縁膜を形成する工程のいずれかにおいて、前記半導体基板の表面に容量絶縁膜を形成し、
前記ゲート電極を形成する工程において、前記容量絶縁膜の上に上部電極を形成することを特徴とする付記１乃至６のいずれか１項に記載の半導体装置の製造方法。
【０２０２】
（付記８） 前記第１のゲート絶縁膜を形成する工程の後に、前記第一の素子活性領域を覆うレジストを形成する工程を有し、
前記耐酸化膜及び前記犠牲酸化膜の前記第２の素子活性領域内の部分を除去する工程の後に、前記レジストを除去する工程を有することを特徴とする付記１乃至７のいずれか１項に記載の半導体装置の製造方法。
【０２０３】
（付記９） 前記素子分離領域を形成する工程において、前記第１の素子活性領域を区画する第１の素子分離領域の形成と、前記第２の素子活性領域を区画する第２の素子分離領域の形成とを個別に行い、
前記第１の素子分離領域の厚さを前記第２の素子分離領域の厚さよりも厚くすることを特徴とする付記１乃至８のいずれか１項に記載の半導体装置の製造方法。
【０２０４】
（付記１０） 半導体基板の表面に形成され、第１の素子活性領域と第２の素子活性領域とを区画する素子分離絶縁膜と、
前記第１の素子活性領域内に形成され、第１のゲート絶縁膜を備えた第１のトランジスタと、
前記第２の素子活性領域内に形成され、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を備えた第２のトランジスタと、
を有し、
前記素子分離絶縁膜の中央部から前記第１の素子活性領域側に段差が形成されており、
前記素子分離絶縁膜の前記第１の素子活性領域側の端部にくびれ部が形成されており、
前記段差の前記中央部側の端部と前記くびれ部との平面視での距離をｘ、前記素子分離絶縁膜の頂部の前記半導体基板表面からの高さをｙ、前記くびれ部と前記段差の前記中央部側の端部とを結ぶ線分の前記半導体基板表面からの傾きをαとしたとき、ｘの値が数式「ｙ／ｓｉｎα」の値よりも大きいことを特徴とする半導体装置。
【０２０５】
【発明の効果】
以上詳述したように、本発明によれば、無用な第２の素子活性領域内での第１のゲート絶縁膜の形成を回避することができる。このため、第２の素子活性領域内の第１のゲート絶縁膜を除去する工程に伴う素子活性領域での段差の形成も回避できる。この結果、ゲート電極の原料となる導電体膜等の膜が段差に残存することもなくなり、高い信頼性を短い工程で得ることができるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】図１に引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】図２に引き続き、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図５】薄くなった絶縁膜を示す断面図である。
【図６】本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図７】図６に引き続き、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図８】図７に引き続き、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図９】本発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１０】図９に引き続き、本発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１１】図１０に引き続き、本発明の第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１２】本発明の第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１３】図１２に引き続き、本発明の第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１４】図１３に引き続き、本発明の第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１５】図１４に引き続き、本発明の第５の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１６】本発明の第６の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１７】図１６に引き続き、本発明の第６の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１８】図１７に引き続き、本発明の第６の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図１９】本発明の第７の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２０】図１９に引き続き、本発明の第７の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２１】図２０に引き続き、本発明の第７の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２２】本発明の第８の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２３】図２２に引き続き、本発明の第８の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２４】図２３に引き続き、本発明の第８の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２５】本発明の第９の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２６】図２５に引き続き、本発明の第９の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２７】図２６に引き続き、本発明の第９の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２８】種々の酸化方法と酸化量との関係を示すグラフである。
【図２９】本発明の第１０の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３０】図２９に引き続き、本発明の第１０の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３１】図３０に引き続き、本発明の第１０の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３２】図３１に引き続き、本発明の第１０の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３３】本発明の第１１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３４】図３３に引き続き、本発明の第１１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３５】図３４に引き続き、本発明の第１１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３６】図３５に引き続き、本発明の第１１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３７】絶縁膜のくびれた部分を比較して示す断面図である。
【図３８】従来の半導体装置の製造方法を工程順に示す断面図である。
【図３９】図３８に引き続き、従来の半導体装置の製造方法を工程順に示す断面図である。
【図４０】図３９に引き続き、従来の半導体装置の製造方法を工程順に示す断面図である。
【図４１】耐酸化膜（Ｓｉ３Ｎ４膜）を除去した後の半導体基板及び絶縁膜（素子分離絶縁膜）の状態についてのシミュレーションの結果を示す図である。
【図４２】ゲート酸化膜を形成した後の半導体基板及び絶縁膜（素子分離絶縁膜及びゲート酸化膜）の状態についてのシミュレーションの結果を示す図である。
【図４３】素子分離領域に形成された段差とくびれ部との関係を示す断面図である。
【符号の説明】
１：半導体基板
２：素子分離領域
３：犠牲酸化膜
４、７、２１、３１、３３、６５、７１、７３：レジスト
５ａ、３２ａ、６２ａ、７２ａ：不純物導入部
５、３２、６２、７２：不純物拡散層
６：耐酸化膜
８、９：ゲート酸化膜
１０：導電体膜
１１、１２：ゲート電極
６４、７４：容量絶縁膜
６６、７５：上部電極
１０２、１２１ａ、１２１ｂ：初期酸化膜
１０３、１１２、１２２、１２４、１２７：耐酸化膜
１０４、１１０、１１３、１２８：レジスト
１０５：溝
１０６：酸化膜
１０７：絶縁膜
１０８、１２３、１２５：素子分離絶縁膜
１０９、１２６：犠牲酸化膜
１１１ａ：不純物導入部
１１１：不純物拡散層
１１４、１１５、１２９、１３０：ゲート酸化膜
１１６：導電体膜
１１７、１１８、１３１、１３２：ゲート電極
Claims (5)
- 半導体基板の表面に、第１の素子活性領域と第２の素子活性領域とを区画する素子分離領域を形成する工程と、
前記第１及び第２の素子活性領域内に犠牲酸化膜を形成する工程と、
前記犠牲酸化膜上に耐酸化膜を形成する工程と、
前記耐酸化膜及び前記犠牲酸化膜の前記第１の素子活性領域内の部分を除去する工程と、
前記第１の素子活性領域内に第１のゲート絶縁膜を形成する工程と、
前記耐酸化膜及び前記犠牲酸化膜の前記第２の素子活性領域内の部分を除去する工程と、
前記第２の素子活性領域内に、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を形成する工程と、
前記第１及び第２のゲート絶縁膜上にゲート電極を形成する工程と、
前記第１及び第２の素子活性領域内において、前記半導体基板の表面にソース及びドレインを形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記耐酸化膜の厚さを１５ｎｍ乃至５０ｎｍとすることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記犠牲酸化膜の厚さを５０ｎｍ以下とすることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
- 前記第１のゲート絶縁膜を、ドライ酸素を用いた熱酸化により形成することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
- 半導体基板の表面に形成され、第１の素子活性領域と第２の素子活性領域とを区画する素子分離絶縁膜と、
前記第１の素子活性領域内に形成され、第１のゲート絶縁膜を備えた第１のトランジスタと、
前記第２の素子活性領域内に形成され、前記第１のゲート絶縁膜よりも薄い第２のゲート絶縁膜を備えた第２のトランジスタと、
を有し、
前記素子分離絶縁膜の中央部から前記第１の素子活性領域側に段差が形成されており、
前記素子分離絶縁膜の前記第１の素子活性領域側の端部にくびれ部が形成されており、
前記段差の前記中央部側の端部と前記くびれ部との平面視での距離をｘ、前記素子分離絶縁膜の頂部の前記半導体基板表面からの高さをｙ、前記くびれ部と前記段差の前記中央部側の端部とを結ぶ線分の前記半導体基板表面からの傾きをαとしたとき、ｘの値が数式「ｙ／ｓｉｎα」の値よりも大きいことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003176879A JP2005012104A (ja) | 2003-06-20 | 2003-06-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003176879A JP2005012104A (ja) | 2003-06-20 | 2003-06-20 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009227893A Division JP2010080966A (ja) | 2009-09-30 | 2009-09-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005012104A true JP2005012104A (ja) | 2005-01-13 |
Family
ID=34099635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003176879A Pending JP2005012104A (ja) | 2003-06-20 | 2003-06-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005012104A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253499A (ja) * | 2005-03-11 | 2006-09-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2006261161A (ja) * | 2005-03-15 | 2006-09-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2007059549A (ja) * | 2005-08-23 | 2007-03-08 | Rohm Co Ltd | 半導体装置の製造方法 |
| JP2009044053A (ja) * | 2007-08-10 | 2009-02-26 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| WO2018003048A1 (ja) * | 2016-06-30 | 2018-01-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2022508345A (ja) * | 2018-12-11 | 2022-01-19 | マイクロン テクノロジー，インク． | マイクロ電子デバイス、及び関連する方法 |
-
2003
- 2003-06-20 JP JP2003176879A patent/JP2005012104A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253499A (ja) * | 2005-03-11 | 2006-09-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4551795B2 (ja) * | 2005-03-15 | 2010-09-29 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の製造方法 |
| JP2006261161A (ja) * | 2005-03-15 | 2006-09-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2007059549A (ja) * | 2005-08-23 | 2007-03-08 | Rohm Co Ltd | 半導体装置の製造方法 |
| US8460992B2 (en) | 2007-08-10 | 2013-06-11 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
| US8258570B2 (en) | 2007-08-10 | 2012-09-04 | Fujitsu Semiconductor Limited | Semiconductor device |
| JP2009044053A (ja) * | 2007-08-10 | 2009-02-26 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| WO2018003048A1 (ja) * | 2016-06-30 | 2018-01-04 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPWO2018003048A1 (ja) * | 2016-06-30 | 2018-09-13 | 三菱電機株式会社 | 半導体装置の製造方法 |
| CN109417050A (zh) * | 2016-06-30 | 2019-03-01 | 三菱电机株式会社 | 半导体装置的制造方法 |
| CN109417050B (zh) * | 2016-06-30 | 2022-11-18 | 三菱电机株式会社 | 半导体装置的制造方法 |
| JP2022508345A (ja) * | 2018-12-11 | 2022-01-19 | マイクロン テクノロジー，インク． | マイクロ電子デバイス、及び関連する方法 |
| JP7042978B2 (ja) | 2018-12-11 | 2022-03-28 | マイクロン テクノロジー，インク． | マイクロ電子デバイス、及び関連する方法 |
| US11374132B2 (en) | 2018-12-11 | 2022-06-28 | Micron Technology, Inc. | Electronic devices including capacitors with multiple dielectric materials, and related systems |
| US11799038B2 (en) | 2018-12-11 | 2023-10-24 | Lodestar Licensing Group Llc | Apparatuses including capacitors including multiple dielectric materials, and related methods |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| CN112750752B (zh) | 深沟槽隔离结构的形成方法及半导体器件的形成方法 | |
| US8173515B2 (en) | Method for manufacturing semiconductor device | |
| JP2006196843A (ja) | 半導体装置およびその製造方法 | |
| JP2002208629A (ja) | 半導体装置、及び、半導体装置の製造方法 | |
| JP2005012104A (ja) | 半導体装置及びその製造方法 | |
| JP2004039734A (ja) | 素子分離膜の形成方法 | |
| JP2007266499A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| JP3770250B2 (ja) | 半導体装置の製造方法 | |
| JPH10233392A (ja) | 半導体装置の製造方法 | |
| US8034695B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20020187616A1 (en) | Method of eliminating leakage current in shallow trench isolation | |
| US20060270182A1 (en) | Manufacturing process of semiconductor device and semiconductor device | |
| US7033932B2 (en) | Method for fabricating a semiconductor device having salicide | |
| JP2010080966A (ja) | 半導体装置 | |
| KR100347149B1 (ko) | 반도체 장치 제조방법 | |
| US6855993B2 (en) | Semiconductor devices and methods for fabricating the same | |
| JP4242330B2 (ja) | 半導体装置およびその製造方法 | |
| US20050112824A1 (en) | Method of forming gate oxide layers with multiple thicknesses on substrate | |
| JPH10270688A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH11354650A (ja) | 半導体装置およびその製造方法 | |
| KR100444315B1 (ko) | 반도체소자의소자분리막형성방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JPH11297814A (ja) | 半導体装置およびその製造方法 | |
| JPH11354787A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060612 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090806 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100309 |