JP2005197475A - 半導体装置のドライエッチング方法 - Google Patents

半導体装置のドライエッチング方法 Download PDF

Info

Publication number
JP2005197475A
JP2005197475A JP2004002408A JP2004002408A JP2005197475A JP 2005197475 A JP2005197475 A JP 2005197475A JP 2004002408 A JP2004002408 A JP 2004002408A JP 2004002408 A JP2004002408 A JP 2004002408A JP 2005197475 A JP2005197475 A JP 2005197475A
Authority
JP
Japan
Prior art keywords
trench
semiconductor device
oxide film
manufacturing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004002408A
Other languages
English (en)
Inventor
昌弘 ▲高▼橋
Masahiro Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Miyagi Oki Electric Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Miyagi Oki Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Miyagi Oki Electric Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2004002408A priority Critical patent/JP2005197475A/ja
Priority to US10/844,536 priority patent/US7226846B2/en
Publication of JP2005197475A publication Critical patent/JP2005197475A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

【課題】トレンチ底部に発生する結晶欠陥を低減する。
【解決手段】面方位（１００）のシリコン基板１１にシリコン酸化膜１２、シリコン窒化膜１３を順次形成し、パターニングしたシリコン窒化膜１３をマスクとして、トレンチ１４を形成する。トレンチ１４の内部の面方位（１１１）に垂直方向より、アルゴンをイオン注入し、その後、酸化膜形成をおこなう。
【選択図】 図５

Description

本発明は素子分離溝の形成方法に関し、特に、シャロウ・トレンチ・アイソレーション（ＳＴＩ：Shallow Trench Isolation）形成時に発生する結晶欠陥の低減方法に関するものである。
半導体装置は、半導体基板上に電気的に分離配列され、相互に配線により接続されているトランジスタ、ダイオード、キャパシタ、あるいは抵抗などの構成素子を有している。素子分離技術は、これらの素子間を主に物理的に分離する技術である。
素子分離においては、表面の平坦性、製造工程の簡素化、あるいは、欠陥密度の低減をおこないつつ、素子分離幅をできる限り縮小することが、素子の特性の向上、ひいては半導体装置の高性能化、高信頼性化のために望ましいことである。
素子分離技術は、ＬＯＣＯＳ（Local Oxidation of Silicon）とＳＴＩ（Shallow Trench Isolation）とに大きく分けられる。半導体基板表面を絶縁膜を介して選択酸化するＬＯＣＯＳ法は、バーズビークによる素子形成領域の侵食と、フィールド酸化膜形成時の局所的ストレスの発生による結晶欠陥の発生という問題点を有している。
これに対し、ＳＴＩ法は微細化に有利であり、具体的には、素子分離領域にＲＩＥ（反応性イオンエッチング）等により溝を形成した後、埋め込み材となる酸化膜を例えばＣＶＤ（化学蒸着）法により堆積させ、溝以外の部分に堆積した酸化膜を、ＣＭＰ（化学的機械的研磨法）などを用いて除去・平坦化して、素子分離を行うものである。
ここで、従来技術によるＳＴＩ形成方法について、具体的に図１乃至図３を用いて説明する。シリコン基板１に熱酸化によるシリコン酸化膜２、シリコン窒化膜３を順次形成後（図１）、フォトリソグラフィ技術及びドライエッチング法を用いて、シリコン窒化膜３をマスクとしてシリコン酸化膜２及びシリコン基板１を順次エッチングし、トレンチ４を形成する（図２）。
この後、トレンチ４のエッジ部を丸めるための丸め酸化をおこない、トレンチ４にCVD酸化膜５を埋め込み、ＣＭＰ技術によりCVD酸化膜５を平坦化し、そして、マスク膜であるシリコン窒化膜３とシリコン酸化膜２を熱燐酸、フッ化水素酸でそれぞれ除去し、埋め込んだCVD酸化膜５に熱処理を施してＳＴＩ分離領域６を形成する(図.３)。
特開平７−２２１１１１ 特開平１０−２１４８４４ 特開平１１−６７６８２
しかしながら、従来のＳＴＩ形成方法における熱処理は、埋め込み酸化膜５のデンシファイ（高密度化）が起こることによるディボット発生抑止が目的であるが、通常使用するシリコン基板の面方位は（１００）であるので、トレンチ加工後にトレンチ底部の 、特に面方位（１１１）を発端とした結晶欠陥が発生してしまうことが分かった。
また、この結晶欠陥発生の主要因としては、意図せずなされてしまうイオン注入による結晶損傷起因によるものと、トレンチを埋め込む酸化膜質の稠密度の違いがある状態で酸化工程、活性化工程、アニール工程といった熱処理工程を経ることによる熱的な応力に起因するものが考えられる。
面方位（１００）を有するシリコン基板にトレンチをドライエッチングにより形成し、トレンチの底部の面方位（１１１）に対して垂直にイオン種を注入し、イオン注入によるシリコンのアモルファス層に犠牲酸化処理を施し、この犠牲シリコン酸化膜を除去する。その後、酸化処理を施し、シリコン酸化膜の形成されたトレンチを形成する。
本発明によれば、トレンチのドライエッチング形成時に、特に面方位（１１１）に発生する結晶欠陥を除去することができるため、トレンチ形成後のイオン注入、あるいは、形成後の膜の堆積、熱処理等の応力による結晶欠陥の増大を抑制することができ、リーク電流の少ないＳＴＩ素子分離を形成することができる。
本発明の実施の形態について図４乃至図７を用いて説明する。従来技術と同様に、面方位（１００）のシリコン基板１１にシリコン酸化膜１２、シリコン窒化膜１３を順次形成後、フォトリソグラフィ技術およびドライエッチング技術を用いてシリコン窒化膜１３をマスクとしてトレンチ１４を形成する(図４)。
次にトレンチ加工後発生してしまうトレンチ底部の面方位（１１１）に対して垂直方向、つまり<１１１>方向の角度でアルゴンのイオン注入を行い、面方位（１１１）にイオン衝突による損傷を与えシリコン基板にアモルファス層１５を形成する(図５)。この際、イオン注入する角度は面方位（１１１）に対してなるべく垂直に近い角度となるようにイオン注入する事が好ましい。
また、注入するイオン種は酸素、フッ素、炭素といった酸化を増速させるイオン種はもとより、He,Ar,Kr,Xe,Rnといった不活性ガス元素等の電気的に不活性であるイオンであれば構わない。
次にトレンチ１４の内壁に形成されたアモルファス層１５を酸化処理することにより犠牲酸化膜層を形成し、犠牲酸化膜層をHF溶液等のウエットエッチングにより除去した後、トレンチ１４のエッジを丸めるためのウエット酸化による再酸化をおこない、ライナー層（シリコン酸化膜）１６を形成する（図６）。
この時、トレンチ形成時の結晶欠陥１７は、アモルファス層１５の増速酸化処理によりライナー層１６中に取り込まれやすくなる。、また、アモルファス層１５の増速酸化処理をおこなうため、（１００）面と（１１１）面の酸化速度差は少なくなり、酸化速度差による応力は低減され新たな結晶欠陥の発生は少なくなる。
以降の工程は従来技術と同様に、トレンチ１４にCVD酸化膜１８を埋め込んだ後、ＣＭＰ技術によりＣＶＤ酸化膜８を平坦化し、その後、保護膜であるシリコン窒化膜１３とシリコン酸化膜１２を熱燐酸、フッ化水素酸でそれぞれ除去し、埋め込んだシリコン酸化膜１８に熱処理を施してＳＴＩ素子分離領域を形成する（図７）。
以上、本発明の実施の形態によれば、STI従来技術においてトレンチのドライエッチング後に発生してしまう、特に面方位（１１１）に起因する結晶欠陥の低減した、リーク電流の少ないＳＴＩ素子分離領域を形成でき、そして、信頼性の高いデバイスを形成することが可能となった。
従来技術におけるＳＴＩ素子分離領域の形成方法を示す工程図である。 図１に引き続き、従来技術におけるＳＴＩ素子分離領域の形成方法を示す工程図である。 図２に引き続き、従来技術におけるＳＴＩ素子分離領域の形成方法を示す工程図である。 本発明におけるＳＴＩ素子分離領域の形成方法を示す工程図である。 図４に引き続き、本発明におけるＳＴＩ素子分離領域の形成方法を示す工程図である。 図５に引き続き、本発明におけるＳＴＩ素子分離領域の形成方法を示す工程図である。 図６に引き続き、本発明におけるＳＴＩ素子分離領域の形成方法を示す工程図である。
符号の説明
１、１１ シリコン基板
２、１２ シリコン酸化膜
３、１３ シリコン窒化膜
４、１４ トレンチ
５、１８ ＣＶＤ酸化膜
１５ アモルファス層
１６ ライナー層
１７ 結晶欠陥

Claims (8)

  1. シリコン基板にドライエッチング法によりトレンチを形成する工程と、前記トレンチの底部にイオン種を注入する工程と、酸化処理を施すことにより前記トレンチ内部にシリコン酸化膜を形成することを特徴とする半導体装置の製造方法。
  2. 前記イオン種の注入後トレンチ内部にシリコン酸化膜が形成され、そして除去される工程がおこなわれることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記シリコン基板は面方位（１００）であることを特徴とする請求項１及び２記載の半導体装置の製造方法。
  4. 前記イオン種の注入は面方位（１１１）に垂直方向からおこなわれることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記イオン種はシリコンに電気的に不活性であることを特徴とする請求項１乃至４の半導体装置の製造方法。
  6. 前記イオン種はＨｅ，Ａｒ，Ｋｒ、Ｘｅ，Ｒｎのいずれかである請求項５記載の半導体装置の製造方法。
  7. 前記イオン注入の元素は酸化を増速させるイオン種である請求項５記載の半導体装置の製造方法。
  8. 前記イオン種はＯ，Ｆ，Ｃのいずれかである請求項７記載の半導体装置の製造方法。
JP2004002408A 2004-01-07 2004-01-07 半導体装置のドライエッチング方法 Pending JP2005197475A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004002408A JP2005197475A (ja) 2004-01-07 2004-01-07 半導体装置のドライエッチング方法
US10/844,536 US7226846B2 (en) 2004-01-07 2004-05-13 Method of dry etching semiconductor substrate to reduce crystal defects in a trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004002408A JP2005197475A (ja) 2004-01-07 2004-01-07 半導体装置のドライエッチング方法

Publications (1)

Publication Number Publication Date
JP2005197475A true JP2005197475A (ja) 2005-07-21

Family

ID=34709048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004002408A Pending JP2005197475A (ja) 2004-01-07 2004-01-07 半導体装置のドライエッチング方法

Country Status (2)

Country Link
US (1) US7226846B2 (ja)
JP (1) JP2005197475A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283492A (ja) * 2008-05-19 2009-12-03 Seiko Epson Corp 半導体装置の製造方法
JP2009283494A (ja) * 2008-05-19 2009-12-03 Seiko Epson Corp 半導体装置の製造方法
JP2009283493A (ja) * 2008-05-19 2009-12-03 Seiko Epson Corp 半導体装置の製造方法
JP2017220673A (ja) * 2017-07-24 2017-12-14 ルネサスエレクトロニクス株式会社 撮像装置の製造方法および撮像装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707654B1 (ko) * 2005-07-26 2007-04-13 동부일렉트로닉스 주식회사 반도체 장치의 소자 분리 구조 및 그 형성방법
US7645678B2 (en) * 2007-02-13 2010-01-12 United Microelectronics Corp. Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects
US20090170331A1 (en) * 2007-12-27 2009-07-02 International Business Machines Corporation Method of forming a bottle-shaped trench by ion implantation
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
US8969958B1 (en) 2009-11-13 2015-03-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with body extension region for poly field plate depletion assist
US8963241B1 (en) 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
US20110115019A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Cmos compatible low gate charge lateral mosfet
US8987818B1 (en) 2009-11-13 2015-03-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US8946851B1 (en) 2009-11-13 2015-02-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
JP2011119606A (ja) * 2009-12-07 2011-06-16 Sen Corp 半導体装置の製造方法
US9362160B2 (en) * 2012-01-13 2016-06-07 Newport Fab, Llc SOI structure and method for utilizing trenches for signal isolation and linearity
US8963247B2 (en) 2012-01-13 2015-02-24 Newport Fab, Llc Selective amorphization for electrical signal isolation and linearity in SOI structures
US8816471B2 (en) 2012-01-13 2014-08-26 Newport Fab, Llc Electrical signal isolation and linearity in SOI structures
CN110246803A (zh) * 2018-03-08 2019-09-17 联华电子股份有限公司 半导体元件及其制作方法
CN112736026B (zh) * 2021-01-12 2022-05-06 度亘激光技术（苏州）有限公司 半导体结构的形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62142318A (ja) * 1985-12-17 1987-06-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01225350A (ja) * 1988-03-04 1989-09-08 Nec Corp 半導体集積回路装置の製造方法
US5198387A (en) * 1989-12-01 1993-03-30 Texas Instruments Incorporated Method and apparatus for in-situ doping of deposited silicon
JPH07221111A (ja) 1994-01-31 1995-08-18 Sony Corp 半導体装置の製造方法
KR0176153B1 (ko) * 1995-05-30 1999-04-15 김광호 반도체 장치의 소자분리막 및 그 형성방법
JPH10214844A (ja) 1997-01-31 1998-08-11 Sharp Corp 半導体基板の製造方法
JPH1167682A (ja) 1997-08-08 1999-03-09 Mitsubishi Electric Corp 半導体装置の製造方法
US5929508A (en) 1998-05-21 1999-07-27 Harris Corp Defect gettering by induced stress
US6037238A (en) 1999-01-04 2000-03-14 Vanguard International Semiconductor Corporation Process to reduce defect formation occurring during shallow trench isolation formation
US6514833B1 (en) * 1999-09-24 2003-02-04 Advanced Micro Devices, Inc. Method of inhibiting lateral diffusion between adjacent wells by introducing carbon or fluorine ions into bottom of STI groove
JP2002026022A (ja) 2000-07-10 2002-01-25 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
KR100525915B1 (ko) * 2002-07-12 2005-11-02 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법
US6576558B1 (en) * 2002-10-02 2003-06-10 Taiwan Semiconductor Manufacturing Company High aspect ratio shallow trench using silicon implanted oxide

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283492A (ja) * 2008-05-19 2009-12-03 Seiko Epson Corp 半導体装置の製造方法
JP2009283494A (ja) * 2008-05-19 2009-12-03 Seiko Epson Corp 半導体装置の製造方法
JP2009283493A (ja) * 2008-05-19 2009-12-03 Seiko Epson Corp 半導体装置の製造方法
JP2017220673A (ja) * 2017-07-24 2017-12-14 ルネサスエレクトロニクス株式会社 撮像装置の製造方法および撮像装置

Also Published As

Publication number Publication date
US20050148153A1 (en) 2005-07-07
US7226846B2 (en) 2007-06-05

Similar Documents

Publication Publication Date Title
JP2005197475A (ja) 半導体装置のドライエッチング方法
JP4825402B2 (ja) 半導体装置の製造方法
JP2009021569A (ja) Ｓｔｉ構造を有する半導体素子及びその製造方法
JP2005322872A (ja) トレンチ型素子分離膜を備えた半導体素子の製造方法
US7468302B2 (en) Method of forming trench type isolation film of semiconductor device
TWI251876B (en) Method of pull back for forming shallow trench isolation
JP2005328049A (ja) トレンチ素子分離膜を含む半導体素子及びその製造方法
JP2006278745A (ja) 半導体装置の製造方法および半導体装置
JP2011171638A (ja) 半導体装置の製造方法
TWI305665B (en) Method for fabricating semiconductor device having trench type device isolation layer
JP2008294445A (ja) Ｓｔｉ構造を有する半導体素子及びその製造方法
US20130122684A1 (en) Semiconductor process for removing oxide layer
KR100895825B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2002289682A (ja) 半導体装置およびその製造方法
JP3748867B2 (ja) 半導体装置の製造方法
JP2007110006A (ja) 半導体装置及びその製造方法
JP2009117799A (ja) 半導体メモリ素子の素子分離膜形成方法
JP2008166526A (ja) 半導体装置の製造方法
JP2008047691A (ja) 半導体装置の製法
CN108807267B (zh) 半导体装置及其制造方法
JP2001274235A (ja) トレンチ素子分離構造の形成方法
JP2006108423A (ja) 素子分離構造部の製造方法
KR100595858B1 (ko) 반도체 소자 제조방법
KR20040004988A (ko) 반도체 소자의 소자분리막 형성방법
JP2004200267A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060403

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080909