JP2001274235A - トレンチ素子分離構造の形成方法 - Google Patents
トレンチ素子分離構造の形成方法Info
- Publication number
- JP2001274235A JP2001274235A JP2000089501A JP2000089501A JP2001274235A JP 2001274235 A JP2001274235 A JP 2001274235A JP 2000089501 A JP2000089501 A JP 2000089501A JP 2000089501 A JP2000089501 A JP 2000089501A JP 2001274235 A JP2001274235 A JP 2001274235A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- film
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 半導体上に形成された溝のコーナー部分にお
ける絶縁膜のくぼみを軽減し、かつ、素子領域の寸法を
フォトリソグラフ装置の加工限界まで微細化することが
可能なトレンチ素子分離構造の製造方法を提供する。 【解決手段】 半導体基板上に開口部５を有するマスク
パターン２，３及び４を形成し、これにより半導体上に
溝６を形成し、開口部５及び溝６を酸化シリコン膜８で
埋め込み、前記マスクパターンを除去した後、更に酸化
シリコン膜９を形成しエッチバックし、酸化シリコン膜
８の側壁に酸化シリコン膜９のサイドウォールを設け、
素子領域１１にトランジスタを形成するためのイオン注
入を行った後、素子領域上のシリコン酸化膜１０を除去
する。
ける絶縁膜のくぼみを軽減し、かつ、素子領域の寸法を
フォトリソグラフ装置の加工限界まで微細化することが
可能なトレンチ素子分離構造の製造方法を提供する。 【解決手段】 半導体基板上に開口部５を有するマスク
パターン２，３及び４を形成し、これにより半導体上に
溝６を形成し、開口部５及び溝６を酸化シリコン膜８で
埋め込み、前記マスクパターンを除去した後、更に酸化
シリコン膜９を形成しエッチバックし、酸化シリコン膜
８の側壁に酸化シリコン膜９のサイドウォールを設け、
素子領域１１にトランジスタを形成するためのイオン注
入を行った後、素子領域上のシリコン酸化膜１０を除去
する。
Description
【０００１】
【発明の属する技術分野】本発明はトレンチ素子分離構
造の形成方法に関し、特に、近接するトランジスタのリ
ーク電流が少なく、集積度が高い半導体集積回路に好適
なトレンチ素子分離構造の形成方法に関する。
造の形成方法に関し、特に、近接するトランジスタのリ
ーク電流が少なく、集積度が高い半導体集積回路に好適
なトレンチ素子分離構造の形成方法に関する。
【０００２】
【従来の技術】近時、半導体集積回路の微細化及び高集
積化に伴い、素子の微細化と共に、素子分離構造の微細
化が重要な技術課題となっている。一般に、素子分離構
造の形成は、素子領域間に厚い酸化膜を形成することよ
ってなされることが多い。特に、素子分離領域の微細化
を実現するために、トレンチ分離法と呼ばれる素子分離
構造の形成方法が採用されている。このトレンチ分離法
は、半導体基板上に溝を形成し、この溝に絶縁膜又は絶
縁膜で被覆された導体膜を埋め込むことによって素子分
離を実現する。
積化に伴い、素子の微細化と共に、素子分離構造の微細
化が重要な技術課題となっている。一般に、素子分離構
造の形成は、素子領域間に厚い酸化膜を形成することよ
ってなされることが多い。特に、素子分離領域の微細化
を実現するために、トレンチ分離法と呼ばれる素子分離
構造の形成方法が採用されている。このトレンチ分離法
は、半導体基板上に溝を形成し、この溝に絶縁膜又は絶
縁膜で被覆された導体膜を埋め込むことによって素子分
離を実現する。
【０００３】しかし、前述のトレンチ分離法には以下に
示す問題点がある。図５は、従来のトレンチ素子分離構
造を示す。シリコン基板１の表面に溝６が形成されてお
り、この溝６内に酸化シリコン膜８が埋め込まれてい
る。溝６の間の絶縁膜上にトランジスタのゲート２５が
形成されている。しかしながら、この従来のトレンチ分
離法で形成した素子分離構造は、素子領域表面に形成し
た絶縁膜を除去するためのウェットエッチング工程で、
半導体基板１上の溝６のコーナー部分において、酸化シ
リコン膜８のエッチングが局所的に進行するため、この
部分において酸化シリコン膜８にくぼみ１５が生じやす
い。このくぼみ１５は、トランジスタを酸化シリコン膜
８に近接した素子領域に形成したとき、ゲート電極２５
からの電界がチャネルコーナー部分へ集中する原因とな
り、前記トランジスタのしきい値電圧の低下やリーク電
流の増加を招く。このため、溝のコーナー部分における
絶縁膜のくぼみを軽減することは、トレンチ素子分離構
造の形成技術において重要な課題となっている。
示す問題点がある。図５は、従来のトレンチ素子分離構
造を示す。シリコン基板１の表面に溝６が形成されてお
り、この溝６内に酸化シリコン膜８が埋め込まれてい
る。溝６の間の絶縁膜上にトランジスタのゲート２５が
形成されている。しかしながら、この従来のトレンチ分
離法で形成した素子分離構造は、素子領域表面に形成し
た絶縁膜を除去するためのウェットエッチング工程で、
半導体基板１上の溝６のコーナー部分において、酸化シ
リコン膜８のエッチングが局所的に進行するため、この
部分において酸化シリコン膜８にくぼみ１５が生じやす
い。このくぼみ１５は、トランジスタを酸化シリコン膜
８に近接した素子領域に形成したとき、ゲート電極２５
からの電界がチャネルコーナー部分へ集中する原因とな
り、前記トランジスタのしきい値電圧の低下やリーク電
流の増加を招く。このため、溝のコーナー部分における
絶縁膜のくぼみを軽減することは、トレンチ素子分離構
造の形成技術において重要な課題となっている。
【０００４】前記課題に対して、例えば、特開平６−３
７１７８には、溝の埋め込み材料の上面を溝幅より広い
蓋体で覆い、ウェットエッチング工程において溝のコー
ナー部分の絶縁膜におけるエッチングの進行を抑制する
方法が開示されている。以下図６を参照して前記従来技
術の例を詳細に説明する。
７１７８には、溝の埋め込み材料の上面を溝幅より広い
蓋体で覆い、ウェットエッチング工程において溝のコー
ナー部分の絶縁膜におけるエッチングの進行を抑制する
方法が開示されている。以下図６を参照して前記従来技
術の例を詳細に説明する。
【０００５】図６は前述の従来技術におけるトレンチ素
子分離構造の形成方法を工程順に示す断面図である。図
６（ａ）に示すように、シリコン基板１の表面を酸化し
て酸化シリコン膜２を例えば３０ｎｍの厚さに形成し、
この上にＣＶＤ法（化学的気相成長法）により窒化シリ
コン膜３を例えば１５０ｎｍの厚さに形成し、更に窒化
シリコン膜３上に酸化シリコン膜４を例えば３００ｎｍ
の厚さに形成する。この後、フォトリソグラフィーによ
り、素子分離領域のパターニングを行い、素子分離領域
の三層膜２，３，４をＲＩＥ（反応性イオンエッチン
グ）によりエッチング除去し、素子分離領域の開口部５
を形成する。
子分離構造の形成方法を工程順に示す断面図である。図
６（ａ）に示すように、シリコン基板１の表面を酸化し
て酸化シリコン膜２を例えば３０ｎｍの厚さに形成し、
この上にＣＶＤ法（化学的気相成長法）により窒化シリ
コン膜３を例えば１５０ｎｍの厚さに形成し、更に窒化
シリコン膜３上に酸化シリコン膜４を例えば３００ｎｍ
の厚さに形成する。この後、フォトリソグラフィーによ
り、素子分離領域のパターニングを行い、素子分離領域
の三層膜２，３，４をＲＩＥ（反応性イオンエッチン
グ）によりエッチング除去し、素子分離領域の開口部５
を形成する。
【０００６】次に、図６（ｂ）に示すように、図６
（ａ）に示した状態から、ＬＰＣＶＤ法（低圧ＣＶＤ
法）により、酸化シリコン膜１３を例えば１５０ｎｍの
厚さに堆積し、更に、図６（ｃ）に示すように、Ｎ2雰
囲気中で９００℃アニールを６０分間行った後、全面Ｒ
ＩＥにより、基板１及び酸化シリコン膜４の上面に堆積
した酸化シリコン膜１３を除去し、酸化シリコン膜１３
を前記三層膜２，３、４の側壁にのみ残留させる。
（ａ）に示した状態から、ＬＰＣＶＤ法（低圧ＣＶＤ
法）により、酸化シリコン膜１３を例えば１５０ｎｍの
厚さに堆積し、更に、図６（ｃ）に示すように、Ｎ2雰
囲気中で９００℃アニールを６０分間行った後、全面Ｒ
ＩＥにより、基板１及び酸化シリコン膜４の上面に堆積
した酸化シリコン膜１３を除去し、酸化シリコン膜１３
を前記三層膜２，３、４の側壁にのみ残留させる。
【０００７】前記三層膜及びこの三層膜の側壁に残留し
ている酸化シリコン膜１３をエッチングマスクとして、
シリコン基板１を例えば４００ｎｍの深さまでエッチン
グし、図６（ｄ）に示すように、溝６を形成する。
ている酸化シリコン膜１３をエッチングマスクとして、
シリコン基板１を例えば４００ｎｍの深さまでエッチン
グし、図６（ｄ）に示すように、溝６を形成する。
【０００８】その後、図６（ｅ）に示すように、ウェッ
トエッチングにより、窒化シリコン膜３を残留させた状
態で、酸化シリコン膜４及び１３を除去する。更に、図
６（ｆ）に示すように、溝６の内壁を酸化して酸化シリ
コン膜７を例えば３０ｎｍの厚さに形成した後、酸化シ
リコン膜８を例えば６００ｎｍの厚さまで堆積し、溝６
を酸化シリコン膜８で埋め込む。このとき、窒化シリコ
ン膜３上にも酸化シリコン膜８が形成される。
トエッチングにより、窒化シリコン膜３を残留させた状
態で、酸化シリコン膜４及び１３を除去する。更に、図
６（ｆ）に示すように、溝６の内壁を酸化して酸化シリ
コン膜７を例えば３０ｎｍの厚さに形成した後、酸化シ
リコン膜８を例えば６００ｎｍの厚さまで堆積し、溝６
を酸化シリコン膜８で埋め込む。このとき、窒化シリコ
ン膜３上にも酸化シリコン膜８が形成される。
【０００９】次に、図６（ｇ）に示すように、この酸化
シリコン膜８を、ＣＭＰ（化学機械研磨）又はＲＩＥに
より窒化シリコン膜３が露出するまでエッチバックす
る。最後に、図６（ｈ）に示すように、残留させていた
窒化シリコン膜３をウェットエッチングによって除去
し、素子領域１１表面の酸化シリコン膜２をウェットエ
ッチングによって除去し、トレンチ分離を完成させる。
シリコン膜８を、ＣＭＰ（化学機械研磨）又はＲＩＥに
より窒化シリコン膜３が露出するまでエッチバックす
る。最後に、図６（ｈ）に示すように、残留させていた
窒化シリコン膜３をウェットエッチングによって除去
し、素子領域１１表面の酸化シリコン膜２をウェットエ
ッチングによって除去し、トレンチ分離を完成させる。
【００１０】この技術によると、図６（ｆ）に示す工程
において、溝６及びマスクパターンの開口部５に酸化シ
リコン膜８を埋め込んだとき、溝６上の酸化シリコン膜
８の幅は溝幅より広くなり溝の蓋体を形成するため、溝
６のコーナー部分の露出は前記蓋体によって防止され
る。従って、素子領域１１の表面の酸化シリコン膜をウ
ェットエッチングによって除去するとき、溝６のコーナ
ー部分における酸化シリコン膜８の局所的なエッチング
の進行が抑制されるため、溝６のコーナー部分における
酸化シリコン膜８のくぼみの発生が軽減される。
において、溝６及びマスクパターンの開口部５に酸化シ
リコン膜８を埋め込んだとき、溝６上の酸化シリコン膜
８の幅は溝幅より広くなり溝の蓋体を形成するため、溝
６のコーナー部分の露出は前記蓋体によって防止され
る。従って、素子領域１１の表面の酸化シリコン膜をウ
ェットエッチングによって除去するとき、溝６のコーナ
ー部分における酸化シリコン膜８の局所的なエッチング
の進行が抑制されるため、溝６のコーナー部分における
酸化シリコン膜８のくぼみの発生が軽減される。
【００１１】
【発明が解決しようとする課題】しかしながら、この技
術には素子領域の微細化が困難であり、素子の高集積化
が阻害されるという問題点がある。図７は前記形成方法
の形成過程におけるトレンチ素子分離構造の断面を示
す。前述の如く、マスクパターンの開口幅２１はシリコ
ン基板に形成される溝６の幅２２よりも広く形成される
必要があるため、その分、素子領域の幅２４は三層膜
２，３，４のパターニング寸法２３よりも大きくなる。
パターニング寸法２３はフォトリソグラフ装置の加工限
界により決定されるため微細化には限界があるが、素子
領域の幅２４は常にこれより大きくなり、フォトリソグ
ラフ装置の加工限界まで微細化することができない。こ
のことは素子領域の幅２４の微細化を阻害し、従って、
チップの高集積化を阻害する要因となる。
術には素子領域の微細化が困難であり、素子の高集積化
が阻害されるという問題点がある。図７は前記形成方法
の形成過程におけるトレンチ素子分離構造の断面を示
す。前述の如く、マスクパターンの開口幅２１はシリコ
ン基板に形成される溝６の幅２２よりも広く形成される
必要があるため、その分、素子領域の幅２４は三層膜
２，３，４のパターニング寸法２３よりも大きくなる。
パターニング寸法２３はフォトリソグラフ装置の加工限
界により決定されるため微細化には限界があるが、素子
領域の幅２４は常にこれより大きくなり、フォトリソグ
ラフ装置の加工限界まで微細化することができない。こ
のことは素子領域の幅２４の微細化を阻害し、従って、
チップの高集積化を阻害する要因となる。
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、溝コーナー部分の絶縁膜のくぼみを軽減
し、かつ、素子領域の寸法をフォトリソグラフ装置の加
工限界まで縮小することが可能なトレンチ素子分離構造
の形成方法を提供することを目的とする。
のであって、溝コーナー部分の絶縁膜のくぼみを軽減
し、かつ、素子領域の寸法をフォトリソグラフ装置の加
工限界まで縮小することが可能なトレンチ素子分離構造
の形成方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明に係るトレンチ素
子分離構造の形成方法は、半導体基板上に所定の開口幅
の開口部を有するマスクパターンを形成する工程と、前
記マスクパターンをマスクとして前記半導体基板をエッ
チングすることにより溝を形成する工程と、前記溝及び
前記開口部に第１の絶縁膜を埋め込む工程と、前記第１
の絶縁膜をエッチングして前記マスクパターン上の第１
の絶縁膜を除去する工程と、前記マスクパターンを除去
する工程と、前記第１の絶縁膜の側壁部分に第２の絶縁
膜から成る側壁保護膜を形成する工程と、を有すること
を特徴とする。
子分離構造の形成方法は、半導体基板上に所定の開口幅
の開口部を有するマスクパターンを形成する工程と、前
記マスクパターンをマスクとして前記半導体基板をエッ
チングすることにより溝を形成する工程と、前記溝及び
前記開口部に第１の絶縁膜を埋め込む工程と、前記第１
の絶縁膜をエッチングして前記マスクパターン上の第１
の絶縁膜を除去する工程と、前記マスクパターンを除去
する工程と、前記第１の絶縁膜の側壁部分に第２の絶縁
膜から成る側壁保護膜を形成する工程と、を有すること
を特徴とする。
【００１４】また、前記形成方法において、更に前記半
導体基板の表面を酸化してシリコン酸化膜を形成するこ
とにより、前記各工程において半導体基板表面に付与さ
れたダメージを除去する工程と、素子領域にイオンを注
入する工程と、素子領域上のシリコン酸化膜を除去する
工程とを有することができる。更に、前記第２の絶縁膜
を除去する工程を有することもできる。
導体基板の表面を酸化してシリコン酸化膜を形成するこ
とにより、前記各工程において半導体基板表面に付与さ
れたダメージを除去する工程と、素子領域にイオンを注
入する工程と、素子領域上のシリコン酸化膜を除去する
工程とを有することができる。更に、前記第２の絶縁膜
を除去する工程を有することもできる。
【００１５】一方、前記第２の絶縁膜には、酸化シリコ
ン膜を使用してもよく、この酸化シリコン膜は、低圧Ｃ
ＶＤ法又はポリシリコン膜を酸化処理することにより形
成することができる。
ン膜を使用してもよく、この酸化シリコン膜は、低圧Ｃ
ＶＤ法又はポリシリコン膜を酸化処理することにより形
成することができる。
【００１６】
【発明の実施の形態】図１（ａ）〜（ｈ）は本発明の第
１の実施例におけるトレンチ素子分離構造の形成方法を
工程順に示す断面図である。図１（ａ）に示すように、
シリコン基板１の表面を酸化して酸化シリコン膜２を例
えば１０〜３０ｎｍの厚さに形成し、この酸化シリコン
膜２上にＣＶＤ法（化学的気相成長法）により窒化シリ
コン膜３を例えば１４０〜２００ｎｍの厚さに堆積し、
更に窒化シリコン膜３上に酸化シリコン膜４を例えば４
０〜３００ｎｍの厚さに堆積する。次いで、フォトリソ
グラフィーにより、素子分離領域のパターニングを行
い、素子分離領域の三層膜２，３，４をＲＩＥ（反応性
イオンエッチング）によりエッチング除去し、素子分離
領域の開口部５を形成する。
１の実施例におけるトレンチ素子分離構造の形成方法を
工程順に示す断面図である。図１（ａ）に示すように、
シリコン基板１の表面を酸化して酸化シリコン膜２を例
えば１０〜３０ｎｍの厚さに形成し、この酸化シリコン
膜２上にＣＶＤ法（化学的気相成長法）により窒化シリ
コン膜３を例えば１４０〜２００ｎｍの厚さに堆積し、
更に窒化シリコン膜３上に酸化シリコン膜４を例えば４
０〜３００ｎｍの厚さに堆積する。次いで、フォトリソ
グラフィーにより、素子分離領域のパターニングを行
い、素子分離領域の三層膜２，３，４をＲＩＥ（反応性
イオンエッチング）によりエッチング除去し、素子分離
領域の開口部５を形成する。
【００１７】そして、図２に示すように、前記三層膜
２，３，４をエッチングマスクとして、シリコン基板１
を例えば２５０〜４００ｎｍの深さまでエッチングし、
溝６を形成する。
２，３，４をエッチングマスクとして、シリコン基板１
を例えば２５０〜４００ｎｍの深さまでエッチングし、
溝６を形成する。
【００１８】その後、図１（ｂ）に示すように、酸化シ
リコン膜４を除去し、窒化シリコン膜３の表面を露出さ
せる。次いで、図１（ｃ）に示すように、溝６の内壁を
酸化して酸化シリコン膜７を例えば２０〜３０ｎｍの厚
さに形成した後、例えば、ＨＤＰ（高密度プラズマ）又
はＬＰＣＶＤ（低圧ＣＶＤ法）により、酸化シリコン膜
８を例えば５００〜６００ｎｍの厚さに堆積し、溝６を
酸化シリコン膜８で埋め込む。このとき、窒化シリコン
膜３上にも酸化シリコン膜８が形成される。
リコン膜４を除去し、窒化シリコン膜３の表面を露出さ
せる。次いで、図１（ｃ）に示すように、溝６の内壁を
酸化して酸化シリコン膜７を例えば２０〜３０ｎｍの厚
さに形成した後、例えば、ＨＤＰ（高密度プラズマ）又
はＬＰＣＶＤ（低圧ＣＶＤ法）により、酸化シリコン膜
８を例えば５００〜６００ｎｍの厚さに堆積し、溝６を
酸化シリコン膜８で埋め込む。このとき、窒化シリコン
膜３上にも酸化シリコン膜８が形成される。
【００１９】そして、図１（ｄ）に示すように、この埋
め込み酸化シリコン膜８を、例えば、ＣＭＰ（化学機械
研磨）、ＲＩＥ又はウェットエッチング等の方法によ
り、窒化シリコン膜３が露出するまでエッチバックす
る。
め込み酸化シリコン膜８を、例えば、ＣＭＰ（化学機械
研磨）、ＲＩＥ又はウェットエッチング等の方法によ
り、窒化シリコン膜３が露出するまでエッチバックす
る。
【００２０】続いて、図１（ｅ）に示すように、窒化シ
リコン膜３をウェットエッチングによって除去する。
リコン膜３をウェットエッチングによって除去する。
【００２１】更に、図１（ｆ）に示すように、ＬＰＣＶ
Ｄにより酸化シリコン膜９を酸化シリコン膜２及び８の
上に例えば２０〜１００ｎｍの厚さに形成し、その後、
図１（ｇ）に示すように、全面ＲＩＥにより酸化シリコ
ン膜９及び２をシリコン基板１が露出するまでエッチバ
ックし、酸化シリコン膜８の側壁に酸化シリコン膜９を
残留させる。その後、シリコン基板１の表面を８５０℃
〜１１００℃で酸化して酸化シリコン膜１０を形成し、
基板表面のＲＩＥによるダメージを除去する。
Ｄにより酸化シリコン膜９を酸化シリコン膜２及び８の
上に例えば２０〜１００ｎｍの厚さに形成し、その後、
図１（ｇ）に示すように、全面ＲＩＥにより酸化シリコ
ン膜９及び２をシリコン基板１が露出するまでエッチバ
ックし、酸化シリコン膜８の側壁に酸化シリコン膜９を
残留させる。その後、シリコン基板１の表面を８５０℃
〜１１００℃で酸化して酸化シリコン膜１０を形成し、
基板表面のＲＩＥによるダメージを除去する。
【００２２】最後に、図１（ｈ）に示す素子領域１１
に、トランジスタを形成するためのイオン注入を行った
後、素子領域１１上のシリコン酸化膜１０をウェットエ
ッチによって除去し、トレンチ分離が完成する。
に、トランジスタを形成するためのイオン注入を行った
後、素子領域１１上のシリコン酸化膜１０をウェットエ
ッチによって除去し、トレンチ分離が完成する。
【００２３】本実施例においては、窒化シリコン膜３を
除去した後、酸化シリコン膜８の側壁に酸化シリコン膜
９を形成することにより、酸化シリコン膜９が酸化シリ
コン膜８の保護膜となり、後のウェットエッチング工程
において溝６のコーナー部分の酸化シリコン膜８におけ
るエッチングの進行が抑制され、くぼみの発生を軽減す
ることができる。
除去した後、酸化シリコン膜８の側壁に酸化シリコン膜
９を形成することにより、酸化シリコン膜９が酸化シリ
コン膜８の保護膜となり、後のウェットエッチング工程
において溝６のコーナー部分の酸化シリコン膜８におけ
るエッチングの進行が抑制され、くぼみの発生を軽減す
ることができる。
【００２４】また、図２に示すように、本実施例におい
ては、溝６の幅２２及びエッチングマスクの開口部の幅
２１が等しく、三層膜２，３，４のパターニング寸法２
３及びシリコン基板１表面の素子領域の寸法２４が等し
くなるため、シリコン基板１表面の素子領域の寸法２４
をフォトリソグラフ装置の限界まで微細化することが可
能である。
ては、溝６の幅２２及びエッチングマスクの開口部の幅
２１が等しく、三層膜２，３，４のパターニング寸法２
３及びシリコン基板１表面の素子領域の寸法２４が等し
くなるため、シリコン基板１表面の素子領域の寸法２４
をフォトリソグラフ装置の限界まで微細化することが可
能である。
【００２５】次に、本発明の第２の実施例について説明
する。図３（ａ）〜（ｉ）は、本発明の第２の実施例に
おけるトレンチ素子分離構造の形成方法を工程順に示す
断面図である。図１と同一の部分には同一符号を付して
いる。なお、図３（ａ）〜（ｅ）に示した、窒化シリコ
ン膜３を除去するまでの形成工程は、第１の実施例の図
１（ａ）〜（ｅ）に示した窒化シリコン膜３を除去する
までの形成工程と同一である。
する。図３（ａ）〜（ｉ）は、本発明の第２の実施例に
おけるトレンチ素子分離構造の形成方法を工程順に示す
断面図である。図１と同一の部分には同一符号を付して
いる。なお、図３（ａ）〜（ｅ）に示した、窒化シリコ
ン膜３を除去するまでの形成工程は、第１の実施例の図
１（ａ）〜（ｅ）に示した窒化シリコン膜３を除去する
までの形成工程と同一である。
【００２６】図３（ａ）に示すように、シリコン基板１
の表面を酸化して酸化シリコン膜２を例えば１０〜３０
ｎｍの厚さに形成し、この酸化シリコン膜２上にＣＶＤ
法（化学的気相成長法）により窒化シリコン膜３を例え
ば１４０〜２００ｎｍの厚さに堆積し、更に窒化シリコ
ン膜３上に酸化シリコン膜４を例えば４０〜３００ｎｍ
の厚さに堆積する。次いで、フォトリソグラフィーによ
り、素子分離領域のパターニングを行い、素子分離領域
の三層膜２，３，４をＲＩＥ（反応性イオンエッチン
グ）によりエッチング除去し、素子分離領域の開口部５
を形成する。
の表面を酸化して酸化シリコン膜２を例えば１０〜３０
ｎｍの厚さに形成し、この酸化シリコン膜２上にＣＶＤ
法（化学的気相成長法）により窒化シリコン膜３を例え
ば１４０〜２００ｎｍの厚さに堆積し、更に窒化シリコ
ン膜３上に酸化シリコン膜４を例えば４０〜３００ｎｍ
の厚さに堆積する。次いで、フォトリソグラフィーによ
り、素子分離領域のパターニングを行い、素子分離領域
の三層膜２，３，４をＲＩＥ（反応性イオンエッチン
グ）によりエッチング除去し、素子分離領域の開口部５
を形成する。
【００２７】更に、図２に示すように、前記三層膜２，
３，４をエッチングマスクとして、シリコン基板１を例
えば２５０〜４００ｎｍの深さまでエッチングし、溝６
を形成する。
３，４をエッチングマスクとして、シリコン基板１を例
えば２５０〜４００ｎｍの深さまでエッチングし、溝６
を形成する。
【００２８】その後、図３（ｂ）に示すように、酸化シ
リコン膜４を除去し、窒化シリコン膜３の表面を露出さ
せる。次いで、図３（ｃ）に示すように、溝６の内壁を
酸化して酸化シリコン膜７を例えば２０〜３０ｎｍの厚
さに形成した後、例えば、ＨＤＰ（高密度プラズマ）又
はＬＰＣＶＤ（低圧ＣＶＤ法）により、酸化シリコン膜
８を例えば５００〜６００ｎｍの厚さに堆積し、溝６を
酸化シリコン膜８で埋め込む。このとき、窒化シリコン
膜３上にも酸化シリコン膜８が形成される。
リコン膜４を除去し、窒化シリコン膜３の表面を露出さ
せる。次いで、図３（ｃ）に示すように、溝６の内壁を
酸化して酸化シリコン膜７を例えば２０〜３０ｎｍの厚
さに形成した後、例えば、ＨＤＰ（高密度プラズマ）又
はＬＰＣＶＤ（低圧ＣＶＤ法）により、酸化シリコン膜
８を例えば５００〜６００ｎｍの厚さに堆積し、溝６を
酸化シリコン膜８で埋め込む。このとき、窒化シリコン
膜３上にも酸化シリコン膜８が形成される。
【００２９】そして、図３（ｄ）に示すように、この酸
化シリコン膜８を、例えば、ＣＭＰ（化学機械研磨）、
ＲＩＥ又はウェットエッチング等の方法により、窒化シ
リコン膜３が露出するまでエッチバックする。
化シリコン膜８を、例えば、ＣＭＰ（化学機械研磨）、
ＲＩＥ又はウェットエッチング等の方法により、窒化シ
リコン膜３が露出するまでエッチバックする。
【００３０】続いて、図３（ｅ）に示すように、窒化シ
リコン膜３をウェットエッチングによって除去する。
リコン膜３をウェットエッチングによって除去する。
【００３１】次いで、図３（ｆ）に示すように、ポリシ
リコン膜１２を酸化シリコン膜２及び８の上に例えば１
０〜５０ｎｍの厚さに形成する。この後、図３（ｇ）に
示すように、全面ＲＩＥにより、ポリシリコン膜１２を
酸化シリコン膜２及び８が露出するまでエッチバック
し、酸化シリコン膜８の側壁にポリシリコン膜１２を残
留させ、引き続き、この残留させたポリシリコン膜１２
を８５０℃〜１１００℃で酸化し、ポリシリコン膜１２
を酸化シリコン膜１４に変化させる。この後、図３
（ｈ）に示すように、素子領域１１の表面の酸化シリコ
ン膜２をウェットエッチによって除去し、シリコン基板
１の表面を８５０℃〜１１００℃で酸化して酸化シリコ
ン膜１０を形成する。
リコン膜１２を酸化シリコン膜２及び８の上に例えば１
０〜５０ｎｍの厚さに形成する。この後、図３（ｇ）に
示すように、全面ＲＩＥにより、ポリシリコン膜１２を
酸化シリコン膜２及び８が露出するまでエッチバック
し、酸化シリコン膜８の側壁にポリシリコン膜１２を残
留させ、引き続き、この残留させたポリシリコン膜１２
を８５０℃〜１１００℃で酸化し、ポリシリコン膜１２
を酸化シリコン膜１４に変化させる。この後、図３
（ｈ）に示すように、素子領域１１の表面の酸化シリコ
ン膜２をウェットエッチによって除去し、シリコン基板
１の表面を８５０℃〜１１００℃で酸化して酸化シリコ
ン膜１０を形成する。
【００３２】最後に、図３（ｉ）に示す素子領域１１
に、トランジスタを形成するためのイオン注入を行った
後、素子領域１１上の酸化シリコン膜１０をウェットエ
ッチによって除去し、トレンチ分離が完成する。
に、トランジスタを形成するためのイオン注入を行った
後、素子領域１１上の酸化シリコン膜１０をウェットエ
ッチによって除去し、トレンチ分離が完成する。
【００３３】本実施例においては、第１の実施例と同様
の効果が得られると共に、ポリシリコン膜１２をエッチ
バックするときに酸化シリコン膜２が露出した時点でエ
ッチングを止めることによって、基板へのＲＩＥダメー
ジを防止でき、トランジスタのオン電流の低下やリーク
電流の増大を抑制できる。
の効果が得られると共に、ポリシリコン膜１２をエッチ
バックするときに酸化シリコン膜２が露出した時点でエ
ッチングを止めることによって、基板へのＲＩＥダメー
ジを防止でき、トランジスタのオン電流の低下やリーク
電流の増大を抑制できる。
【００３４】次に、本発明の第３の実施例について説明
する。図４（ａ）〜（ｈ）は、本発明の第３の実施例に
おけるトレンチ素子分離構造の形成方法を工程順に示す
断面図である。なお、図１及び図３と同一の部分には同
一符号を付している。図４（ａ）〜（ｇ）に示したポリ
シリコン膜１２を酸化して酸化シリコン膜１４を形成す
るまでの形成工程は第２の実施例の図３（ａ）〜（ｇ）
に示した酸化シリコン膜１４を形成するまでの形成工程
と同一である。
する。図４（ａ）〜（ｈ）は、本発明の第３の実施例に
おけるトレンチ素子分離構造の形成方法を工程順に示す
断面図である。なお、図１及び図３と同一の部分には同
一符号を付している。図４（ａ）〜（ｇ）に示したポリ
シリコン膜１２を酸化して酸化シリコン膜１４を形成す
るまでの形成工程は第２の実施例の図３（ａ）〜（ｇ）
に示した酸化シリコン膜１４を形成するまでの形成工程
と同一である。
【００３５】図４（ａ）に示すように、シリコン基板１
の表面を酸化して酸化シリコン膜２を例えば１０〜３０
ｎｍの厚さに形成し、この酸化シリコン膜２上にＣＶＤ
法（化学的気相成長法）により窒化シリコン膜３を例え
ば１４０〜２００ｎｍの厚さに堆積し、更に窒化シリコ
ン膜３上に酸化シリコン膜４を例えば４０〜３００ｎｍ
の厚さに堆積する。次いで、フォトリソグラフィーによ
り、素子分離領域のパターニングを行い、素子分離領域
の三層膜２，３，４をＲＩＥ（反応性イオンエッチン
グ）によりエッチング除去し、素子分離領域の開口部５
を形成する。
の表面を酸化して酸化シリコン膜２を例えば１０〜３０
ｎｍの厚さに形成し、この酸化シリコン膜２上にＣＶＤ
法（化学的気相成長法）により窒化シリコン膜３を例え
ば１４０〜２００ｎｍの厚さに堆積し、更に窒化シリコ
ン膜３上に酸化シリコン膜４を例えば４０〜３００ｎｍ
の厚さに堆積する。次いで、フォトリソグラフィーによ
り、素子分離領域のパターニングを行い、素子分離領域
の三層膜２，３，４をＲＩＥ（反応性イオンエッチン
グ）によりエッチング除去し、素子分離領域の開口部５
を形成する。
【００３６】そして、図２に示すように、前記三層膜
２，３，４をエッチングマスクとして、シリコン基板１
を例えば２５０〜４００ｎｍの深さまでエッチングし、
溝６を形成する。
２，３，４をエッチングマスクとして、シリコン基板１
を例えば２５０〜４００ｎｍの深さまでエッチングし、
溝６を形成する。
【００３７】その後、図４（ｂ）に示すように、酸化シ
リコン膜４を除去し、窒化シリコン膜３の表面を露出さ
せる。次いで、図４（ｃ）に示すように、溝６の内壁を
酸化して酸化シリコン膜７を例えば２０〜３０ｎｍの厚
さに形成した後、例えば、ＨＤＰ（高密度プラズマ）又
はＬＰＣＶＤ（低圧ＣＶＤ法）により、酸化シリコン膜
８を例えば５００〜６００ｎｍの厚さに堆積し、溝６を
酸化シリコン膜８で埋め込む。このとき、窒化シリコン
膜３上にも酸化シリコン膜８が形成される
リコン膜４を除去し、窒化シリコン膜３の表面を露出さ
せる。次いで、図４（ｃ）に示すように、溝６の内壁を
酸化して酸化シリコン膜７を例えば２０〜３０ｎｍの厚
さに形成した後、例えば、ＨＤＰ（高密度プラズマ）又
はＬＰＣＶＤ（低圧ＣＶＤ法）により、酸化シリコン膜
８を例えば５００〜６００ｎｍの厚さに堆積し、溝６を
酸化シリコン膜８で埋め込む。このとき、窒化シリコン
膜３上にも酸化シリコン膜８が形成される
【００３８】次に、図４（ｄ）に示すように、酸化シリ
コン膜８を、例えば、ＣＭＰ（化学機械研磨）、ＲＩＥ
又はウェットエッチング等の方法により、窒化シリコン
膜３が露出するまでエッチバックする。
コン膜８を、例えば、ＣＭＰ（化学機械研磨）、ＲＩＥ
又はウェットエッチング等の方法により、窒化シリコン
膜３が露出するまでエッチバックする。
【００３９】続いて、図４（ｅ）に示すように、窒化シ
リコン膜３をウェットエッチングによって除去する。
リコン膜３をウェットエッチングによって除去する。
【００４０】次いで、図４（ｆ）に示すように、ポリシ
リコン膜１２を酸化シリコン膜２及び８の上に例えば１
０〜５０ｎｍの厚さに形成する。この後、図４（ｇ）に
示すように、全面ＲＩＥにより、ポリシリコン膜１２を
酸化シリコン膜２及び８が露出するまでエッチバック
し、酸化シリコン膜８の側壁にポリシリコン膜１２を残
留させ、引き続き、この残留させたポリシリコン膜１２
を８５０℃〜１１００℃で酸化し、ポリシリコン膜１２
を酸化シリコン膜１４に変化させる。
リコン膜１２を酸化シリコン膜２及び８の上に例えば１
０〜５０ｎｍの厚さに形成する。この後、図４（ｇ）に
示すように、全面ＲＩＥにより、ポリシリコン膜１２を
酸化シリコン膜２及び８が露出するまでエッチバック
し、酸化シリコン膜８の側壁にポリシリコン膜１２を残
留させ、引き続き、この残留させたポリシリコン膜１２
を８５０℃〜１１００℃で酸化し、ポリシリコン膜１２
を酸化シリコン膜１４に変化させる。
【００４１】最後に、酸化シリコン膜２をウェットエッ
チによって除去することなくそのまま、素子領域１１に
トランジスタを形成のためのイオン注入を行い、その
後、図４（ｈ）に示すように、素子領域１１上の酸化シ
リコン膜２をウェットエッチによって除去し、トレンチ
分離が完成する。
チによって除去することなくそのまま、素子領域１１に
トランジスタを形成のためのイオン注入を行い、その
後、図４（ｈ）に示すように、素子領域１１上の酸化シ
リコン膜２をウェットエッチによって除去し、トレンチ
分離が完成する。
【００４２】本実施例においては、第２の実施例と同様
の効果が得られると共に、酸化シリコン膜２を除去する
ことなくイオン注入を行うことによって、工程を簡略化
できる。また、酸化シリコン膜２を除去するウェットエ
ッチ工程を省略することによって溝コーナー部分の酸化
膜に対するエッチングの進行が抑えられるため、溝コー
ナー部分における酸化膜のくぼみの発生をより軽減でき
る。
の効果が得られると共に、酸化シリコン膜２を除去する
ことなくイオン注入を行うことによって、工程を簡略化
できる。また、酸化シリコン膜２を除去するウェットエ
ッチ工程を省略することによって溝コーナー部分の酸化
膜に対するエッチングの進行が抑えられるため、溝コー
ナー部分における酸化膜のくぼみの発生をより軽減でき
る。
【００４３】本発明においては、溝６をＲＩＥによって
形成した後、ＲＩＥによる基板のダメージを回復するた
めにウェットエッチングや熱処理を行うことができる。
更に、溝６の内壁に酸化シリコン膜７を形成した後、例
えば、窒化シリコン膜、ＣＶＤにより形成される酸化シ
リコン膜又はこれらの積層膜等を形成し、その後開口部
５及び溝６に酸化シリコン膜８を埋め込んでもよい。ま
た、酸化シリコン膜８のウェットエッチング耐性を高め
るために、酸化シリコン膜８を開口部５及び溝６に埋め
込んだ後、又は酸化シリコン膜８をエッチバックし窒化
シリコン膜３を露出させた後に、熱処理又は酸化処理を
行う方法も本発明に含まれる。更に、酸化シリコン膜８
の側壁に形成した酸化シリコン膜９又は１４を、最後の
ウェットエッチング工程において除去してもよい。
形成した後、ＲＩＥによる基板のダメージを回復するた
めにウェットエッチングや熱処理を行うことができる。
更に、溝６の内壁に酸化シリコン膜７を形成した後、例
えば、窒化シリコン膜、ＣＶＤにより形成される酸化シ
リコン膜又はこれらの積層膜等を形成し、その後開口部
５及び溝６に酸化シリコン膜８を埋め込んでもよい。ま
た、酸化シリコン膜８のウェットエッチング耐性を高め
るために、酸化シリコン膜８を開口部５及び溝６に埋め
込んだ後、又は酸化シリコン膜８をエッチバックし窒化
シリコン膜３を露出させた後に、熱処理又は酸化処理を
行う方法も本発明に含まれる。更に、酸化シリコン膜８
の側壁に形成した酸化シリコン膜９又は１４を、最後の
ウェットエッチング工程において除去してもよい。
【００４４】
【発明の効果】上述の如く、本発明によれば、溝に埋め
込んだ第１の絶縁膜の側壁に第２の絶縁膜から成るサイ
ドウォールを設けることにより、素子領域表面の酸化シ
リコン膜を除去するウェットエッチング工程において、
エッチングが最も進みやすい溝のコーナー部分を保護
し、この部分の絶縁膜のエッチングの進行を抑制して、
絶縁膜のくぼみの発生を軽減することができる。また、
マスクパターンの開口部の寸法を半導体基板中に形成す
る溝の幅と同じにすることで、素子領域の寸法をフォト
リソグラフ装置の加工限界まで縮小することができる。
これらの効果により、溝コーナー部分の絶縁膜のくぼみ
に起因するトランジスタのしきい値電圧の低下やリーク
電流が少なく、より微細で高密度な半導体集積回路を形
成することが可能になる。
込んだ第１の絶縁膜の側壁に第２の絶縁膜から成るサイ
ドウォールを設けることにより、素子領域表面の酸化シ
リコン膜を除去するウェットエッチング工程において、
エッチングが最も進みやすい溝のコーナー部分を保護
し、この部分の絶縁膜のエッチングの進行を抑制して、
絶縁膜のくぼみの発生を軽減することができる。また、
マスクパターンの開口部の寸法を半導体基板中に形成す
る溝の幅と同じにすることで、素子領域の寸法をフォト
リソグラフ装置の加工限界まで縮小することができる。
これらの効果により、溝コーナー部分の絶縁膜のくぼみ
に起因するトランジスタのしきい値電圧の低下やリーク
電流が少なく、より微細で高密度な半導体集積回路を形
成することが可能になる。
【図１】本発明の第１の実施例におけるトレンチ素子分
離構造の形成方法を工程順に示す断面図である。
離構造の形成方法を工程順に示す断面図である。
【図２】本発明の第１実施例の形成過程におけるトレン
チ素子分離構造を示す断面図である。
チ素子分離構造を示す断面図である。
【図３】本発明の第２の実施例におけるトレンチ素子分
離構造の形成方法を工程順に示す断面図である。
離構造の形成方法を工程順に示す断面図である。
【図４】本発明の第３の実施例におけるトレンチ素子分
離構造の形成方法を工程順に示す断面図である。
離構造の形成方法を工程順に示す断面図である。
【図５】従来の技術におけるトレンチ素子分離構造を示
す断面図である。
す断面図である。
【図６】従来の技術におけるトレンチ素子分離構造の形
成方法を工程順に示す断面図である。
成方法を工程順に示す断面図である。
【図７】従来の技術の形成過程におけるトレンチ素子分
離構造を示す断面図である。
離構造を示す断面図である。
１；シリコン基板 ２；酸化シリコン膜 ３；窒化シリコン膜 ４；酸化シリコン膜 ５；開口部 ６；溝 ７；酸化シリコン膜 ８；酸化シリコン膜 ９；酸化シリコン膜 １０；酸化シリコン膜 １１；イオンを注入した素子領域 １２；ポリシリコン膜 １３；酸化シリコン膜 １４；酸化シリコン膜 １５；絶縁膜のくぼみ ２１；マスクパターンの開口幅 ２２；溝６の幅 ２３；パターニング寸法 ２４；素子領域の幅 ２５；トランジスタのゲート
Claims (6)
- 【請求項１】 半導体基板上に所定の開口幅の開口部を
有するマスクパターンを形成する工程と、前記マスクパ
ターンをマスクとして前記半導体基板をエッチングする
ことにより溝を形成する工程と、前記溝及び前記開口部
に第１の絶縁膜を埋め込む工程と、前記第１の絶縁膜を
エッチングして前記マスクパターン上の第１の絶縁膜を
除去する工程と、前記マスクパターンを除去する工程
と、前記第１の絶縁膜の側壁部分に第２の絶縁膜から成
る側壁保護膜を形成する工程と、を有することを特徴と
するトレンチ素子分離構造の形成方法。 - 【請求項２】 前記側壁保護膜の形成後に、前記半導体
基板の表面を酸化してシリコン酸化膜を形成することに
より、前記各工程において半導体基板表面に付与された
ダメージを除去する工程と、半導体回路の素子領域にイ
オンを注入する工程と、素子領域上の前記シリコン酸化
膜を除去する工程と、を有することを特徴とする請求項
１に記載のトレンチ素子分離構造の形成方法。 - 【請求項３】 前記シリコン酸化膜を形成後に、前記第
２の絶縁膜を除去する工程を有することを特徴とする請
求項２に記載のトレンチ素子分離構造の形成方法。 - 【請求項４】 前記第２の絶縁膜には酸化シリコン膜を
使用することを特徴とする請求項１乃至３のいずれか１
項に記載のトレンチ素子分離構造の形成方法。 - 【請求項５】 前記第２の絶縁膜を、低圧ＣＶＤ法によ
り形成することを特徴とする請求項１乃至４のいずれか
１項に記載のトレンチ素子分離構造の形成方法。 - 【請求項６】 前記第２の絶縁膜を、ポリシリコン膜を
酸化処理することにより形成することを特徴とする請求
項４に記載のトレンチ素子分離構造の形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089501A JP2001274235A (ja) | 2000-03-28 | 2000-03-28 | トレンチ素子分離構造の形成方法 |
| KR1020010014341A KR20010093668A (ko) | 2000-03-28 | 2001-03-20 | 얕은 트렌치 분리 소자 형성 방법 |
| US09/814,013 US20010026995A1 (en) | 2000-03-28 | 2001-03-21 | Method of forming shallow trench isolation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000089501A JP2001274235A (ja) | 2000-03-28 | 2000-03-28 | トレンチ素子分離構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001274235A true JP2001274235A (ja) | 2001-10-05 |
Family
ID=18605253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000089501A Pending JP2001274235A (ja) | 2000-03-28 | 2000-03-28 | トレンチ素子分離構造の形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20010026995A1 (ja) |
| JP (1) | JP2001274235A (ja) |
| KR (1) | KR20010093668A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287187A (ja) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc | ステップｓｔｉプロファイルを用いたｎａｎｄフラッシュメモリ素子のトランジスタ形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100758496B1 (ko) * | 2006-07-19 | 2007-09-12 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| CN102315154A (zh) * | 2011-09-30 | 2012-01-11 | 上海宏力半导体制造有限公司 | 绝缘体上硅结构及其制造方法、半导体器件 |
| CN104078411A (zh) * | 2014-07-25 | 2014-10-01 | 上海华力微电子有限公司 | 浅沟槽隔离结构的制造方法 |
-
2000
- 2000-03-28 JP JP2000089501A patent/JP2001274235A/ja active Pending
-
2001
- 2001-03-20 KR KR1020010014341A patent/KR20010093668A/ko not_active Application Discontinuation
- 2001-03-21 US US09/814,013 patent/US20010026995A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006287187A (ja) * | 2005-03-31 | 2006-10-19 | Hynix Semiconductor Inc | ステップｓｔｉプロファイルを用いたｎａｎｄフラッシュメモリ素子のトランジスタ形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010093668A (ko) | 2001-10-29 |
| US20010026995A1 (en) | 2001-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7902628B2 (en) | Semiconductor device with trench isolation structure | |
| JP2001102439A (ja) | 半導体装置の製造方法 | |
| US20030209760A1 (en) | Semiconductor integrated circuit and method of fabricating the same | |
| US7067387B2 (en) | Method of manufacturing dielectric isolated silicon structure | |
| JP3063705B2 (ja) | 半導体装置の製造方法 | |
| JP2004039734A (ja) | 素子分離膜の形成方法 | |
| JP2001274235A (ja) | トレンチ素子分離構造の形成方法 | |
| JP2002289682A (ja) | 半導体装置およびその製造方法 | |
| JP2000022153A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| JP2000100927A (ja) | トレンチ素子分離領域を有する半導体素子の製造方法 | |
| KR100278488B1 (ko) | 반도체 장치의 제조방법 | |
| JP2004128123A (ja) | 半導体装置およびその製造方法 | |
| GB2345578A (en) | A method of manufacturing a semiconductor device including a trench | |
| JP4083869B2 (ja) | 半導体装置の製造方法 | |
| JPH10242264A (ja) | 半導体装置の製造方法 | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| KR100253412B1 (ko) | 반도체소자의 분리영역 제조방법 | |
| KR20010061041A (ko) | 반도체소자의 소자분리막 형성방법 | |
| JP2000208608A (ja) | 半導体装置及びその製造方法 | |
| KR100557551B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| KR100953337B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| JP2004247504A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031224 |