KR100758496B1 - 반도체 소자 및 그 제조 방법 - Google Patents

Abstract

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서, 본 발명에 따른 반도체 소자는 활성 영역을 한정하는 트렌치 영역이 형성되어 있는 반도체 기판, 트렌치 영역을 제외한 반도체 기판 위에 형성되어 있는 산화막, 트렌치 영역을 채우며 반도체 기판에 대해 상부의 일부가 돌출 형성되어 있는 소자 분리막, 소자 분리막의 돌출된 측면을 보호하는 제1 덮개막 및 소자 분리막의 위 표면을 보호하는 제2 덮개막을 포함한다. 이에 의하면 덮개막이 소자 분리막을 보호하여 반도체 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다.

트렌치 영역, 소자 분리막, 제1 덮개막, 제2 덮개막

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THEREOF}

도 1은 본 발명의 실시예에 따른 반도체 소자의 구조를 도시한 단면도이다.

도 2 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 형성 방법을 순차적으로 도시한 단면도이다.

본 발명은 반도체 소자 및 그 제조 방법에 관한 것이다.

일반적으로 반도체 소자는 LOCOS(local oxidation of silicon) 또는 STI(swallow trench isolation) 소자 분리 방법에 의해 분리되고, 활성 영역에 소스, 드레인 및 게이트를 구비하고 있으며, 상부에 형성되어 있는 금속 배선과 연결을 이루는 게이트 배선을 구비하고 있다.

이 중 STI 소자 분리 방법에 의한 반도체 소자의 제조는 반도체 기판을 패터닝하여 트렌치 영역을 만들고 트렌치 영역 내부를 산화막으로 채워 소자 분리막(STI)을 만드는 공정을 거치게 된다.

소자 분리막은 열 공정을 거쳐 치밀화 되더라도 반도체 기판에 비해 밀도가 낮아 후속 CMP공정 등에서 가해지는 압력으로 인해 파손되거나 함몰되어 반도체 소자를 구동하는 경우 누설 전류가 발생하는 문제점이 있다.

또한 반도체 기판과 소자 분리막 사이로 수분이 침투하여 반도체 소자의 특성을 저해하는 문제점이 있다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 소자 분리막의 파괴나 함몰을 방지하고, 반도체 기판과 소자 분리막 사이로 수분이 침투하는 것을 방지하여 반도체 소자의 전기적 특성 및 신뢰성을 향상시키는 반도체 소자 및 그 제조 방법을 제공하는 것이다.

이러한 기술적 과제를 이루기 위한 본 발명에 실시예에 따른 반도체 소자는활성 영역을 한정하는 트렌치 영역이 형성되어 있는 반도체 기판, 상기 트렌치 영역을 제외한 상기 반도체 기판 위에 형성되어 있는 산화막, 상기 트렌치 영역을 채우며 상기 반도체 기판에 대해 상부의 일부가 돌출 형성되어 있는 소자 분리막, 상기 소자 분리막의 돌출된 측면을 보호하는 제1 덮개막 및 상기 소자 분리막의 위 표면을 보호하는 제2 덮개막을 포함한다.

상기 제1 덮개막과 상기 제2 덮개막은 제2 질화막일 수 있다.

상기 트렌치의 측면 및 바닥면에 형성되어 있는 트렌치 산화막을 더 포함할 수 있다.

상기 소자 분리막은 산화막일 수 있다.

한편, 본 발명의 실시예에 따른 반도체 소자의 제조 방법은 반도체 기판 위에 순차적으로 산화막 및 제1 질화막을 형성하는 단계, 상기 제1 질화막, 상기 산화막 및 상기 반도체 기판을 순차적으로 식각하여 활성 영역을 한정하는 트렌치 영역을 형성하는 단계, 상기 트렌치 영역에 소자 분리막을 형성하는 단계, 상기 제1 질화막 및 상기 소자 분리막 위에 제2 질화막을 형성하는 단계, 상기 제2 질화막 위에 상기 트렌치 영역을 가리며 상기 트렌치 영역보다 넓은 면적을 갖는 감광막 패턴을 형성하는 단계, 그리고 상기 감광막 패턴을 이용하여 상기 제2 질화막 및 상기 제1 질화막을 식각하여 각각 상기 소자 분리막의 상부 표면 및 상부 측면을 보호하는 제2 덮개막 및 제1 덮개막을 형성하는 단계를 포함한다.

상기 제1 덮개막과 상기 제2 덮개막은 패터닝된질화막일 수 있다.

상기 트렌치 영역을 형성하는 단계 및 상기 소자 분리막을 형성하는 단계 사이에, 상기 트렌치 영역의 바닥면 및 측면에 트렌치 산화막을 형성하는 단계를 더 포함할 수 있다.

상기 소자 분리막은 산화막일 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙 였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자 및 그 제조 방법에 대해서 설명한다.

먼저 본 발명의 실시예에 따른 반도체 소자를 도 1을 참조하여 설명한다. 도 1은 발명의 실시예에 따른 반도체 소자의 구조를 도시한 단면도이다.

활성 영역을 한정하는 트렌치 영역(130)이 형성되어 있는 반도체 기판(100) 위에는 절연막인 산화막(110)이 형성되어 있다.

산화막(110)은 트렌치 영역(130)을 제외한 나머지 반도체 기판(100)의 표면에 형성되어 있다.

트렌치 영역(130)의 측면 및 바닥면에는 트렌치 산화막(140)이 형성되어 있다. 트렌치 산화막(140)은 상부의 일부가 반도체 기판(100)의 표면에 대해 돌출 형성되어 있다. 이로 인해 트렌치 산화막(140)의 상부 바깥 측면은 제1 덮개막(172)과 접하고 있으며, 트렌치 산화막(140)의 상부 표면은 제2 덮개막(174)과 접하고 있다. 트렌치 산화막(140)은 트렌치 영역(130) 형성을 위한 반도체 기판(100)의 식각에 따른 손상(damage)을 회복시키기 위해 얇게 형성된 열 산화막(thermal oxide)이다. 또한, 트렌치 산화막(140)은 반도체 기판(100)과 트렌치 영역(130)에 채워진 소자 분리막(150) 간의 스트레스(stress)를 감소시키고, 동시 에 보다 완벽한 소자 분리 역할을 하도록 보조한다. 트렌치 산화막(140)은 반도체 소자의 요구 조건에 따라 생략될 수 도 있다.

트렌치 영역(130)에는 산화막인 소자 분리막(150)이 채워져 있다. 소자 분리막(150)은 트렌치 산화막(140)의 안쪽 측면 및 바닥면과 접하고 있다. 소자 분리막(150)도 트렌치 산화막(140)과 동일한 높이로 상부의 일부가 상기 반도체 기판(100)에 대해 돌출 형성되어 있으며, 상부 표면은 제2 덮개막(174)과 접하고 있다.

소자 분리막(150)의 돌출된 측면 및 위 표면에 형성되어 소자 분리막(150)을 보호하는 덮개막(170)은 제1 덮개막(172)과 제2 덮개막(174)을 포함한다.

제1 덮개막(172)은 트렌치 산화막(140)의 상부 바깥 측면에 형성되어 있으며, 제2 덮개막(174)은 트렌치 산화막(140)의 상부 표면 및 소자 분리막(150)의 상부 표면에 형성되어 있다. 제1 덮개막(172) 및 제2 덮개막(174)은 모두 질화막으로 이루어져 있다. 그러나 제1 덮개막(172)과 제2 덮개막(174)은 동시에 형성된 것이 아니며, 제1 덮개막(172)이 먼저 형성된 후 제2 덮개막(174)이 형성된 것이다. 제1 덮개막(172)의 폭 및 제2 덮개막(174)의 두께는 소자 분리막(150)의 파손 및 함몰 방지를 위해 충분한 강도를 가지기 위해 150Å 내지 250 Å이며, 바람직하게는 200 Å이다.

질화막으로 구성된 덮개막(170)은 반도체 소자의 제조 과정에서 다른 산화막과의 선택비에 의해 그 형상을 유지하며, 제조 과정 및 제조 완료 후 계속적으로 소자 분리막(150)을 보호하게 된다.

이하에서는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 첨부 도면인 도 2 내지 도 6을 참조하여 상세히 설명한다. 도 2 내지 도 6은 본 발명의 실시예에 따른 반도체 소자의 형성 방법을 순차적으로 도시한 단면도이다.

먼저 도 2에서 보는 바와 같이 반도체 기판(100) 위에 증착 등의 방법을 통해 순차적으로 산화막(110) 및 제1 질화막(120)을 형성한다.

산화막(110)은 제1 질화막(120)과의 식각 선택비에 의해 제1 질화막(120)의 건식 식각시 식각 정지막으로 사용된다. 산화막(110)은 두께가 400 Å 내지 600 Å가 되도록 형성한다.

그런 다음 도 3에서 보는 바와 같이 제1 질화막(120), 산화막(110) 및 반도체 기판(100)을 순차적으로 식각하여 활성 영역을 한정하는 트렌치 영역(130)을 형성한다.

먼저 사진 식각 공정을 통한 패터닝을 통해 트렌치 영역(130)에 대응되는 제1 질화막(120) 부분이 제거된다. 이를 통해 트렌치 영역(130)에 대응되는 산화막(110) 부분이 노출되며, 노출된 산화막(110)을 식각하여 트렌치 영역(130)에 대응되는 반도체 기판(100)을 노출한다. 다시 노출된 반도체 기판(100)을 식각하면 트렌치 영역(130)의 형성이 완료되게 된다. 한편, 반도체 기판(100)의 식각은 패터닝된 제1 질화막(120)을 식각용 마스크로 사용하여 수행할 수도 있다.

그런 다음 도 3에서 보는 바와 같이 트렌치 영역(130)의 바닥면 및 측면에 얇은 트렌치 산화막(140)을 형성한다.

트렌치 산화막(140)은 트렌치 영역(130) 형성을 위한 반도체 기판(100)의 식 각에 따른 손상(damage)을 회복시키기 위해 열 공정을 이용하여 얇게 형성한다.

그런 다음 도 4에서 보는 바와 같이 트렌치 영역(130)에 산화막인 소자 분리막(150)을 형성한다.

이 후 도 5에서 보는 바와 같이 제1 질화막(120)과 소자 분리막(150) 위에 제2 질화막(160)을 증착 등의 방법을 통해 형성한다.

제2 질화막(160)은 소자 분리막(150)의 파손 및 함몰을 방지하기 위해 충분한 강도를 발휘하기 위해 두께가 150Å 내지 250 Å가 되도록 형성하며, 바람직하게는 200 Å이 되도록 형성한다.

그런 다음 도 6에서 보는 바와 같이, 제2 질화막(160) 위에 트렌치 영역(130)을 가리며, 트렌치 영역(130)보다 넓은 면적을 갖는 감광막 패턴(200)을 형성한다.

그런 다음 감광막 패턴(200)을 이용하여 제2 질화막(160) 및 제1 질화막(120)을 식각한다. 식각을 통해 도1에서 보는 바와 같이 소자 분리막(150)과 접하는 트렌치 산화막(140)의 상부 측면을 보호하는 제1 질화막(120)이 패터닝된 제1 덮개막(172)이 형성된다. 제1 덮개막(172)의 폭은 소자 분리막(150)의 파손 및 함몰을 방지하기 위해 충분한 강도를 발휘하기 위해 150Å 내지 250 Å가 되도록 형성하며, 바람직하게는 200 Å가 되도록 형성한다. 또한, 식각을 통해 도1에서 보는 바와 같이 트렌치 산화막(140)의 상부 표면과 소자 분리막(150)의 상부 표면을 보호하는 제2 질화막(160)이 패터닝된 제2 덮개막(174)이 형성된다. 이를 통해 제1 덮개막(172)과 제2 덮개막(174)을 포함하는 덮개막(170)의 형성이 완료되게 된다.

본 실시예에 따른 반도체 소자의 제조 방법에 의하면 반도체 기판(100)의 표면으로부터 돌출된 트렌치 산화막(140)과 소자 분리막(150)을 보호하는 제1 덮개막(172) 및 제2 덮개막(174)를 포함하는 덮개막(170)을 용이하게 형성할 수 있다. 덮개막(170)은 소자 분리막(150)을 보호하여 소자 분리막(150)의 파괴나 함몰을 방지한다. 또한 반도체 기판(100)과 소자 분리막(150) 사이로 수분이 침투하는 것을 방지하여 반도체 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다.

이와 같이, 본 발명의 실시예에 따른 반도체 소자 및 그 제조 방법에 따르면 소자 분리막의 파괴나 함몰을 방지하고, 반도체 기판과 소자 분리막 사이로 수분이 침투하는 것을 방지하여 반도체 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (8)

1. 활성 영역을 한정하는 트렌치 영역이 형성되어 있는 반도체 기판,

   상기 트렌치 영역을 제외한 상기 반도체 기판 위에 형성되어 있는 산화막,

   상기 트렌치 영역을 채우며 상기 반도체 기판에 대해 상부의 일부가 돌출 형성되어 있는 소자 분리막,

   상기 소자 분리막의 돌출된 측면을 보호하며, 질화막인 제1 덮개막 및

   상기 소자 분리막의 위 표면을 보호하며, 질화막인 제2 덮개막을 포함하는 반도체 소자.
2. 삭제
3. 제1항에서,

   상기 트렌치의 측면 및 바닥면에 형성되어 있는 트렌치 산화막을 더 포함하는 반도체 소자.
4. 제1항에서,

   상기 소자 분리막은 산화막인 반도체 소자.
5. 반도체 기판 위에 순차적으로 산화막 및 제1 질화막을 형성하는 단계,

   상기 제1 질화막, 상기 산화막 및 상기 반도체 기판을 순차적으로 식각하여 활성 영역을 한정하는 트렌치 영역을 형성하는 단계,

   상기 트렌치 영역에 소자 분리막을 형성하는 단계,

   상기 제1 질화막 및 상기 소자 분리막 위에 제2 질화막을 형성하는 단계,

   상기 제2 질화막 위에 상기 트렌치 영역을 가리며 상기 트렌치 영역보다 넓은 면적을 갖는 감광막 패턴을 형성하는 단계, 그리고

   상기 감광막 패턴을 이용하여 상기 제2 질화막 및 상기 제1 질화막을 식각하여 각각 상기 소자 분리막의 상부 표면 및 상부 측면을 보호하는 제2 덮개막 및 제1 덮개막을 형성하는 단계

   를 포함하는 반도체 소자의 제조 방법.
6. 제5항에서,

   상기 제1 덮개막과 상기 제2 덮개막은 질화막인 반도체 소자의 제조 방법.
7. 제5항에서,

   상기 트렌치 영역을 형성하는 단계 및 상기 소자 분리막을 형성하는 단계 사이에,

   상기 트렌치 영역의 바닥면 및 측면에 트렌치 산화막을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
8. 제5항에서,

   상기 소자 분리막은 산화막인 반도체 소자의 제조 방법.

Images