KR100937661B1 - 반도체 소자 및 이의 제조방법 - Google Patents

Abstract

본 발명은 열 산화막의 손상을 방지할 수 있는 반도체 소자 및 이의 제조방법에 관한 것으로, 반도체 기판의 소자격리영역에 형성되며 소정 깊이를 갖는 트렌치; 상기 트렌치의 내벽에 형성된 열 산화막; 상기 산화막을 덮도록 상기 트렌치 내부에 형성된 질화막; 상기 트렌치 내부에 충진된 소자격리막; 및, 상기 트렌치 외부로 노출된 열 산화막 부분을 덮는 스페이서를 포함하고, 상기 스페이서는, 상기 노출된 열 산화막의 측면에 접촉되도록 상기 반도체 기판상에 형성된 제 1 보호막; 상기 제 1 보호막의 상측에 접촉되도록 상기 제 1 보호막상에 형성된 제 2 보호막을 포함함을 그 특징으로 한다.

반도체 소자, 소자격리막, STI, 트렌치, 열 산화막, divot depth

Description

반도체 소자 및 이의 제조방법{SEMICONDUCTOR DEVCIE AND METHOD FOR FABRICATING THE SAME}

본 발명은 반도체 소자에 관한 것으로, 특히 열 산화막의 손상을 방지할 수 있는 반도체 소자 및 이의 제조방법에 대한 것이다.

일반적으로, 반도체기판 상에 트랜지스터와 커패시터등을 형성하기 위하여 반도체기판에는 전기적으로 통전이 가능한 활성영역(Active Region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자격리영역(Isolation region)을 형성하게 된다.

이와 같이, 소자를 분리시키기 위하여 패드산화막을 성장시켜 형성되는 필드산화막을 형성시키기 위한 공정에는 반도체 기판에 패드산화막과 나이트라이드막을 마스킹공정으로 나이트라이드막을 식각하고 그 식각된 소자격리영역이 형성될 부위에 필드산화막(이하; 소자분리산화막이라 함)을 형성시키는 LOCOS공정(Local Oxidation of silicon)이 있으며, 그 외에 상기 LOCOS공정의 소자분리산화막과 나이트라이드막 사이에 버퍼역할을 하는 폴리실리콘막을 개재하여 완충 역할을 하여 산화막을 성장시키는 PBL(Poly Buffered LOCOS)공정 등이 사용되고 있다.

또한, 반도체기판에 일정한 깊이를 갖는 트렌치(Trench)를 형성하고서 이 트렌치에 산화막을 증착시켜 화학기계적연마(Chemical Mechanical Polishing)공정으로 이 산화막의 불필요한 부분을 식각하므로 소자격리영역을 반도체 기판에 형성시키는 STI(Shallow Trench Isolation)공정이 최근에 많이 이용되고 있다, 본 발명은 STI공정을 이용하여 소자분리산화막을 형성하는 새로운 공정을 제안하고 있다.

종래의 소자분리 산화막 형성방법을 순차적으로 살펴 보면, 반도체기판 상에패드 산화막을 적층하고, 그 위에 상,하층간에 보호 역할을 하는 질화막을 도포하고서, 트렌치를 형성할 부분의 질화막 상에 마스킹 식각공정으로 트렌치(Trench)를 형성하도록 한다.

도 1은 종래의 소자격리막이 형성된 반도체 기판을 나타낸 도면이다.

도 1을 참조하면, 반도체 기판의 트렌치(5) 내부에는 소자격리막(4)이 형성된다. 그리고, 상기 트렌치(5) 내벽에는 열 산화막이 형성되며, 상기 열 산화막(2)과 상기 소자격리막(4) 사이에는 리니어 질화막(3)이 형성된다.

도 1은 패드 질화막 및 패드 산화막이 제거된 후의 상황을 나타낸 것으로, 상기 패드 산화막은 보통 습식 식각을 통해 제거된다.

한편, 이러한 식각 공정시 상기 트렌치(5) 외부로 노출된 열 산화막(2)이 같이 식긱되는 문제점이 발생된다.

그러면, 소자격리막(4)의 상부 에지(edge)단의 divot depth(반도체 기판(1)과 소자격리막(4)이 만나는 상부에서 상기 소자격리막(4)이 후속 식각공정을 거치며 손상을 입어, 상기 반도체 기판보다 더 낮게 파인 지역)의 깊이가 증가한다.

이러한 divot depth는 반도체 소자의 특성은 물론, 후속 메탈 공정시 미스얼라인이 발생할 경우 소자격리막(4)이 바로 식각되어 반도체 기판(10)과 소자의 드레인전극간이 서로 접합되어 소자 불량을 야기할 수 있다.　　

본 발명은 상기와 같은 문제점을 해결하고자 안출한 것으로, 열 산화막을 보호할 수 있는 스페이서를 구비한 반도체 소자 및 이의 제조방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자는, 반도체 기판의 STI 영역에 형성되며 소정 깊이를 갖는 트렌치; 상기 트렌치의 내벽에 형성된 산화막; 상기 산화막을 덮도록 상기 트렌치 내부에 형성된 질화막; 상기 트렌치 내부에 충진된 절연막; 및, 상기 트렌치 외부로 노출된 산화막 부분을 덮는 스페이서를 포함하고, 상기 스페이서는, 상기 노출된 열 산화막의 측면에 접촉되도록 상기 반도체 기판상에 형성된 제 1 보호막; 상기 제 1 보호막의 상측에 접촉되도록 상기 제 1 보호막상에 형성된 제 2 보호막을 포함함을 그 특징으로 한다.

또한 상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판의 전면에 패드 산화막을 형성하는 단계: 상기 반도체 기판의 소자격리영역에 위치한 패드 산화막 및 반도체 기판의 일부를 제거하여 소정 깊이를 갖는 트렌치를 형성하는 단계; 상기 트렌치의 내벽에 열 산화막을 형성하는 단계; 상기 트렌치 내부의 열 산화막 및 상기 패드 산화막을 포함한 반도체 기판의 전면을 덮도록 질화막을 형성하는 단계; 상기 트렌치 내부에 소자격리막을 충진하는 단계; 상기 소자격리막을 화학기계적연마를 통해 제거하여 상기 질화막을 노출시키는 단계; 상기 패드 산화막 상부에 형성된 질화막을 제거하는 단계; 상기 기판의 전면에 보호막을 형성하는 단계; 및, 상기 보호막 및 패드 산화막을 패터닝하여 상기 트렌치 외부로 노출된 열 산화막 부분을 덮는 스페이서를 형성하는 단계를 포함함을 그 특징으로 한다.

본 발명에 따른 반도체 소자의 제조방법에는 다음과 같은 효과가 있다.

첫째, 반도체 기판상에 열 산화막을 보호할 수 있는 스페이서를 형성함으로써 상기 열 산화막의 손상을 방지할 수 있다.

둘째, 패드 질화막을 사용하지 않고 패드 산화막이 형성된 후에 트렌치를 형성하므로, 상기 트렌치를 형성하기 위한 포토 및 식각 공정의 공정 마진(margin)을 높일 수 있다.

도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정순서도이다.

먼저, 도 2a와 같이, 열산화막 방법을 이용하여 실리콘으로 이루어진 반도체 기판(100)의 전면에 패드 산화막(200)을 100-200Å 두께로 증착한다.

이어서, 도 2b에 도시된 바와 같이, 상기 패드 산화막(200)상에 포토레지스트를 도포한 다음, 소자격리영역이 되는 트렌치(300) 형성부위를 정의하는 노광마스크를 사용하는 노광 및 현상을 실시하여 소자격리영역의 패드 산화막(200) 표면 을 노출시키는 포토레지스트패턴(도시안함)을 형성한다.

그 다음, 포토레지스트패턴으로 보호되지 않는 부위의 패드 산화막(200)을 건식식각 등의 비등방성 식각으로 반도체 기판(100)이 노출되도록 제거하여 소자격리영역과 활성영역을 한정한다.

이후, 포토레지스트패턴 또는 패드 산화막(200)에 의하여 보호되지 않는 노출된 반도체 기판(100)의 소자격리영역을 소정 깊이로 식각하여 트렌치(300)를 형성한다. 상기에서 트렌치(300)를 반응성이온식각(Reactive Ion Etching : 이하, RIE라 칭함)이나 플라즈마 식각 등으로 이방성 식각하여 형성한다. 이때, 트렌치(300)의 상부 모서리에 해당하는 소자 활성영역의 기판부위는 경사가 매우 급격하게 형성된다.

이후, 포토레지스트패턴을 산소 애슁(O2 ashing) 등의 방법으로 제거한 다음, 이물질을 제거하기 위하여 반도체 기판(100)에 세공정을 실시한다.

다음으로, 도 2c에 도시된 바와 같이, 트렌치(300) 표면의 식각 손상 부분을 치유하기 위해 희생산화공정을 실시한다. 희생산화 공정은 150-200Å 열 산화막(400)을 성장한 후 습식 식각을 통하여 이 산화막을 제거하는 것이다. 이어서, 다시 산화를 실시하여 상기 트렌치(300) 내벽에 150-200Å 정도의 열 산화막(400)을 성장시킨다.

이어서, 도 2c에 도시된 바와 같이, 상기 열 산화막(400)이 형성된 기판의 전면에 질화막(600)을 형성한다. 이때, 상기 질화막(600)은 상기 트렌치(300) 내부의 열 산화막(400)의 표면 및 상기 패드 산화막(200)의 전면에 형성된다.

이후, 도 2d에 도시된 바와 같이. 그 다음, 트렌치(300)를 포함하는 노출된 질화막(600) 상에 절연물질층을 트렌치(300)를 충분히 매립하여 소자격리막(500)을 형성한다. 이때, 절연물질층은 HDP 산화막(high density plasma oxide)을 증착하여 형성하고, 증착 특성상 HDP 산화막이 증착되는 트렌치(300)의 상부 모서리부위에 증착되는 HDP 산화막의 밀도는 타 부위보다 낮다.

그리고, 소자격리막(500)의 밀도(density)를 높이기 위하여 반도체 기판(100)에 어닐링을 실시할 수 있다.

다음으로, 도 2e에 도시된 바와 같이, 소자격리막(500)에 대하여 평탄화공정을 실시하여 소자격리막(500)을 트렌치(300)에만 잔류시키고 동시에 질화막(600)의 표면을 노출시킨다. 이때, 평탄화공정은 화학기계적연마(chemical mechanical polishing, CMP)로 진행한다.

이후, 도 2f에 도시된 바와 같이, 포토 및 식각 공정을 통해 소자격리영역을 제외한 반도체 기판(100)상에 형성된 질화막(600)을 제거한다. 이때, 식각 공정은 습식 식각공정을 이용한다.

다음으로, 도 2g에 도시된 바와 같이, 상기 반도체 기판(100)의 전면에 보호막(700)을 형성한다. 이때, 상기 보호막(700)으로는 질화 실리콘(SiNx)이 사용된다.

이어서, 도 2h에 도시된 바와 같이, 포토 및 식각 공정을 통해 보호막(700) 및 패드 산화막(200)을 패터닝하여 상기 트렌치(300) 외부로 노출된 열 산화막(400) 부분을 덮는 스페이서(800)를 형성한다.

상기 스페이서(800)는 상기 노출된 열 산화막(400)의 측면에 접촉되도록 상기 반도체 기판(100)상에 형성된 제 1 보호막(201)과, 상기 제 1 보호막(201)의 상측에 접촉되도록 상기 제 1 보호막(201)의 상부에 형성된 제 2 보호막(701)을 포함한다.

상기 제 1 보호막(201)은 패드 산화막(200)과 동일한 물질로 이루어지며, 상기 제 2 보호막(701)은 질화 실리콘으로 이루어진다.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

도 1은 종래의 소자격리막이 형성된 반도체 기판을 나타낸 도면

도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정순서도

Claims (7)

1. 반도체 기판의 소자격리영역에 형성되며 소정 깊이를 갖는 트렌치;

   상기 트렌치의 내벽에 형성된 열 산화막;

   상기 산화막을 덮도록 상기 트렌치 내부에 형성된 질화막;

   상기 트렌치 내부에 충진된 소자격리막; 및,

   상기 트렌치 외부로 노출된 열 산화막 부분을 덮는 스페이서를 포함하고,

   상기 스페이서는,

   상기 노출된 열 산화막의 측면에 접촉되도록 상기 반도체 기판상에 형성된 제 1 보호막;

   상기 제 1 보호막의 상측에 접촉되도록 상기 제 1 보호막상에 형성된 제 2 보호막을 포함함을 특징으로 하는 반도체 소자.
2. 삭제
3. 제 1 항에 있어서,

   상기 제 1 보호막은 패드 산화막과 동일한 재질이고, 상기 제 2 보호막은　 질화 실리콘으로 이루어진 것을 특징으로 하는 반도체 소자.
4. 반도체 기판의 전면에 패드 산화막을 형성하는 단계:

   상기 반도체 기판의 소자격리영역에 위치한 패드 산화막 및 반도체 기판의 일부를 제거하여 소정 깊이를 갖는 트렌치를 형성하는 단계;

   상기 트렌치의 내벽에 열 산화막을 형성하는 단계;

   상기 트렌치 내부의 열 산화막 및 상기 패드 산화막을 포함한 반도체 기판의 전면을 덮도록 질화막을 형성하는 단계;

   상기 트렌치 내부에 소자격리막을 충진하는 단계;

   상기 소자격리막을 화학기계적연마를 통해 제거하여 상기 질화막을 노출시키는 단계;

   상기 패드 산화막 상부에 형성된 질화막을 제거하는 단계;

   상기 기판의 전면에 보호막을 형성하는 단계; 및,

   상기 보호막 및 패드 산화막을 패터닝하여 상기 트렌치 외부로 노출된 열 산화막 부분을 덮는 스페이서를 형성하는 단계를 포함함을 특징으로 하는 반도체 소자의 제조방법.
5. 제 4 항에 있어서,

   상기 보호막은 질화 실리콘으로 이루어진 것을 특징으로 하는 반도체 소자의 제조방법.
6. 제 4 항에 있어서,

   상기 질화막은 습식 식각을 통해 제거됨을 특징으로 하는 반도체 소자의 제조방법.
7. 제 4 항에 있어서,

   상기 보호막 및 패드 산화막은 건식 식각을 통해 제거됨을 특징으로 하는 반도체 소자의 제조방법.

Images