KR20080029565A - 반도체 소자의 콘택 플러그 형성방법 - Google Patents

반도체 소자의 콘택 플러그 형성방법 Download PDF

Info

Publication number
KR20080029565A
KR20080029565A KR1020060096339A KR20060096339A KR20080029565A KR 20080029565 A KR20080029565 A KR 20080029565A KR 1020060096339 A KR1020060096339 A KR 1020060096339A KR 20060096339 A KR20060096339 A KR 20060096339A KR 20080029565 A KR20080029565 A KR 20080029565A
Authority
KR
South Korea
Prior art keywords
soc
forming
pattern
film
semiconductor device
Prior art date
Application number
KR1020060096339A
Other languages
English (en)
Other versions
KR101183640B1 (ko
Inventor
조윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096339A priority Critical patent/KR101183640B1/ko
Publication of KR20080029565A publication Critical patent/KR20080029565A/ko
Application granted granted Critical
Publication of KR101183640B1 publication Critical patent/KR101183640B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 자기정렬콘택 공정을 적용한 랜딩플러그 콘택 형성시 랜딩플러그 콘택과 게이트 패턴 이 서로 단락되는 것을 방지할 수 있는 반도체 소자의 콘택 플러그 형성방법을 제공하기 위한 것으로, 이를 위해 본 발명은 복수의 게이트 패턴이 형성된 기판을 준비하는 단계와, 상기 게이트 패턴을 포함한 전체 구조 상에 SOC막을 형성하는 단계와, 상기 SOC막을 식각하여 상기 게이트 패턴 사이를 채우는 SOC막 패턴을 형성하는 단계와, 상기 SOC막 패턴을 포함하는 전체 구조 상에 층간 절연막을 형성하는 단계와, 상기 SOC 패턴의 상부 표면이 노출되도록 상기 층간 절연막을 식각하는 단계와, 노출되는 상기 SOC 패턴을 제거하여 상기 게이트 패턴 사이에 콘택홀을 형성하는 단계와, 상기 콘택홀이 매립되는 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법을 제공한다.
반도체 소자, 자기정렬, 랜딩플러그 콘택, SOC막, 패터닝

Description

반도체 소자의 콘택 플러그 형성방법{METHOD FOR FORMING CONTACT PLUG IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1e는 종래 기술에 따른 자기정렬콘택 공정을 적용한 랜딩플러그 콘택 형성방법을 설명하기 위해 도시한 공정단면도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 자기정렬콘택 공정을 적용한 랜딩플러그 콘택 형성방법을 설명하기 위해 도시한 공정단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
110 : 반도체 기판 111 : 게이트 절연막
112 : 게이트 전극층 113 : 게이트 캐핑막
115 : 게이트 패턴 116 : 스페이서
117 : SOC막 117A : SOC막 패턴
118 : 하드마스크 패턴 119 : 층간절연막
120 : 에치백 공정 121 : 랜딩플러그 콘택홀
123 : 랜딩플러그 콘택
본 발명은 반도체 제조 기술에 관한 것으로, 특히 자기정렬콘택(SAC : self aligned contact) 공정을 적용한 80㎚급 이하의 반도체 소자의 랜딩플러그 콘택(landing plug contact) 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따른 패턴의 미세화로 인하여 반도체 소자를 이루는 여러 요소들은 적층 구조를 이루게 되었다. 이에 따라 콘택 플러그를 형성하여 상기 적층된 요소들 간의 상,하부를 연결하였다. 최근에는 이러한 콘택 플러그를 형성함에 있어서, 콘택 플러그의 하부 면적은 최소의 면적으로 형성하고 상부 면적은 후속 공정에 대한 공정 마진을 넓히기 위해 하부 면적보다 넓게 형성하는 예컨대, 랜딩플러그 콘택(LPC : landing plug contact) 기술이 사용되고 있다.
그러나, 이러한 랜딩플러그 콘택 기술은 고종횡비를 갖는 구조물 사이를 식각하는데 어려움이 있어, 자기정렬콘택(SAC : self aligned contact) 공정을 적용하는 랜딩플러그 콘택 기술이 도입되었다.
도 1a 내지 도 1e는 종래 기술에 따른 자기정렬콘택 공정을 적용한 랜딩플러그 콘택 형성방법을 설명하기 위해 도시한 공정단면도이다.
먼저, 도 1a에 도시된 바와 같이, 소자분리막(미도시)과 웰(미도시) 등이 형성된 반도체 기판(10) 상에 게이트 절연막(11), 게이트 전극층(12) 및 게이트 캐핑막(13)이 적층된 구조의 게이트 패턴(15)을 형성한다. 이때, 게이트 절연막(11)은 실리콘 산화막 등의 통상적인 산화막 계열의 물질을 이용하고, 게이트 전극층(12)은 통상 폴리실리콘, W, WN 및 WSiX(X는 1 내지 10)중 어느 하나의 물질 또는 이들의 조합 형태로 형성한다.
또한, 게이트 캐핑막(13)은 후속 랜딩플러그 콘택홀 형성시 게이트 전극층(12)을 보호하기 위한 것으로서, 실리콘 질화막(SiN) 또는 실리콘 산화질화막(SiON) 등의 질화막 계열의 물질을 사용한다.
이어서, 이웃하는 게이트 패턴(15) 간의 기판(10)에 소스/드레인 영역(미도시)을 형성한 후, 게이트 패턴(15)의 양측벽에 스페이서(16)를 형성한다. 이후, 게이트 패턴(15)을 포함한 기판(10) 상부 전면에 포토레지스트(17)를 도포한다.
이어서, 도 1b에 도시된 바와 같이, 노광 및 현상공정을 실시하여 포토레지스트 패턴(17A)을 형성한다. 이때, 포토레지스트 패턴(17A)은 랜딩플러그 콘택이 형성될 랜딩플러그 콘택 예정지역을 덮는 구조로 형성한다.
이어서, 도 1c에 도시된 바와 같이, 포토레지스트 패턴(17A)을 포함한 기판(10) 상부 전면에 층간절연막(19)을 증착한 후, 포토레지스트 패턴(17A)의 상부 표면이 노출되도록 에치백(etchback) 공정을 실시하여 층간절연막(19)을 식각한다. 층간절연막(19)은 산화막으로 이루어진다.
이어서, 도 1d에 도시된 바와 같이, 스트립(strip) 공정을 실시하여 포토레지스트 패턴(17A)을 제거한다. 이로써, 랜딩플러그 콘택 예정지역에 랜딩플러그 콘택홀(20)이 형성된다.
이어서, 도 1e에 도시된 바와 같이, 랜딩플러그 콘택홀(20)을 매립시키는 랜딩플러그 콘택(21)을 형성한다. 예컨대, 랜딩플러그 콘택홀(20)이 매립되도록 층간절연막(19) 상에 콘택물질을 증착한 후, 이를 평탄화하여 랜딩플러그 콘택(21)을 형성한다.
그러나, 이와 같은 종래기술에 따라 랜딩플러그 콘택(21)을 게이트 패턴(15)에 자기정렬시켜 형성하는 데에는, 다음과 같은 여러가지 어려움이 따른다.
첫째, 포토레지스트 패턴(17A)을 형성하기 위한 노광공정을 실시하기 위해서는 포토레지스트(17) 상부 표면이 평평해야 하는데, 이러한 평평한 표면을 얻기 위해서는 포토레지스트(17)의 두께를 어느 정도 확보해야 한다. 그러나, 점차 고집적화되는 반도체 소자의 패턴 간 사이즈가 감소하면서 포토레지스트(17)의 두께 또한 감소하게 되어 상부 표면이 평평한 포토레지스트(17)를 얻기란 거의 불가능하다. 특히, ArF 포토레지스트 사용시에는 더욱 불가능하다.
둘째, 포토레지스트(17) 자체의 상부 표면이 완전히 평평하더라도 하부구조물인 게이트 패턴(15)의 토폴로지(topology)로 인하여 포토레지스트(17)가 불균일한 두께로 도포되므로 정상적인 포토레지스트 패터닝(patterning)이 어렵다. 이러한 문제는, 패턴 간 사이즈가 감소할수록 더욱 심각해진다.
셋째, 포토레지스트 패턴(17A) 상부에 산화막을 증착하기 때문에 포토레지스트 패턴(17A)이 산화막의 증착 온도에 영향을 받는다. 따라서, 증착 온도가 낮은 산화막만을 이용해야 한다는 제약이 따른다.
결국, 종래 기술에 따르면 상기와 같은 어려움으로 인하여 이웃하는 게이트 패턴(15) 사이의 랜딩플러그 콘택 예정지역을 정의하기 위한 포토레지스트 패턴(17A) 형성이 어려워져 랜딩플러그 콘택(21)과 게이트 패턴(15)이 서로 단락(short)되는 문제가 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 자기정렬콘택 공정을 적용한 랜딩플러그 콘택 형성시 랜딩플러그 콘택과 게이트 패턴 이 서로 단락되는 것을 방지할 수 있는 반도체 소자의 콘택 플러그 형성방법을 제공하는 것을 그 목적으로 한다.
상기에서 설명한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 복수의 게이트 패턴이 형성된 기판을 준비하는 단계와, 상기 게이트 패턴을 포함한 전체 구조 상에 SOC막을 형성하는 단계와, 상기 SOC막을 식각하여 상기 게이트 패턴 사이를 채우는 SOC막 패턴을 형성하는 단계와, 상기 SOC막 패턴을 포함하는 전체 구조 상에 층간 절연막을 형성하는 단계와, 상기 SOC 패턴의 상부 표면이 노출되도록 상기 층간 절연막을 식각하는 단계와, 노출되는 상기 SOC 패턴을 제거하여 상기 게이트 패턴 사이에 콘택홀을 형성하는 단계와, 상기 콘택홀이 매립되는 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호는 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 2a 내지 도 2f는 본 발명의 실시예에 따른 자기정렬콘택 공정을 적용한 랜딩플러그 콘택 형성방법을 설명하기 위해 도시한 공정단면도이다.
먼저, 도 2a에 도시된 바와 같이, 소자분리막(미도시)과 웰(미도시) 등이 형성된 반도체 기판(110) 상에 게이트 절연막(111), 게이트 전극층(112) 및 게이트 캐핑막(113)이 적층된 구조의 게이트 패턴(115)을 형성한다. 이때, 게이트 절연막(111)은 실리콘 산화막 등의 통상적인 산화막 계열의 물질을 이용하고, 게이트 전극층(112)은 통상 폴리실리콘, W, WN 및 WSiX(X는 자연수)중 어느 하나의 물질 또는 이들의 조합 형태로 형성한다.
또한, 게이트 캐핑막(113)은 후속 랜딩플러그 콘택홀 형성시 게이트 전극층(112)을 보호하기 위한 것으로서, 실리콘 질화막(SiN) 또는 실리콘 산화질화막(SiON) 등의 질화막 계열의 물질을 사용한다.
이어서, 도면에 도시하진 않았지만, 게이트 패턴(115) 사이로 노출된 기판(110)에 소스/드레인 영역을 형성하고, 공지된 스페이서 형성기술에 따라 게이트 패턴(115)의 양측벽에 스페이서(116)를 형성한다.
이어서, 게이트 패턴(115)을 포함한 기판(110) 상부 전면에 SOC(Spin On Coating)막(117)을 형성한다. SOC막(117)은 산화막 증착시 열적으로 문제가 없도록 산화막 증착 온도에 대한 열적 안정성이 있는 물질이어야 하고, 후속 식각공정시 게이트 패턴(115)에는 영향을 주지 않고 SOC막(117)만이 선택적으로 제거되도록 C, H 및 O의 원소로 이루어진 유기 화합물이어야 한다. 이처럼, 열적 안정성을 갖는 유기 화합물 물질로는 상용화된 여러 물질이 있다. 대표적으로, 다우코닝사의 'SiLK(상품명)'가 있다. 'SiLK'는 스핀 코팅 방식으로 증착하는 유기 물질이며, 450℃의 높은 온도에서 큐어링(curing)하므로 열적 안정성을 갖는다. 특히, 이 물질은 반도체 공정에 주로 사용되는 산화막 물질, 예컨대 PETEOS(Plasma-Enhanced Tetra Ethyl Ortho Silicate), HDP(High Density Plasma) 산화막, CVD(Chemical Vapor Deposition) 산화막 증착에 대해 열적으로 안정한 특성을 갖는다.
또한, SOC막(117)은 기존의 포토레지스트 물질과는 달리 스핀 코팅 방식에 의해 증착되므로 충분한 두께로 증착할 수 있고, 이에 따라 자체가 평평한 상부 표면을 갖게 된다.
즉, 본 발명의 실시예에서는 기존과는 달리 랜딩플러그 콘택 예정지역을 정의하기 위해 포토레지스트 물질을 사용하지 않고 산화막 증착 온도에 열적 안정성을 갖으면서 상부 표면이 평평하게 증착되는 특성을 갖는 SOC막을 사용한다. 따라 서, 기존에 포토레지스트 물질이 갖는 문제를 모두 해결할 수 있다. 예컨대, 후속 식각공정시 정상적인 SOC막 패턴 형성이 가능하여 원하는 랜딩플러그 콘택 예정지역에 SOC막 패턴을 형성할 수 있게 되므로, 랜딩플러그 콘택과 게이트 패턴 간의 단락을 방지할 수 있다.
이어서, SOC막(117) 상에 하드마스크 물질을 증착한 후, 하드마스크 물질 상에 포토레지스트 패턴(119)을 형성한다. 포토레지스트 패턴(119)은 랜딩플러그 콘택이 형성될 랜딩플러그 콘택 예정지역을 정의하기 위한 것으로, 랜딩플러그 콘택 예정지역에 대응되도록 형성한다. 또한, 하드마스크 물질은 산화막, SiON, SiN, SiCN, SiOC 등의 무기물질이나 실리콘(Si)을 함유한 유기 화합물 물질을 사용하여 SOC막(117)에 대한 식각 선택비를 갖도록 한다. 이때, Si의 함유량은 10~50%가 바람직하다.
이어서, 포토레지스트 패턴(119)을 마스크로 이용한 식각공정을 실시하여 하드마스크 물질을 식각한다. 이로써, 하드마스크 패턴(118)이 형성된다.
이어서, 도 2b에 도시된 바와 같이, 스트립 공정을 실시하여 포토레지스트 패턴(119)을 제거한 후, 하드마스크 패턴(118)을 통해 노출된 SOC막(117, 도 2a 참조)을 식각한다. 이로써, 랜딩플러그 콘택 예정지역을 덮는 SOC막 패턴(117A)이 형성된다. 이러한 SOC막(117)의 식각시에는 O2, N2, H2, NH3 및 CH4의 일군에서 선택된 어느 하나의 가스 플라즈마 또는 이들의 조합 가스 플라즈마를 이용한다. 이를 통해, 게이트 패턴(115)에는 손상을 주지 않고 SOC막(117)만을 선택적으로 식각할 수 있다.
이어서, 도 2c에 도시된 바와 같이, 하드마스크 패턴(118)을 포함한 기판(110) 상부 전면에 층간절연막(119)을 증착한다. 이때, 층간절연막(119)은 산화막 계열의 물질로 형성한다. 예컨대, 층간절연막(119)은 PETEOS, HDP 산화막 및 CVD 산화막 중 어느 하나로 형성한다.
이어서, 도 2d에 도시된 바와 같이, 에치백 공정(120)을 실시하여 층간절연막(119)과 SOC막 패턴(117A)을 평탄화한다. 이외에도, 화학적기계적연마 공정(CMP, Chemical Mechanical Polishing)을 실시하여 층간절연막(119) 및 SOC막 패턴(117A)을 평탄화할 수 있다.
이어서, 도 2e에 도시된 바와 같이, 식각공정을 실시하여 SOC막 패턴(117A)을 제거한다. 이로써, 랜딩플러그 콘택 예정지역에 랜딩플러그 콘택홀(121)이 형성된다. 이러한 SOC막 패턴(117A)의 제거시에는 O2, H2 및 N2의 일군에서 선택된 어느 하나의 가스 플라즈마 또는 이들의 조합 가스 플라즈마를 이용한다.
이어서, 도 2f에 도시된 바와 같이, 랜딩플러그 콘택홀(121)을 매립시키는 랜딩플러그 콘택(123)을 형성한다. 예컨대, 랜딩플러그 콘택홀(121)이 매립되도록 랜딩플러그 콘택용 물질을 증착한 후, 이를 CMP하여 랜딩플러그 콘택(123)을 형성한다. 이로써, 랜딩플러그 콘택(123)이 랜딩플러그 콘택 예정지역에 자기정렬되어 형성될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 랜딩플러그 콘택 예정지역을 정의하기 위해 포토레지스트 물질을 사용하는 대신 산화막 증착 온도에 열적 안정성을 갖는 SOC막을 사용함으로써, 랜딩플러그 콘택 형성 후 후속으로 진행되는 산화막 증착시에도 열적으로 안정한 소자 특성을 유지할 수 있다.
또한, 본 발명에 의하면, 랜딩플러그 콘택 예정지역을 정의하기 위해 포토레지스트 물질을 사용하는 대신 스핀 코팅 방식에 의해 증착되어 상부 표면 자체가 평평한 특성을 갖는 SOC막을 사용함으로써, 후속 식각공정시 정상적인 SOC막 패턴 형성이 가능하다. 따라서, 정상적으로 원하는 랜딩플러그 콘택 예정지역에 SOC막 패턴을 형성할 수 있어 랜딩플러그 콘택과 게이트 패턴 간의 단락을 방지할 수 있다.

Claims (8)

  1. 복수의 게이트 패턴이 형성된 기판을 준비하는 단계;
    상기 게이트 패턴을 포함한 전체 구조 상에 SOC막을 형성하는 단계;
    상기 SOC막을 식각하여 상기 게이트 패턴 사이를 채우는 SOC막 패턴을 형성하는 단계;
    상기 SOC막 패턴을 포함하는 전체 구조 상에 층간 절연막을 형성하는 단계;
    상기 SOC 패턴의 상부 표면이 노출되도록 상기 층간 절연막을 식각하는 단계;
    노출되는 상기 SOC 패턴을 제거하여 상기 게이트 패턴 사이에 콘택홀을 형성하는 단계; 및
    상기 콘택홀이 매립되는 콘택 플러그를 형성하는 단계
    를 포함하는 반도체 소자의 콘택 플러그 형성방법.
  2. 제 1 항에 있어서,
    상기 SOC막 패턴을 형성하는 단계는,
    상기 SOC막 상에 하드마스크 패턴을 형성하는 단계; 및
    상기 하드마스크 패턴을 통해 상기 SOC막을 식각하는 단계
    를 포함하는 반도체 소자의 콘택 플러그 형성방법.
  3. 제 2 항에 있어서,
    상기 층간절연막은 산화막으로 형성하는 반도체 소자의 콘택 플러그 형성방법.
  4. 제 3 항에 있어서,
    상기 SOC막은 상기 산화막 증착 온도에 안정성을 갖도록 C, H 및 O 원소로 이루어진 유기 화합물로 형성하는 반도체 소자의 콘택 플러그 형성방법.
  5. 제 4 항에 있어서,
    상기 하드마스크 패턴은 산화막, SiON, SiN, SiCN 및 SiOC 중 어느 하나로 이루어진 무기물질 또는 실리콘을 함유한 유기 화합물로 형성하는 반도체 소자의 콘택 플러그 형성방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 SOC막 패턴을 형성하는 단계는,
    O2, N2, H2, NH3 및 CH4의 일군에서 선택된 어느 하나의 가스 플라즈마 또는 이들의 조합 가스 플라즈마를 이용하는 반도체 소자의 콘택 플러그 형성방법.
  7. 제 4 항 또는 제 5 항에 있어서,
    상기 SOC막을 제거하여 상기 콘택홀을 형성하는 단계는,
    O2, N2 및 H2의 일군에서 선택된 어느 하나의 가스 플라즈마 또는 이들의 조합 가스 플라즈마를 이용하는 반도체 소자의 콘택 플러그 형성방법.
  8. 제 2 항 내지 제 5 항 중 어느 하나의 항에 있어서,
    상기 층간절연막을 식각하는 단계는 에치백 또는 화학적기계연마 공정을 실시하는 반도체 소자의 콘택 플러그 형성방법.
KR1020060096339A 2006-09-29 2006-09-29 반도체 소자의 콘택 플러그 형성방법 KR101183640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060096339A KR101183640B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 콘택 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096339A KR101183640B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 콘택 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR20080029565A true KR20080029565A (ko) 2008-04-03
KR101183640B1 KR101183640B1 (ko) 2012-09-17

Family

ID=39532114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096339A KR101183640B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 콘택 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR101183640B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102295239B1 (ko) 2015-01-08 2021-09-01 삼성전자주식회사 반도체 장치의 형성방법
KR20200128275A (ko) 2019-05-02 2020-11-12 삼성전자주식회사 반도체 소자의 제조 장치 및 그를 이용한 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR101183640B1 (ko) 2012-09-17

Similar Documents

Publication Publication Date Title
JP4190164B2 (ja) ダミー絶縁層を用いた集積回路素子の導電性コンタクト体の形成方法
KR100400308B1 (ko) 반도체소자의 보더리스 콘택 형성방법
KR100981530B1 (ko) 반도체 소자 및 이의 제조 방법
KR101183640B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20080074486A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100807114B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100477827B1 (ko) 게이트와 플러그간의 축전용량을 감소시킨 반도체 소자의제조방법
KR100670652B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20080100548A (ko) 반도체 소자의 콘택 형성 방법
KR20090071771A (ko) 반도체 소자의 소자 분리막 제조 방법
KR100505596B1 (ko) 반도체 장치의 제조공정에 있어서 콘택 형성방법
KR100246101B1 (ko) 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법
KR100555479B1 (ko) 미세 패턴 사이의 좁은 갭를 갖는 반도체 소자의 층간 절연막형성 방법
KR100723769B1 (ko) 플래쉬 메모리소자의 제조방법
KR100763112B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100688057B1 (ko) 반도체 소자의 컨택홀 형성방법
KR100744665B1 (ko) 반도체 소자의 컨택홀 형성방법
KR100604587B1 (ko) 반도체 소자의 제조방법
KR20070062026A (ko) 반도체 소자의 컨택홀 형성방법
KR20090022381A (ko) 반도체 소자의 콘택 플러그 제조방법
KR20010005229A (ko) 반도체소자의 콘택 형성방법
KR20060105291A (ko) 반도체 소자의 제조방법
KR20070002325A (ko) 반도체 소자 제조방법
KR20080001742A (ko) 반도체 메모리 소자의 스토리지 노드 콘택 플러그 형성방법
KR20040058762A (ko) 랜딩플러그를 구비하는 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee