KR100670652B1 - 반도체 소자의 콘택 플러그 형성방법 - Google Patents

반도체 소자의 콘택 플러그 형성방법 Download PDF

Info

Publication number
KR100670652B1
KR100670652B1 KR1020040047224A KR20040047224A KR100670652B1 KR 100670652 B1 KR100670652 B1 KR 100670652B1 KR 1020040047224 A KR1020040047224 A KR 1020040047224A KR 20040047224 A KR20040047224 A KR 20040047224A KR 100670652 B1 KR100670652 B1 KR 100670652B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
forming
lower photoresist
contact plug
Prior art date
Application number
KR1020040047224A
Other languages
English (en)
Other versions
KR20050122075A (ko
Inventor
유재선
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040047224A priority Critical patent/KR100670652B1/ko
Publication of KR20050122075A publication Critical patent/KR20050122075A/ko
Application granted granted Critical
Publication of KR100670652B1 publication Critical patent/KR100670652B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Abstract

본 발명은 SAC 패일 등을 방지하면서 충분한 콘택 면적을 확보하여 고집적화를 용이하게 달성할 수 있는 콘택플러그 형성 방법을 제공하기 위한 것으로, 본 발명은 워드라인이 형성된 반도체 기판을 준비하는 단계; 상기 워드라인 사이의 공간을 매립하도록 상기 기판 전면 상에 하부 포토레지스트막을 형성하는 단계; 상기 하부 포토레지스트막 상에 산화막을 형성하는 단계; 상기 산화막 상에 상기 필드 산화막 상부의 산화막은 노출시키고 상기 액티브 영역 상부의 산화막은 마스킹하는 상부 포토레지스트막을 형성하는 단계; 상기 상부 포토레지스트막을 이용하여 상기 산화막을 식각하는 단계; 상기 산화막을 이용하여 상기 하부 포토레지스트막을 식각하는 단계; 상기 식각된 하부 포토레지스트막 사이의 공간을 매립하도록 상기 산화막 상부에 분리절연막을 형성하는 단계; 상기 하부 포토레지스트막의 표면이 노출되도록 상기 분리절연막과 산화막을 제거하는 단계; 상기 노출된 하부 포토레지스트막을 제거하여 상기 워드라인 사이의 액티브 영역을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 측부에 스페이서를 형성하는 단계; 및 상기 콘택홀 내부에 콘택플러그를 형성하는 단계를 포함한다.
콘택홀, 포토레지스트막, 플러그, SAC, 하드 마스크

Description

반도체 소자의 콘택 플러그 형성방법{METHOD OF FORMING CONTACT PLUG FOR SEMICONDUCTOR DEVICE}
도 1a 내지 도 1h는 본 발명의 실시예에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위한 단면도.
도 2는 본 발명의 실시예에 따른 반도체 소자의 콘택 플러그 형성방법을 설명하기 위한 도면으로서, 도 1b의 평면도.
※도면의 주요부분에 대한 부호의 설명
10 : 반도체 기판 11 : 필드 산화막
12 : 도전패턴 13 : 제 1 하드 마스크
14 : 하부 포토레지스트막 14a : 하부 포토레지스트 패턴
15 : 산화막 15a : 제 2 하드 마스크
16 : 상부 포토레지스트막 16a : 상부 포토레지스트 패턴
17 : 분리절연막 18 : 콘택홀
19 : 스페이서 20 : 플러그용 도전막
20a : 콘택 플러그 100 : 워드라인
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 콘택 플러그 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따라 패턴 크기 및 패턴 사이의 공간이 점점 더 미세해지면서, 도전층 사이를 연결하는 콘택 형성 시 제한된 면적 내에서 오버레이 마진을 확보하기 위해서는 충분한 콘택 면적을 확보하는 것이 중요하다.
그런데, 비트라인 콘택 플러그 및 스토리지노드 콘택 플러그 형성 등에 통상적으로 적용되는 원형 콘택 공정은 공정 단순화 측면에서는 유리하지만 포토리소그라피 공정에서의 마스크 오정렬 및 자기정렬콘택(Self Aligned Contact; SAC) 식각 시 발생되는 경사 단면으로 인한 SAC 패일로 인하여 콘택 면적 확보에 어려움이 있다.
따라서, 최근에는 원형 콘택 공정 대신 T-형 및 I-형 등의 마스크를 이용하여 SAC 식각에 의해 절연막을 식각하고 폴리실리콘막을 증착한 후 화학기계연마(Chemical Mechanical Polishing; CMP)에 의해 폴리실리콘막을 분리시켜 콘택 플러그를 형성하는, 이른 바 라인형 콘택 공정을 적용하고 있다.
그러나, 고집적화의 가속화에 따라 패턴의 크기는 점점 더 작아지고 어스펙트비(aspect ratio)는 점점 더 증가하게 되면서 라인형 콘택 공정에서도 SAC 패일 등이 유발되어 콘택 면적을 확보하는데 한계가 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 반도체 소자의 콘택 플러그 형성 시 SAC 패일 등을 방지하면서 충분한 콘택 면적을 확보하여 고집적화를 용이하게 달성할 수 있는 방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 필드 산화막에 의해 액티브 영역이 정의되고, 상기 필드 산화막 및 액티브 영역 상부에 도전패턴과 하드 마스크로 이루어진 워드라인이 형성된 반도체 기판을 준비하는 단계; 상기 워드라인 사이의 공간을 매립하도록 상기 기판 전면 상에 하부 포토레지스트막을 형성하는 단계; 상기 하부 포토레지스트막 상에 산화막을 형성하는 단계; 상기 산화막 상에 상기 필드 산화막 상부의 산화막은 노출시키고 상기 액티브 영역 상부의 산화막은 마스킹하는 상부 포토레지스트막을 형성하는 단계; 상기 상부 포토레지스트막을 이용하여 상기 산화막을 식각하는 단계; 상기 산화막을 이용하여 상기 하부 포토레지스트막을 식각하는 단계; 상기 식각된 하부 포토레지스트막 사이의 공간을 매립하도록 상기 산화막 상부에 분리절연막을 형성하는 단계; 상기 하부 포토레지스트막의 표면이 노출되도록 상기 분리절연막과 산화막을 제거하는 단계; 상기 노출된 하부 포토레지스트막을 제거하여 상기 워드라인 사이의 액티브 영역을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 측부에 스페이서를 형성하는 단계; 및 상기 콘택홀 내부에 콘택플러그를 형성하는 단계를 포함하는 반도체 소자의 콘택 플러그 형성방법에 의해 달성될 수 있다.
여기서, 희생막은 도포 후 경화된 포토레지스트막으로 이루어지고, 경화는 약 400℃ 이하의 온도에서 수행한다.
또한, 제 2 하드 마스크와 분리절연막은 약 350℃ 이하의 저온에서 증착된 산화막으로 이루어지는데, 바람직하게 제 2 하드 마스크는 PE TEOS막, APL 산화막 및 SiON막 중 선택되는 어느 하나로 이루어지고, 분리절연막은 PE TEOS막, APL 산화막, HDP-USG 산화막 및 SiON막중 선택되는 어느 하나로 이루어진다.
또한, 희생막의 식각 및 희생막 패턴의 제거는 산소 함유가스, 수소 함유가스, 질소 가스 및 불활성 가스의 조합가스를 사용하여 수행하는데, 이때 산소 함유가스는 O2, N2O, NO, CO 및 SO2 중 선택되는 어느 하나이고, 수소 함유가스는 N2H2, NH3, CH4, C2H2 및 C2H4 중 선택되는 어느 하나인 것이 바람직하다.
또한, 희생막 패턴의 제거는 H2O2 : H2SO4 : DI의 혼합용액을 사용한 습식식각으로 수행할 수도 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 1a 내지 도 1h와 도 2를 참조하여 본 발명의 실시예에 따른 반도체 소자의 콘택 플러그 형성방법을 설명한다.
도 1a를 참조하면, 필드 산화막(11)에 의해 액티브 영역이 정의된 반도체 기판(10) 상에 도전막과 질화막을 순차적으로 증착하고, 포토리소그라피 및 식각공정에 의해 질화막과 도전막을 순차적으로 패터닝하여 도전패턴(12) 및 제 1 하드 마 스크(13)로 이루어진 워드라인(100)을 형성한다. 여기서, 질화막은 SiON막 또는 Si-리치 SiON막으로 대체될 수 있으며, 질화막의 식각은 CHF3/O2/Ar 또는 CF4 /O2/Ar 가스를 사용하여 수행한다. 그 다음, 워드라인(100) 사이의 공간을 매립하도록 기판 전면 상에 하부(bottom) 포토레지스트막(14)을 형성한다. 여기서, 하부 포토레지스트막(14)은 이후 라인형 콘택홀 형성 시 희생막으로서 작용한다. 또한, 하부 포토레지스트막(14)은 이후 형성될 막증착 공정 등을 감안하여 도포 후 약 400℃ 이하의 온도에서 경화시켜 형성한다. 그 후, 하부 포토레지스트막(14) 상부에 산화막(15)을 증착하고, 산화막(15) 상부에 상부(top) 포토레지스트막(16)을 형성한다. 이때, 산화막(15)은 하부 포토레지스트막(14)가 열적 손상을 받지 않도록 약 350℃ 이하의 저온에서 증착하는 것이 바람직하고, 산화막(15)으로는 플라즈마강화(Plasma Enhanced; PE) TEOS막, APL(Advanced Planarization Layer) 산화막 또는 SiON막을 사용하는 것이 바람직하다.
도 1b를 참조하면, 통상의 라인형 마스크와 반대의 마스크를 이용하여 상부 포토레지스트막(16)을 노광 및 현상하여 산화막(15) 중에서 필드 산화막(11) 상부에 형성된 산화막(15)은 노출시키고 액티브 영역 상부에 형성된 산화막(15)은 마스킹하는 상부 포토레지스트 패턴(16a)을 형성한다. 이때의 평면 형상은 도 2와 같다.
도 1c를 참조하면, 상부 포토레지스트 패턴(16a)을 이용하여 산화막(15)을 식각하여 제 2 하드 마스크(15a)를 형성한다. 본 실시예에서는 상부 포토레지스트 패턴(16a)을 이용하여 산화막(15)만을 식각하기 때문에 상부 포토레지스트 패턴 (16a)의 두께를 높이지 않아도 충분한 공정 마진 확보가 가능하므로 미세 패턴 형성이 용이해지게 된다. 그 후, 제 2 하드 마스크(15a)를 이용하여 하부 포토레지스트막(14)을 식각하여 워드라인(100) 사이의 필드 산화막(11)을 노출시키는 하부 포토레지스트 패턴(14a)을 형성함과 동시에 잔류 상부 포토레지스트 패턴(16a)을 제거한다. 여기서, 하부 포토레지스트 패턴(14a)의 식각은 제 1 하드 마스크(13) 및 필드 산화막(11)에 대하여 식각 선택비가 매우 높은 조건으로 수행하는데, 바람직하게는 고선택비 확보를 위해 제 1 식각가스로 O2, N2O, NO, CO, SO2 등 산소(O) 함유가스를 사용하면서, 식각단면 프로파일 개선을 위해 제 2 식각가스로 N2H2, NH3, CH4, C2H2, C2H4 등의 수소(H) 함유가스를 더 사용할 수도 있고, 플라즈마의 균일도를 향상시키면서 식각단면 및 식각속도 조절을 위해 질소(N2) 등의 제 3 식각가스와 불활성 가스인 He, Ne, Ar, Xe 등의 제 4 식각가스를 더 사용할 수도 있다.
즉, 하부 포토레지스트 패턴(14a)과 제 1 하드 마스크(13) 및 필드 산화막(11) 등의 절연막과는 식각선택비가 무한대로 매우 높기 때문에, 하부 포토레지스트 패턴(14a)의 식각 시 제 1 하드 마스크(13) 및 필드 산화막(11) 등의 손상이 발생되지 않는다.
도 1d를 참조하면, 하부 포토레지스트 패턴(14a) 사이의 공간을 매립하도록 제 2 하드 마스크(15a) 상부에 분리절연막(17)을 증착한다. 이때, 분리절연막(17)은 하부 포토레지스트 패턴(14a)이 열적 손상을 받지 않도록 산화막(15)과 마찬가지로 약 350℃ 이하의 저온에서 증착하는 것이 바람직하고, 분리절연막(17)으로는 PE TEOS막, APL 산화막, 고밀도플라즈마(High Density Plasma; HDP)-USG(Undoped Silicate Glass) 산화막 또는 SiON막을 사용하는 것이 바람직하다. 그 다음, 화학기계연마(Chemical Mechanical Polishing; CMP), 에치백 또는 습식식각 공정에 의해 하부 포토레지스트 패턴(14a)의 표면이 노출되도록 분리절연막(17)과 제 2 하드 마스크(15a)를 제거한다.
도 1e를 참조하면, 습식식각 또는 등방성 건식식각에 의해 노출된 하부 포토레지스트 패턴(14a)을 제거하여 워드라인(100) 사이의 액티브 영역을 노출시키는 라인형 콘택홀(18)을 형성한다. 이때, 습식식각을 적용하는 경우에는 H2O2 : H2 SO4 : DI의 혼합용액을 사용하고, 등방성 건식식각을 적용하는 경우에는 하부 포토레지스트막(14)의 식각 시 사용한 제 1 내지 제 3 식각가스를 적절하게 조합하여 사용한다. 즉, 종래의 SAC 식각과 달리 하부 포토레지스트 패턴(14a)을 희생막으로하여 콘택홀(18)을 형성하기 때문에, SAC 식각에 의한 경사단면이 발생되지 않는다. 또한, 필드 산화막(11) 손상 등도 발생되지 않으므로 별도의 SAC 식각 정지막으로 작용할 질화막이 요구되지 않으므로 콘택홀(18) 사이의 면적이 종래에 비해 현저하게 증가된다. 이에 따라, 이후 형성할 플러그용 도전막의 갭매립 특성도 개선될 수 있다.
도 1f를 참조하면, 콘택홀(18) 및 분리절연막(17) 상부에 스페이서용 절연막으로서 질화막(SiN)을 증착하고 에치백하여 콘택홀(18) 측부에 스페이서(19)를 형성한다. 여기서, 스페이서(19)는 도시되지는 않았지만, LDD(Lightly Doped Drain) 이온 주입시 마스크로서 작용할 뿐만 아니라, 워드라인(12)과 이후 형성할 콘택 플러그 사이의 단락을 방지한다. 그리고, 이처럼 스페이서(19)를 콘택홀(18) 형성후에 형성하므로써, 분리절연막(17) 증착시 종래보다 워드라인간 간격이 넓어져 갭필마진을 증가시키고, 이에 따라 보이드(Void)를 방지할 수 있다.
도 1g를 참조하면, 스페이서(19)가 형성된 콘택홀(18)을 매립하도록 분리절연막(17) 상에 폴리실리콘막, 텅스텐막, Ti/TiN막 등의 플러그용 도전막(20)을 증착한다.
도 1h를 참조하면, CMP 또는 비등방성이나 등방성 에치백 공정에 의해 제 1 하드 마스크(13)의 표면이 노출되도록 도전막(20)을 제거하여 도전막(20)을 서로 분리시켜 콘택 플러그(20a)를 형성한다. 여기서, 플러그용 도전막(20)으로 선택적 에피택설 성장(Selective Epitaxial Growth; SEG) 실리콘막을 사용할 수도 있는데, 이 경우에는 콘택홀(18)을 매립할 정도로 SEG 실리콘막의 성장 두께를 적절하게 조절하면 CMP 공정을 더 수행할 필요가 없으므로 공정이 단순해지는 장점이 있다.
상기 실시예에 의하면, 절연막 등에 대하여 식각선택비가 우수한 포토레지스트막을 희생막으로 사용하고 통상의 라인형 마스크와 반대의 마스크를 사용하여 콘택홀을 형성함에 따라, 워드라인의 제 1 하드 마스크 및 필드 산화막의 손상과 같은 SAC 패일 등을 방지할 수 있을 뿐만 아니라 충분한 콘택 면적을 확보할 수 있게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 반도체 소자의 콘택 플러그 형성 시 SAC 패일 등을 방지하면서 충분한 콘택 면적을 확보할 수 있으므로 고집적화를 용이하게 달성할 수 있다.

Claims (9)

  1. 필드 산화막에 의해 액티브 영역이 정의되고, 상기 필드 산화막 및 액티브 영역 상부에 도전패턴과 하드 마스크로 이루어진 워드라인이 형성된 반도체 기판을 준비하는 단계;
    상기 워드라인 사이의 공간을 매립하도록 상기 기판 전면 상에 하부 포토레지스트막을 형성하는 단계;
    상기 하부 포토레지스트막 상에 산화막을 형성하는 단계;
    상기 산화막 상에 상기 필드 산화막 상부의 산화막은 노출시키고 상기 액티브 영역 상부의 산화막은 마스킹하는 상부 포토레지스트막을 형성하는 단계;
    상기 상부 포토레지스트막을 이용하여 상기 산화막을 식각하는 단계;
    상기 산화막을 이용하여 상기 하부 포토레지스트막을 식각하는 단계;
    상기 식각된 하부 포토레지스트막 사이의 공간을 매립하도록 상기 산화막 상부에 분리절연막을 형성하는 단계;
    상기 하부 포토레지스트막의 표면이 노출되도록 상기 분리절연막과 산화막을 제거하는 단계;
    상기 노출된 하부 포토레지스트막을 제거하여 상기 워드라인 사이의 액티브 영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀 측부에 스페이서를 형성하는 단계; 및
    상기 콘택홀 내부에 콘택플러그를 형성하는 단계
    를 포함하는 반도체 소자의 콘택 플러그 형성방법.
  2. 제 1 항에 있어서,
    상기 하부 포토레지스트막은 도포 후 경화된 포토레지스트막으로 이루어진 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  3. 제 2 항에 있어서,
    상기 경화는 400℃ 이하의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  4. 제 2 항에 있어서,
    상기 산화막과 분리절연막은 350℃ 이하의 저온에서 증착된 산화막으로 이루어진 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  5. 제 4 항에 있어서,
    상기 산화막은 PE TEOS막, APL 산화막 및 SiON막으로 이루어진 그룹 중에서 선택되는 어느 하나로 이루어진 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  6. 제 4 항에 있어서,
    상기 분리절연막은 PE TEOS막, APL 산화막, HDP-USG 산화막 및 SiON막으로 이루어진 그룹중에서 선택되는 어느 하나로 이루어진 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  7. 제 2 항에 있어서,
    상기 하부 포토레지스트막의 식각 및 제거는 산소 함유가스, 수소 함유가스, 질소 가스 및 불활성 가스의 조합가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  8. 제 7 항에 있어서,
    상기 산소 함유가스는 O2, N2O, NO, CO 및 SO2 로 이루어진 그룹 중에서 선택되는 어느 하나이고, 상기 수소 함유가스는 N2H2, NH3, CH4, C2H2 및 C2H4 로 이루어진 그룹 중에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성방법.
  9. 제 2 항에 있어서,
    상기 하부 포토레지스트막의 제거는 H2O2 : H2SO4 : DI의 혼합용액을 사용한 습식식각으로 수행하는 반도체 소자의 콘택 플러그 형성방법.
KR1020040047224A 2004-06-23 2004-06-23 반도체 소자의 콘택 플러그 형성방법 KR100670652B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040047224A KR100670652B1 (ko) 2004-06-23 2004-06-23 반도체 소자의 콘택 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040047224A KR100670652B1 (ko) 2004-06-23 2004-06-23 반도체 소자의 콘택 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR20050122075A KR20050122075A (ko) 2005-12-28
KR100670652B1 true KR100670652B1 (ko) 2007-01-17

Family

ID=37294032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040047224A KR100670652B1 (ko) 2004-06-23 2004-06-23 반도체 소자의 콘택 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR100670652B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212060B1 (ko) * 2006-08-31 2012-12-13 에스케이하이닉스 주식회사 반도체 소자의 제조방법
KR102174144B1 (ko) 2014-12-03 2020-11-04 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177089A (ja) 1997-12-16 1999-07-02 Hitachi Ltd 半導体装置の製造方法
US6010935A (en) 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts
KR20030001851A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 콘택 플러그 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6010935A (en) 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts
JPH11177089A (ja) 1997-12-16 1999-07-02 Hitachi Ltd 半導体装置の製造方法
KR20030001851A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 콘택 플러그 형성방법

Also Published As

Publication number Publication date
KR20050122075A (ko) 2005-12-28

Similar Documents

Publication Publication Date Title
US7427564B2 (en) Method for forming storage node contact plug in semiconductor device
KR100733446B1 (ko) 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법
KR20090076743A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100400308B1 (ko) 반도체소자의 보더리스 콘택 형성방법
US20070161183A1 (en) Method for fabricating semiconductor device
KR100670652B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR100672761B1 (ko) 콘택 플러그 형성방법
KR100733685B1 (ko) 반도체 소자의 트렌치 형성 방법
KR20080029565A (ko) 반도체 소자의 콘택 플러그 형성방법
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR20000002769A (ko) 트렌치를 이용한 반도체 장치의 소자 분리 방법
KR100920000B1 (ko) 반도체 소자의 컨택 형성 방법
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR101051949B1 (ko) 반도체 장치의 패턴 형성 방법
KR100744105B1 (ko) 콘택 플러그의 형성 방법
KR100900141B1 (ko) 반도체 소자의 제조방법
KR100763112B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100772532B1 (ko) 반도체 소자 제조 방법
KR100548562B1 (ko) 스토리지노드 플러그 형성 방법
KR100859222B1 (ko) 반도체 소자의 제조방법
KR20060002182A (ko) 반도체소자의 형성방법
KR20110075206A (ko) 반도체 소자 및 그의 형성 방법
KR20010005229A (ko) 반도체소자의 콘택 형성방법
KR20030092525A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee