KR20030001851A - 콘택 플러그 형성방법 - Google Patents

콘택 플러그 형성방법 Download PDF

Info

Publication number
KR20030001851A
KR20030001851A KR1020010037660A KR20010037660A KR20030001851A KR 20030001851 A KR20030001851 A KR 20030001851A KR 1020010037660 A KR1020010037660 A KR 1020010037660A KR 20010037660 A KR20010037660 A KR 20010037660A KR 20030001851 A KR20030001851 A KR 20030001851A
Authority
KR
South Korea
Prior art keywords
film
forming
plug
photoresist
contact
Prior art date
Application number
KR1020010037660A
Other languages
English (en)
Other versions
KR100672761B1 (ko
Inventor
유재선
황창연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037660A priority Critical patent/KR100672761B1/ko
Publication of KR20030001851A publication Critical patent/KR20030001851A/ko
Application granted granted Critical
Publication of KR100672761B1 publication Critical patent/KR100672761B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조방법에 관한 것으로 특히, 포토레지스트 희생막을 사용함으로써 질화막 스페이서의 손상이 없어서 완벽한 전기적 절연을 얻을 수 있고 Si-Sub의 손상이 없어 작은 콘택 저항 및 적은 누설 전류 등의 양호한 특성을 갖는 콘택을 형성할 수 있는 콘택 플러그 형성방법에 관한 것이다. 이를 위한 본 발명은 반도체 기판상에 하드마스크를 사용하여 게이트를 형성하는 제1단계; 상기 게이트 측벽에 질화막 스페이서를 형성하는 제2단계; 상기 게이트와 스페이서가 형성된 기판상에 하부 포토레지스트를 형성하는 제3단계; 상기 하부 포토레지스트 위에 산화막과 상부 포토레지스트를 차례로 형성하는 제4단계; 상기 상부 포토레지스트를 식각마스크로 하여 콘택이 형성되지 않는 영역의 상기 하부 포토레지스트를 식각하는 제5단계; 상기 결과물 위에 절연막을 형성하고 상기 절연막을 상기 하부 포토레지스트가 노출되도록 식각하는 제6단계; 노출된 하부 포토레지스트를 제거하여 콘택을 형성하는 제7단계; 노출된 콘택에 플러그 패드를 형성하는 제8단계를 포함하여 이루어진다.

Description

콘택 플러그 형성방법 {The method for forming contact plug}
본 발명은 반도체 소자의 제조방법중 콘택 플러그를 형성하는 기술에 관한 것으로 특히, 자기정렬콘택 (SAC:Self Alignment Contact) 기술로 콘택 플러그를 형성할 때 포토레지스트를 희생막으로 사용하여 콘택 플러그를 형성하는 기술에 관한 것이다.
반도체 메모리 소자는 그 집적도가 증가함에 따라 층간 콘택을 위한 공정을 수행함에 있어 플러그 공정을 도입하고 있다. 서브 0.15㎛ 디바이스의 경우, 비트라인 콘택(Bit line contact)과 스토리지 노드 콘택 (Storage node contact)을 형성할 때, 종래의 원형타입 콘택은 사진-식각공정의 오정렬 (mis-alignment)로 인하여 콘택 영역 확보에 문제가 있으므로 소자 제조에 적용할 수 없었다.
이를 개선하기 위하여 T-형 플러그마스크 또는 I-형 플러그마스크를 이용하여 산화막을 식각하여 플러그 콘택홀을 형성한 후, 폴리실리콘을 증착하고 이를 화학기계연마 (CMP:Chemical Mechanical Polishing 이하, CMP라 한다.)하여 플러그를 형성하는 기술이 제안되었다.
즉, 층간 절연막에 의해 절연된 하부전도층과 상부전도층간의 콘택을 실시함에 있어서 콘택홀 형성후 이 콘택홀 내부에만 폴리실리콘을 매립하여 플러그를 형성하는 방법이 널리 사용되고 있다.
그러나 T형 마스크를 이용한 자기정렬콘택플러그 공정 (T-plug SAC)의 경우는 비트라인 콘택의 오정렬 여유는 충분하나 스토리지 노드 콘택의 오정렬과 산화막 식각 시 발생하는 경사(slope) 단면으로 인하여 콘택 영역확보에 문제가 있어서0.13㎛ 디바이스에서는 적용하기에 어려움이 있다.
I-형 마스크를 이용한 자기정렬콘택 공정 (I-plug SAC)은 소자분리 마스크 (이하 'ISO' 라 한다)를 필드 산화막 위로 이동시켜 산화막을 식각하는 방법인데, 이 방법은 식각 면적이 마스크 면적 보다 넓어 질화막에 대하여 높은 식각 선택비 확보가 어려운 문제점이 있다. 산화막 식각 시에 질화막에 대하여 높은 식각 선택비를 확보하기 위해서는 식각되지 않는 면적이 식각되는 면적보다 상당히 커야하는데 이는 식각되지 않는 면적이 식각 되는 면적보다 작을 경우 Polymer가 충분히 질화막을 보호 할 수 없기 때문이다.
콘택 플러그 형성방법에 대한 종래 기술을 도 1 내지 도 3을 참조하여 설명한다.
도 1 내지 도 3은 종래 기술에 따른 콘택 플러그 형성 방법을 도시한 단면도이다.
먼저, 도 1에 도시된 바와 같이 기판(0)상에 필드 산화막(3)을 형성하고 복수개의 워드라인을 형성하는 공정, 플러그간의 절연 분리막이 될 BPSG (Borophosporosilicate)막(10) 등을 증착하는 공정을 차례로 수행한다. 다음으로 콘택이 형성될 영역을 식각 하여 콘택홀(11)을 형성한다.
다음으로 도 2에 도시된 바와 같이 플러그(9)를 증착한다. 다음으로 도 3에 도시된 바와 같이 플러그간 절연 분리막인 BPSG막(10)등이 노출될 때까지 전면식각이나 CMP를 행하여 비트라인 콘택이나 스토리지 노드 콘택의 패드를 형성한다.
종래에는 상기한 바와 같이 콘택 영역이 형성될 부분을 식각하였으므로 질화막 스페이서가 손상될 수 있어 전기적 절연이 완벽하지 못하였다. 그리고 Si-Sub의 손상으로 인해 콘택 저항이 커지고 Junction 누설 전류가 증가하는 단점이 있었으며 또한 전술한 바와 같이 I-플러그 SAC방법은 산화막 식각 시에 질화막에 대하여 높은 식각 선택비 확보가 어려운 문제가 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 질화막 스페이서와 Si-Sub의 손상이 없고 사진-식각 공정시 오정렬 문제와 경사 식각단면에 의한 콘택영역 확보에 문제가 없는 콘택 플러그 형성방법을 제공함을 그 목적으로 한다.
도 1 내지 도 3은 종래 기술에 따른 콘택 플러그 형성 방법을 도시한 도면
도 4는 본 발명에 의한 ISO부터 워드라인 및 플러그 마스크까지의 레이아웃을 도시한 평면도.
도 5 내지 도 13은 본 발명에 따른 콘택 플러그 형성방법을 도시한 도면.
*도면의 주요부분에 대한 부호의 설명
0 : 기판1 : 하드마스크
2 : 질화막 스페이서3 : 필드 산화막(FOX)
4 : 상부 포토레지스트5 : 산화막
6 : 하부 포토레지스트7 : 감광막 마스크
8 : 절연 분리막9 : 플러그
10: BPSG막11: 콘택홀
상기한 바와 같은 종래의 문제점을 해결하기 위해 본 발명은,반도체 기판상에 하드마스크를 사용하여 게이트를 형성하는 제1단계; 상기 게이트 측벽에 질화막 스페이서를 형성하는 제2단계; 상기 게이트와 스페이서가 형성된 기판상에 하부 포토레지스트를 형성하는 제3단계; 상기 하부 포토레지스트 위에 산화막과 상부 포토레지스트를 차례로 형성하는 제4단계; 상기 상부 포토레지스트를 식각마스크로 하여 콘택이 형성되지 않는 영역의 상기 하부 포토레지스트를 식각하는 제5단계; 상기 결과물 위에 절연막을 형성하고 상기 절연막을 상기 하부 포토레지스트가 노출되도록 식각하는 제6단계; 노출된 하부 포토레지스트를 제거하여 콘택을 형성하는 제7단계; 노출된 콘택에 플러그 패드를 형성하는 제8단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
도 4는 ISO부터 워드라인 및 I-Type의 플러그 마스크까지의 레이아웃을 나타낸 평면도이며 I-Type의 마스크가 하부 포토레지스트(6)가 식각되는 부분이다. 즉 일반적인 플러그 마스크와 패턴상이 반전된 마스크 (Reverse Tone Mask)를 사용하여 식각한다.
일반적인 플러그 식각은 플러그 폴리실리콘이 채워지는 부분을 식각하나, 본 발명에서는 플러그간 절연 분리막이 형성될 부분을 식각한다. A-A'의 단면에 대하여 게이트 형성 공정 이후부터 플러그 형성까지를 도 5 내지 도 13에 나타내었다. 이하, 도 5 내지 도 13을 참조하여 설명한다.
먼저 도 5에 도시된 바와 같이 소자간의 분리를 위해서 필드 산화막(3)을 형성하는 공정, 게이트를 증착하는 공정, 하드마스크(1)로 질화막(SiN, SiON 또는 Si-Rich SiON)을 증착하는 공정을 수행한다. 이때 상기 질화막은 LDD(Lightly Doped Drain)스페이서와 함께 후속의 포토레지스트 식각 시에 보호막으로서 사용된다. 하드 마스크로는 상기 질화막뿐 아니라 산화막 또는 Ta2O5막 또는 Al2O3막 등, 후속의 포토레지스트 식각 시 높은 선택비를 얻을 수 있는 모든 절연막을 사용 할 수 있다.
다음으로 게이트 측벽에 질화막 스페이서(2)를 형성하는 공정(이 스페이서는LDD이온 주입 시 마스크로 사용되고 또한 배선간의 단락 방지를 위한 절연막으로 사용된다)을 차례로 진행한다. 하드마스크를 식각하기 위하여 CF4/O2/Ar 가스 또는 CHF3/O2/Ar 가스를 사용하면 수직의 식각 단면을 얻을 수 있는 장점이 있다.
다음으로 도 6에 도시된 바와 같이 하부 포토레지스트(6)를 형성하는 공정을 수행한다. 하부 포토레지스트는 후속 공정에서 절연 분리막 패턴을 형성하기 위한 것으로 절연 분리막 형성 후 제거되는 희생막이다. 다음으로 하부 포토레지스트 (6)를 식각할 때 식각 마스크로 사용될 산화막(5)을 형성하는 공정, 상부 포토레지스트(4)를 형성하는 공정을 차례로 진행한다.
도 6에 도시된 바와 같은 포토레지스트 형성으로 TLR(Tri-Level-Resister)구조를 형성한다. 포토레지스트는 고온에서 타거나 변형되는 특성이 있기 때문에 포토레지스트 형성 후 후속 산화막 증착이 고온에서 행해질 경우엔 포토레지스트가 손상되는 문제가 생길 수 있다.
이러한 경우에는 포토레지스트 증착 후 열처리를 가하여 포토레지스트를 경화시키거나 또는 후속 산화막을 저온 증착하는 방법을 사용하면 포토레지스트의 손상이 적다. 또한 일반적인 포토레지스트로 사용되는 DUV(Deep Ultra Violet)포토레지스트보다 열적 내성이 강한 i-LINE 포토레지스트를 사용하는 것도 손상을 줄일 수 있는 좋은 방법이다.
포토레지스트를 경화시키는 열처리시의 온도는 100 ∼ 400℃ 정도로 하는 것이 포토레지스트의 손상을 줄일 수 있으며 저온 증착 산화막으로는 PE TEOS(PlasmaEnhanced Tetra Ethyl Ortho Silicate)막, APL(Advanced Planarization Layer)막 또는 SiON막을 100 ∼ 350℃ 에서 저온 증착하는 것이 포토레지스트의 손상을 줄일 수 있다.
다음으로 도 7에 도시된 바와 같이 상부 포토레지스트를 이용하여 마스크(7)를 형성한다. 이때 하부 포토레지스트 희생막(6) 식각 시 필드 산화막부분(3)이 식각되도록 마스크(7)를 형성한다. 즉, 콘택이 형성되지 않는 지역에 존재하는 하부 포토레지스트가 식각되도록 마스크를 형성한다.
통상의 플러그를 형성하기 위해 노광하되 네가티브 포토레지스트를 이용하여 같은 목적을 달성 할 수도 있다.
다음으로 도 8에 도시된 바와 같이 하부 포토레지스트(6)을 식각한다. 이때 스페이서 질화막(2)과 필드 산화막(3)이 손상되지 않도록 이들 막에 대해서 식각 선택비가 매우 높은 조건을 사용한다. 하부 포토레지스트 희생막의 하부 물질인 산화막 또는 질화막등 (예를 들면 SiN막, SiON막, Si-Rich SiON막, Ta2O5막 또는 Al2O3막등)에 대해 높은 식각 선택비를 가지도록 O2, NO, NO2, CO, CO2, SO2등 산소를 포함하는 가스를 식각 가스로 사용한다. 이와 더불어 식각 단면 개선을 위하여 NH3, N2H2, CH4, C2H2, C2H4등 수소를 포함하는 가스를 사용하며 플라즈마의 균일도를 향상시키고 식각 단면을 조절하거나 식각 속도를 조절하기 위하여 N2, He, Ne, Ar, Xe 등의 가스를 사용하여 하부 포토레지스트를 식각한다.
상기에서 하부 포토레지스트(6)가 식각되는 부분은 주로 필드 산화막(3)지역이고 또 후속 공정에서 플러그간 절연 분리막(8)이 증착되어 매립되므로 스페이서 질화막(2)의 손상과 Si-Sub 손상 문제는 완벽히 해결할 수 있다.
다음으로 도 9에 도시된 바와 같이 플러그간 절연 분리막(8)을 증착한다. 플러그간 절연 분리막(8)으로는 APL(Advanced Planarization Layer)막, HDP(High Density Plasma)산화막, USG(Undoped Silicate Glass)막 또는 SiON막을 이용하며 절연 분리막(8)을 증착할 경우에도 하부 포토레지스트(6)의 손상방지를 위하여 저온 증착 방법을 이용하는 것이 바람직하다.
절연 분리막(8)을 저온 증착할 경우 포토레지스트의 손상방지를 위한 바람직한 증착온도는 100 ∼ 350℃ 정도이다.
다음으로 도 10에 도시된 바와 같이 절연 분리막(8)을 CMP 또는 전면식각하여 하부 포토레지스트(6)가 노출되도록 한다. 이때 CMP 또는 전면식각을 수행하는 정도는 하부 포토레지스트(6)가 노출된 이후부터 워드라인 하드마스크(1)가 노출되기 전까지 적당한 정도로 진행할 수 있다. 또한 이 공정은 습식 식각을 이용해도 무방하다.
다음으로 도 11에 도시된 바와 같이 하부 포토레지스트(6)를 습식 식각 또는 등방성 건식 식각 방법으로 제거하여 콘택을 형성한다. 등방성 건식 식각 공정은 상기의 도 3D의 공정에 사용된 가스를 사용할 수 있고 습식 식각은 H2O2:H2SO4:DI (De-Ionized water) 가 혼합된 용액을 사용한다.
다음으로 도 12에 도시된 바와 같이 플러그(9)를 증착한다. 이때 플러그로 폴리실리콘, 텅스텐, 선택 텅스텐(Selective W),선택 에피택셜 성장 실리콘(Selective Eptitaxial Growth Si), Ti 또는 TiN을 사용한다. 특히 선택 에피택셜 성장 실리콘 또는 선택 텅스텐을 적당량 성장시킬 경우에는 후속의 CMP가 필요 없기 때문에 공정이 단순화 된다.
다음으로 도 13에 도시된 바와 같이 플러그(9) 및 절연분리막(8)을 워드라인 하드마스크(1)가 노출되도록 CMP하거나 등방성 또는 비등방성 전면식각하여 콘택 플러그 패드를 형성한다. 이 경우 플러그(9)로는 폴리실리콘, 텅스텐, Ti 또는 TiN을 사용하며 하드마스크(1)는 CMP수행시 보호막으로 사용된다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명은 희생막으로 사용된 하부 포토레지스트를 콘택이 형성되는 지역이 아닌 필드 산화막 지역에서 식각하므로 하부 포토레지스트 희생막 식각 시 발생되는 질화막 스페이서의 손상이 없어서 완벽한 전기적 절연을 얻을 수 있고 Si-Sub의 손상이 없어 작은 콘택 저항 및 적은 누설 전류 등의 양호한 특성을 갖는 콘택을 형성할 수 있다.
또한 Hole-Type 이나 T-Type의 콘택과 달리 사진-식각 공정에서 발생되는 오정렬문제와 식각 시 발생하는 경사 식각 단면에 의한 콘택 영역 확보문제를 완전히 해결할 수 있고 따라서 이 기술을 사용할 경우에는 Design Rule에 의한 제약에서 벗어날 수 있을 정도로 확장성이 우수하다.

Claims (16)

  1. 콘택플러그 형성방법에 있어서,
    반도체 기판에 하드마스크를 사용하여 게이트를 형성하는 제1단계;
    상기 게이트 측벽에 질화막 스페이서를 형성하는 제2단계;
    상기 게이트와 스페이서가 형성된 기판상에 하부 포토레지스트를 형성하는 제3단계;
    상기 하부 포토레지스트 위에 산화막과 상부 포토레지스트를 차례로 형성하는 제4단계;
    상기 상부 포토레지스트를 식각마스크로 하여 콘택이 형성되지 않는 영역의 상기 하부 포토레지스트를 식각하는 제5단계;
    상기 결과물 위에 절연막을 형성하고 상기 절연막을 상기 하부 포토레지스트가 노출되도록 식각하는 제6단계;
    노출된 하부 포토레지스트를 제거하여 콘택을 형성하는 제7단계;
    노출된 콘택에 플러그 패드를 형성하는 제8단계
    를 포함하여 구성된 것을 특징으로 하는 콘택 플러그 형성방법.
  2. 제1항에 있어서, 상기 제5단계에서 하부 포토레지스트의 식각은 O2, NO,NO2, CO, CO2, 또는 SO2중 어느 하나의 산소계 가스를 이용히되, NH3, N2H2, CH4, C2H2, 또는 C2H4중 어느 하나의 수소계 가스 또는 N2, He, Ne, Ar 또는 Xe 중 어느하나의 비활성가스를 첨가하여 이루어짐을 특징으로 하는 콘택 플러그 형성방법.
  3. 제2항에 있어서, 자기정렬 콘택 보호막으로 하드마스크를 사용하며 상기 하드마스크는 질화막, 산화막, Ta2O5막 또는 Al2O3막으로 구성된 것을 특징으로 하는 콘택 플러그 형성방법.
  4. 제1항에 있어서, 제8단계는 플러그를 증착하고 상기 하드마스크가 노출되도록 전면식각 또는 화학기계연마를 행하여 플러그 패드를 형성하는 것을 특징으로 하는 콘택 플러그 형성방법.
  5. 제4항에 있어서, 플러그로 폴리실리콘 또는 텅스텐 또는 Ti 또는 TiN를 이용하는 것을 특징으로 하는 콘택 플러그 형성방법.
  6. 제4항에 있어서, 화학기계연마시 상기 하드마스크를 연마 보호막으로 이용하는 것을 특징으로 하는 콘택 플러그 형성방법.
  7. 제1항에 있어서, 제8단계는 선택 에피택셜 성장 실리콘 또는 선택 텅스텐을 플러그로 사용하여 플러그 패드를 형성하는 것을 특징으로 하는 콘택 플러그 형성방법.
  8. 제1항에 있어서, 상기 제1단계에서 상기 하드마스크를 CF4/O2/Ar 가스 또는 CHF3/O2/Ar 가스로 식각하여 게이트를 형성하는 것을 특징으로 하는 콘택 플러그 형성방법.
  9. 제1항에 있어서, 상기 제3단계에서 하부 포토레지스트 형성 후 하부 포토레지스트를 열처리 하는 것을 특징으로 하는 콘택 플러그 형성방법.
  10. 제9항에 있어서, 열처리 시의 온도를 100 ∼ 400℃ 으로 하는 것을 특징으로하는 콘택 플러그 형성방법.
  11. 제1항에 있어서, 상기 제4단계에서 하드마스크 산화막 증착시에 저온 증착 방법을 이용하는 것을 특징으로 하는 콘택 플러그 형성방법.
  12. 제11항에 있어서, 저온 증착 산화막으로 PE TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)막 또는 APL(Advanced Planarization Layer)막 또는 SiON막을 100 ∼ 350℃ 에서 증착하는 것을 특징으로 하는 콘택 플러그 형성방법.
  13. 제1항에 있어서, 상기 제6단계에서 플러그간 절연 분리막 증착시에 저온 증착 방법을 이용하는 것을 특징으로 하는 콘택 플러그 형성방법.
  14. 제13항에 있어서, 플러그간 절연 분리막으로 APL(Advanced Planarization Layer)막 또는 HDP(High Density Plasma)막 또는 USG(Undoped Silicate Glass)막 또는 SiON 막을 100 ∼ 350℃ 에서 증착하는 것을 특징으로 하는 콘택 플러그 형성방법.
  15. 제1항에 있어서, 하부 포토레지스트로서 DUV(Deep Ultra Violet)포토레지스트 또는 i-LINE 포토레지스트를 사용하는 것을 특징으로 하는 콘택 플러그 형성방법.
  16. 제1항에 있어서, 상기 제7단계에서 하부 포토레지스트를 습식 식각 하는 경우에 H2SO4:H2O2:DI 혼합용액을 이용하는 것을 특징으로 하는 콘택 플러그 형성방법.
KR1020010037660A 2001-06-28 2001-06-28 콘택 플러그 형성방법 KR100672761B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037660A KR100672761B1 (ko) 2001-06-28 2001-06-28 콘택 플러그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037660A KR100672761B1 (ko) 2001-06-28 2001-06-28 콘택 플러그 형성방법

Publications (2)

Publication Number Publication Date
KR20030001851A true KR20030001851A (ko) 2003-01-08
KR100672761B1 KR100672761B1 (ko) 2007-01-22

Family

ID=27711900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037660A KR100672761B1 (ko) 2001-06-28 2001-06-28 콘택 플러그 형성방법

Country Status (1)

Country Link
KR (1) KR100672761B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670652B1 (ko) * 2004-06-23 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
US9337105B1 (en) 2014-12-03 2016-05-10 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices with wet etching

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950000426B1 (ko) * 1991-10-25 1995-01-19 삼성전자 주식회사 복수 바이트 단위의 틀림 정정회로를 내장한 불휘발성 메모리장치
KR100197651B1 (ko) * 1995-11-03 1999-06-15 김영환 반도체 소자의 소자 분리막 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670652B1 (ko) * 2004-06-23 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성방법
US9337105B1 (en) 2014-12-03 2016-05-10 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices with wet etching

Also Published As

Publication number Publication date
KR100672761B1 (ko) 2007-01-22

Similar Documents

Publication Publication Date Title
TWI249774B (en) Forming method of self-aligned contact for semiconductor device
US6576558B1 (en) High aspect ratio shallow trench using silicon implanted oxide
KR20020075065A (ko) 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법
JP2006245578A (ja) 半導体装置の製造方法
KR100444306B1 (ko) 반도체소자의 제조방법
KR100400308B1 (ko) 반도체소자의 보더리스 콘택 형성방법
US6372606B1 (en) Method of forming isolation trenches in a semiconductor device
US6638843B1 (en) Method for forming a silicide gate stack for use in a self-aligned contact etch
KR100464862B1 (ko) 반도체 장치의 제조 방법
KR20030049128A (ko) 반도체 소자 제조 방법
KR100672761B1 (ko) 콘택 플러그 형성방법
KR20030000134A (ko) 반도체소자의 소자분리절연막 형성방법
KR101032115B1 (ko) 반도체 소자의 플러그 형성방법
KR100733685B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100670652B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR101116726B1 (ko) 반도체 소자의 리세스 게이트 형성방법
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR100744105B1 (ko) 콘택 플러그의 형성 방법
US6391764B1 (en) Method for fabricating semiconductor device
KR100951565B1 (ko) 반도체소자 제조 방법
KR100327663B1 (ko) 반도체소자의 층간절연막 형성방법
KR20010019280A (ko) 얕은 트렌치 소자분리 방법
KR20020010799A (ko) 반도체소자의 형성방법
KR20030049138A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee