KR100197651B1 - 반도체 소자의 소자 분리막 제조방법 - Google Patents
반도체 소자의 소자 분리막 제조방법 Download PDFInfo
- Publication number
- KR100197651B1 KR100197651B1 KR1019950039693A KR19950039693A KR100197651B1 KR 100197651 B1 KR100197651 B1 KR 100197651B1 KR 1019950039693 A KR1019950039693 A KR 1019950039693A KR 19950039693 A KR19950039693 A KR 19950039693A KR 100197651 B1 KR100197651 B1 KR 100197651B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- silicon substrate
- thickness
- film
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000002955 isolation Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 14
- 230000001590 oxidative effect Effects 0.000 claims abstract description 11
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 10
- 238000000137 annealing Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 26
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- -1 spacer nitride Chemical class 0.000 claims description 3
- 239000010408 film Substances 0.000 claims 13
- 239000012528 membrane Substances 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 2
- 210000003323 beak Anatomy 0.000 abstract 1
- 239000007800 oxidant agent Substances 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자 분리막 제조방법에 관한 것으로. 실리콘 기판 상부에 패드 산화막을 형성한 후, NH3분위기에서 어닐링 처리하여 패드 산화막과 실리콘 기판 사이에 질소원자가 축적되게 함으로써, 패드 산화막 형성시 산화제가 패드 산화막으로 침투되는 것을 막아 버즈빅이 줄어들게 하며, 또한 질화막 스페이서를 형성한 후, 저온에서 실리콘 기판을 산화시킨 후, 습식식각으로 형성된 산화막을 제거하여 식각되는 실리콘 기판의 프로파일이 거의 수직으로 형성되게하고 리세스 깊이를 적절하게 조절할 수 있으므로 양호한 필드 산화막의 프로파일을 재현성있게 얻을 수 있으며, 산화막 제거시 건식식각에 의한 식각 데미지를 받지 않으므로 이로 인한 결함이 줄어들며, 질화막 스페이서의 두께를 낮출 수 있으므로 필드 산화막의 충분한 두께를 확보할 수 있다.
Description
제1a도 내지 제1g도는 본 발명에 따른 반도체 소자의 소자 분리막 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 패드 산화막
3 : 질소원자 축적층 4 : 질화막
5 : 질화막 스페이서 6 : 산화막
7, 8 : 필드산화막
본 발명은 반도체 소자의 소자 분리막 제조방법에 관한 것으로, 특히 패드 산화막 형성 후, NH3분위기에서 어닐링(Annealing) 처리하여 패드 산화막과 실리콘 기판 사이에 질소원자가 축적되게 함으로써, 버지빅(Bird's Beak)을 줄일 수 있고, 질화막 스페이서를 형성한 후, 저온에서 실리콘 기판을 산화시켜 산화막을 형성한 다음, 산화막을 제거함으로써, 실리콘 기판의 식각 깊이를 적절하게 조절할 수 있고 양호한 필드 산화막의 프로파일을 재현성있게 얻을 수 있으며, 필드 산화막의 충분한 두께를 확보할 수 있는 반도체 소자의 소자 분리 산화막 제조 방법에 관한 것이다.
현재 일반적으로 사용되고 있는 소자 분리막으로 리세스드 로코스(Recessed LOCOS) 구조가 있다.
상기 리세스드 로코스 구조에 대해 첨부 도면을 참조하여 살펴 보기로 한다.
제1a도 내지 제1d도는 본 발명에 따른 소자 분리막 형성을 위한 제조 공정도로서, 편의상 종래의 기술인 리세스드 로코스 구조의 설명을 위해 참조하기로 한다.
먼저, 실리콘 기판(1) 상부에 패드 산화막(2)과 두꺼운 질화막(4)을 형성한다. (제1a도 참조)
다음, 상기 패드 산화막(2)과 두꺼운 질화막(4)을 형성한 후, 필드영역을 정의하고 정의된 부분의 질화막(4)과 패드 산화막(2)을 건식식각으로 제거한다. (제1b도 참조)
다음, 전체구조 상부에 질화막을 얇게 증착한 후, 건식식각으로 제거하여 필드영역의 양 측벽에 질화막 스페이서(Spacer)(5)를 형성한다.(제1c도 참조)
그 후, 실리콘 기판(1)을 건식식각으로 소정 두께 예컨대, 약 300~800Å의 두께를 제거한 후, 고온에서 산화시켜 두꺼운 필드 산화막(6)을 형성한다. (제1d도 참조)
상기와 같은 종래의 소자 분리막 형성방법에 있어서, 필드 산화막(6)형성시 실리콘 기판(1)이 산화되면서 패드 산화막(2)을 따라 버즈빅이 커지게 되며, 건식식각으로 실리콘 기판(1)을 식각할 때, 식각 깊이 조절, 특히 500Å 미만의 깊이 조절이 어려우며 재현성도 떨어지게 된다.
또한, 건식식각에 의한 식각 데미지(Damage)가 크고, 필드 산화막(6) 형성시 필드 산화막의 프로파일 및 버즈빅의 변화가 크며, 액티브 영역 확보를 위해 사용되는 두꺼운 질화막 스페이서로 인해 필드 산화막의 두께가 얇아지는 등의 문제점이 발생된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위한 것으로서 실리콘 기판 상부에 패드 산화막을 형성한 후, NH3분위기에서 어닐링 처리하여 패드 산화막과 실리콘 기판 사이에 질소원자가 축적되게 함으로써, 버즈 빅을 줄일 수 있고, 질화막 스페이서를 형성한 후, 저온에서 실리콘 기판을 산화시킨 다음, 습식식각으로 형성된 산화막을 제거함으로써, 실리콘 기판의 식각 깊이를 적절하게 조절할 수 있고 양호한 필드 산화막의 프로파일을 재현성 있게 얻을 수 있는 반도체 소자의 소자 분리막 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 실리콘 기판상에 패드 산화막을 형성하는 단계와, NH3가스 분위기에서 일정온도와 압력하에서 일정시간 동안 어닐링하여 상기 실리콘 기판과 패드 산화막의 경계부위에 질소원자를 축적하는 단계와, 전체구조 상부에 산화 방지용 질화막을 소정두께로 증착하는 단계와, 필드영역의 질화막과 패드 산화막을 식각하여 제거하는 단계와, 전체구조 상부에 질화막을 증착한 후, 필드영역의 질화막을 식각하여 필드영역의 측벽에 질화막 스페이서를 형성하는 단계와, 필드영역내의 실리콘 기판을 산화시켜 얇은 두께의 산화막을 형성하는 단계와, 상기 필드영역에 형성된 산화막을 습식식각으로 제거하여 실리콘 기판을 노출시키는 단계와, 상기 노출된 기판을 고온에서 산화시켜 소정두께의 필드 산화막을 형성하는 단계와, 상기 질화막과 패드 산화막을 습식식각하여 제거하는 단계를 구비함에 그 특징이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 상세한 설명을 하기로 한다.
제1a도 내지 제1g도는 본 발명에 따른 반도체 소자의 소자분리 제조방법을 도시한 도면이다.
제1a도를 참조하면, 실리콘 기판(1)상에 패드 산화막(2)을 약 50~200Å의 두께로 형성한 후, NH3가스 분위기에서 온도 800~1000℃, 압력 10~100 Torr의 조건에서 약 30분 내지 2시간 동안 어닐링하여 실리콘 기판(1)과 패드 산화막(2)의 경계부위에 질소원자 축적층(3)을 형성한 후, 전체 상부에 산화 방지용 질화막을 약 1000~3000Å의 두께로 증착한다.
다음, 제1b도를 참조하면, 필드 영역(a)을 정의한 후, 건식식각으로 필드영역의 질화막(4)과 패드 산화막(2)을 제거한다. 이때, 실리콘 기판(1)과 패드 산화막(2)사이의 질화막층(3)도 제거되도록 한다.
제1c도를 참조하면, 얇은 두께 즉, 약 100~700Å의 두께로 질화막을 증착한 후, 건식식각으로 제거하여 필드영역의 측벽에 스페이스 질화막(5)을 형성한다.
제1d도를 참조하면, 약 700내지 900℃의 온도에서 100내지 1000Å의 두께를 목표로 하부의 실리콘 기판(1)을 산화시켜 얇은 산화막(6)을 형성한다.
이때, 상기 실리콘 기판(1)을 저온에서 산화시키는 이유는 산화시, 스페이서 질화막(5)과 실리콘 기판(1)의 사이에 발생되는 응력이 커져서 비즈빅이 거의 발생되지 않게되고, 또한 산화되어 비등방성 실리콘 리세스 프로파일을 얻을 수 있기 때문이다.
제1e도를 참조하면, HF용액을 사용하여 필드영역의 얇은 산화막(6)을 제거한다. 이때, 실리콘 기판(1)의 식각되는 깊이는 약 100내지 500A가 되게한다.
제1f도를 참조하면, 약1000내지 1200℃의 고온에서 필드 산화막(7)을 약 2000내지 5000A의 두께로 형성한다.
제1g도를 참조하면, 습식식각으로 질화막(4,5)과 패드 산화막(2)을 제거하여 최종 필드 산화막(8)을 형성한다.
상기한 본 발명의 소자 분리막 형성 공정은 패드 산화막(2)을 형성한 후, NH3로 어닐링하여 실리콘 기판(1)과 패드 산화막(2)의 경계부위에 질소원자가 축적된 층(3)을 형성하고, 저온에서 질화막 스페이서(5)내부에 노출된 실리콘 기판(1)을 얇게 산화시켜 산화막(6)을 형성하고, HF용액으로 필드영역의 산화막을 제거하는 공정을 통해 실리콘 기판(1)을 미세하게 식각해 낸 후, 필드 산화막(8)을 형성함으로써, 실리콘 기판(1)이 산화될 때, 스페이스 질화막(5)의 응력이 커지므로 패드 산화막(2)까지 산화가 확산되는 시간이 길어지며, 산화가 패드 산화막(2)까지 확산 된 후에도 실리콘 기판(1)과 패드 산화막(2)의 경계부에 축적되어 있는 질소원자가 패드 산화막(2)으로의 확산을 방지해 주므로 버즈 빅이 줄어들게 된다.
아울러, 필드 산화막(2)을 두껍게 형성하는 것이 가능하여 질화막 스페이서(5)의 두께를 낮출 수 있으므로 필드 산화막이 얇아지는 것을 방지하여 충분한 두께를 확보할 수 있다.
이상, 상술한 바와같이, 본 발명에 따른 반도체 소자의 소자 분리막 형성공정은 패드 산화막 형성 후, NH3분위기에서 어닐링 처리하여 패드 산화막과 실리콘 기판 사이에 질소원자가 축적되게 함으로써, 패드 산화막 형성시 산화제가 패드 산화막으로 침투되는 것을 막아주므로 버즈빅이 줄어들게 된다. 또한 질화막 스페이서를 형성한 후, 저온에서 실리콘 기판을 산화시킨 후, 습식식각으로 형성된 산화막을 제거하여 식각되는 실리콘 기판의 프로파일이 거의 수직으로 형성되게 하고 리세스 깊이를 적절하게 조절할 수 있으므로 양호한 필드 산화막의 프로파일을 재현성 있게 얻을 수 있으며, 산화막 제거시 건식식각에 의한 식각 데미지를 받지 않으므로 이로 인한 결함이 줄어들며, 질화막 스페이서의 두께를 낮출 수 있으므로 필드 산화막의 충분한 두께를 확보할 수 있다.
Claims (8)
- 실리콘 기판상에 패드 산화막을 형성하는 단계와, NH3가스 분위기에서 일정온도와 압력하에서 일정시간 동안 어닐링 하여 상기 실리콘 기판과 패드 산화막의 경계부위에 질소원자를 축적하는 단계와, 전체구조 상부에 산화 방지용 질화막을 소정두께로 증착하는 단계와, 필드영역의 질화막과 패드 산화막을 식각하여 제거하는 단계와, 전체구조 상부에 질화막을 증착한 후, 필드영역의 질화막을 식각하여 필드영역의 측벽에 질화막 스페이서를 형성하는 단계와, 필드영역내의 실리콘 기판을 산화시켜 얇은 두께의 산화막을 형성하는 단계와, 상기 필드영역에 형성된 산화막을 습식식각으로 제거하여 실리콘 기판을 노출시키는 단계와, 상기 노출된 기판을 고온에서 산화시켜 소정두께의 필드 산화막을 형성하는 단계와, 상기 질화막과 패드 산화막을 습식식각하여 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조방법.
- 제1항에 있어서 상기 NH3가스 분위기에서의 어닐링 처리는 온도 800~1000℃, 압력 10~100Torr. 의 조건에서 30분~2시간 동안 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조방법.
- 제1항에 있어서 상기 패드영역을 정의한 후, 질화막 식각시 건식식각으로 패드 산화막까지 식각하여 제거하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조방법.
- 제1항에 있어서 상기 스페이서 질화막의 두께는 100Å내지 700Å 범위로 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조방법.
- 제1항에 있어서 상기 스페이서 질화막의 두께는 식각되는 실리콘 기판의 두께를 고려하여 100Å 내지 700Å 범위로 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조방법.
- 제1항에 있어서 상기 질화막 스페이서 형성 후, 필드영역의 실리콘 기판을 약 700내지 900℃의 온도에서 산화시켜 100내지 1000Å의 산화막 두께로 성장시키는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조방법.
- 제1항 또는 제6항에 있어서 상기 필드영역내에 형성된 산화막을 제거할 시 산화막 두께의 80내지 100%의 범위내에서 제거하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조방법.
- 제1항에 있어서, HF용액에 의해 산화막이 제거되어 실리콘 기판이 식각되는 깊이는 100내지 500Å의 범위의 두께로 하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제조방법.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039693A KR100197651B1 (ko) | 1995-11-03 | 1995-11-03 | 반도체 소자의 소자 분리막 제조방법 |
| US08/742,885 US5719086A (en) | 1995-11-03 | 1996-11-01 | Method for isolating elements of semiconductor device |
| GB9622822A GB2306780B (en) | 1995-11-03 | 1996-11-01 | Semiconductor device and method of manufacture |
| TW085113365A TW312039B (ko) | 1995-11-03 | 1996-11-02 | |
| CN96121653A CN1073745C (zh) | 1995-11-03 | 1996-11-03 | 隔离半导体器件的元件的方法 |
| DE19645440A DE19645440C2 (de) | 1995-11-03 | 1996-11-04 | Verfahren zur Isolierung von Bauelementen einer Halbleiter-Vorrichtung |
| JP8292758A JP2875787B2 (ja) | 1995-11-03 | 1996-11-05 | 半導体装置の素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950039693A KR100197651B1 (ko) | 1995-11-03 | 1995-11-03 | 반도체 소자의 소자 분리막 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030626A KR970030626A (ko) | 1997-06-26 |
| KR100197651B1 true KR100197651B1 (ko) | 1999-06-15 |
Family
ID=19432953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950039693A KR100197651B1 (ko) | 1995-11-03 | 1995-11-03 | 반도체 소자의 소자 분리막 제조방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5719086A (ko) |
| JP (1) | JP2875787B2 (ko) |
| KR (1) | KR100197651B1 (ko) |
| CN (1) | CN1073745C (ko) |
| DE (1) | DE19645440C2 (ko) |
| GB (1) | GB2306780B (ko) |
| TW (1) | TW312039B (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672761B1 (ko) * | 2001-06-28 | 2007-01-22 | 주식회사 하이닉스반도체 | 콘택 플러그 형성방법 |
| KR100672753B1 (ko) | 2003-07-24 | 2007-01-22 | 주식회사 하이닉스반도체 | 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100209367B1 (ko) * | 1996-04-22 | 1999-07-15 | 김영환 | 반도체 소자의 소자분리 절연막 형성방법 |
| KR100232899B1 (ko) * | 1997-06-02 | 1999-12-01 | 김영환 | 반도체소자의 소자분리막 제조방법 |
| KR100235950B1 (ko) * | 1997-06-26 | 1999-12-15 | 김영환 | 반도체 소자의 필드 산화막 제조방법 |
| US5940718A (en) * | 1998-07-20 | 1999-08-17 | Advanced Micro Devices | Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation |
| KR100369776B1 (ko) * | 1999-12-28 | 2003-01-30 | 페어차일드코리아반도체 주식회사 | 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법 |
| US6495430B1 (en) * | 2002-05-21 | 2002-12-17 | Macronix International Co., Ltd. | Process for fabricating sharp corner-free shallow trench isolation structure |
| US7804143B2 (en) * | 2008-08-13 | 2010-09-28 | Intersil Americas, Inc. | Radiation hardened device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5965445A (ja) * | 1982-10-05 | 1984-04-13 | Matsushita Electronics Corp | 半導体素子分離領域の形成方法 |
| JPS5975667A (ja) * | 1982-10-25 | 1984-04-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6072245A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | 半導体装置の製造方法 |
| US5256895A (en) * | 1987-02-24 | 1993-10-26 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation |
| DE3832450A1 (de) * | 1987-10-19 | 1989-04-27 | Ncr Co | Verfahren zum bilden von feldoxidbereichen in einem siliziumsubstrat |
| NL8800903A (nl) * | 1988-04-08 | 1989-11-01 | Koninkl Philips Electronics Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden. |
| US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
| US5087586A (en) * | 1991-07-03 | 1992-02-11 | Micron Technology, Inc. | Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer |
| KR940003224B1 (ko) * | 1991-10-12 | 1994-04-16 | 금성일렉트론 주식회사 | 반도체 소자의 격리방법 |
| KR960005553B1 (ko) * | 1993-03-31 | 1996-04-26 | 현대전자산업주식회사 | 필드산화막 형성 방법 |
-
1995
- 1995-11-03 KR KR1019950039693A patent/KR100197651B1/ko not_active IP Right Cessation
-
1996
- 1996-11-01 US US08/742,885 patent/US5719086A/en not_active Expired - Lifetime
- 1996-11-01 GB GB9622822A patent/GB2306780B/en not_active Expired - Fee Related
- 1996-11-02 TW TW085113365A patent/TW312039B/zh active
- 1996-11-03 CN CN96121653A patent/CN1073745C/zh not_active Expired - Fee Related
- 1996-11-04 DE DE19645440A patent/DE19645440C2/de not_active Expired - Fee Related
- 1996-11-05 JP JP8292758A patent/JP2875787B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100672761B1 (ko) * | 2001-06-28 | 2007-01-22 | 주식회사 하이닉스반도체 | 콘택 플러그 형성방법 |
| KR100672753B1 (ko) | 2003-07-24 | 2007-01-22 | 주식회사 하이닉스반도체 | 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19645440A1 (de) | 1997-05-07 |
| DE19645440C2 (de) | 2002-06-20 |
| GB2306780A (en) | 1997-05-07 |
| CN1156325A (zh) | 1997-08-06 |
| JPH09181069A (ja) | 1997-07-11 |
| US5719086A (en) | 1998-02-17 |
| GB2306780B (en) | 2000-03-08 |
| KR970030626A (ko) | 1997-06-26 |
| TW312039B (ko) | 1997-08-01 |
| GB9622822D0 (en) | 1997-01-08 |
| CN1073745C (zh) | 2001-10-24 |
| JP2875787B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2812811B2 (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| GB2071911A (en) | Forming oxide isolation regions in silicon | |
| KR100197651B1 (ko) | 반도체 소자의 소자 분리막 제조방법 | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| KR930011500B1 (ko) | 반도체장치의 소자분리방법 | |
| US4631219A (en) | Growth of bird's beak free semi-rox | |
| KR100190363B1 (ko) | 반도체 소자의 소자분리 방법 | |
| KR0161112B1 (ko) | 반도체 소자 격리방법 | |
| KR100211547B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| US5726091A (en) | Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer | |
| KR950002191B1 (ko) | 반도체장치의 제조방법 | |
| KR100192164B1 (ko) | 반도체 장치의 소자 분리방법 | |
| KR100274350B1 (ko) | 반도체소자의필드산화막형성방법 | |
| JPH07254594A (ja) | 半導体装置の製造方法 | |
| KR960016008B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| KR100256268B1 (ko) | 반도체 소자의 분리막 형성 방법 | |
| KR100419877B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| KR100281279B1 (ko) | 반도체 소자의 소자분리 산화막의 제조방법 | |
| KR930008540B1 (ko) | 반도체장치의 소자분리방법 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| KR100245097B1 (ko) | 필드산화막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120126 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20130128 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |