JP2875787B2 - 半導体装置の素子分離方法 - Google Patents
半導体装置の素子分離方法Info
- Publication number
- JP2875787B2 JP2875787B2 JP8292758A JP29275896A JP2875787B2 JP 2875787 B2 JP2875787 B2 JP 2875787B2 JP 8292758 A JP8292758 A JP 8292758A JP 29275896 A JP29275896 A JP 29275896A JP 2875787 B2 JP2875787 B2 JP 2875787B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- semiconductor device
- element isolation
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000002955 isolation Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 241000293849 Cordylanthus Species 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000003963 antioxidant agent Substances 0.000 claims 2
- 230000003078 antioxidant effect Effects 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 238000007796 conventional method Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- -1 spacer nitride Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体装置の素子分
離方法に関し、特にロコス(LOCOS) 工程によるフィール
ド酸化膜形成時にバーズ・ビーク(Bird's Beak) の発生
を減らしてやり、レセッスド・ロコス(Recessed LOCOS)
工程でシリコン基板のエッチング深さを適宜に調節して
良好なフィールド酸化膜のプロファイルを再現すること
ができる半導体装置の素子分離方法に関する。
離方法に関し、特にロコス(LOCOS) 工程によるフィール
ド酸化膜形成時にバーズ・ビーク(Bird's Beak) の発生
を減らしてやり、レセッスド・ロコス(Recessed LOCOS)
工程でシリコン基板のエッチング深さを適宜に調節して
良好なフィールド酸化膜のプロファイルを再現すること
ができる半導体装置の素子分離方法に関する。
【0002】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第1995−39693号(1
995年11月3日出願)の明細書の記載に基づくもの
であって、当該韓国特許出願の番号を参照することによ
って当該韓国特許出願の明細書の記載内容が本明細書の
一部分を構成するものとする。
の基礎たる韓国特許出願第1995−39693号(1
995年11月3日出願)の明細書の記載に基づくもの
であって、当該韓国特許出願の番号を参照することによ
って当該韓国特許出願の明細書の記載内容が本明細書の
一部分を構成するものとする。
【0003】
【従来の技術】一般的な半導体装置の素子分離方法とし
てロコス工程が広く用いられており、特にフィールド酸
化膜の良好なプロファイルを得るためにレセッスド・ロ
コス方法が広く用いられている。
てロコス工程が広く用いられており、特にフィールド酸
化膜の良好なプロファイルを得るためにレセッスド・ロ
コス方法が広く用いられている。
【0004】従来のレセッスド・ロコス方法を図7ない
し図10を参照しながら詳細に説明する。
し図10を参照しながら詳細に説明する。
【0005】図7に示すように、シリコン基板11の上
面にパッド酸化膜12と厚い窒化膜13とを形成する。
面にパッド酸化膜12と厚い窒化膜13とを形成する。
【0006】つぎに、図8に示すように、フィールド領
域14を形成するために、該領域に対応する開口部位が
形成されたマスク(フォトレジストパターン、図示せ
ず)及びエッチング工程により該開口部位の窒化膜13
とパッド酸化膜12とを除去する。
域14を形成するために、該領域に対応する開口部位が
形成されたマスク(フォトレジストパターン、図示せ
ず)及びエッチング工程により該開口部位の窒化膜13
とパッド酸化膜12とを除去する。
【0007】さらに、図9に示すように、上記エッチン
グ工程が施された構造の全体に窒化膜を薄く蒸着した
後、さらに全面乾式エッチングしてパターニングされた
窒化膜13とパッド酸化膜12との側壁に窒化膜スペー
サー15を形成し、つづいて、乾式エッチングにより露
出されたフィールド領域14のシリコン基板11を所定
の厚さ、例えば約300〜800Åの厚さに相当する部
分にわたって除去する(参照符号16)。
グ工程が施された構造の全体に窒化膜を薄く蒸着した
後、さらに全面乾式エッチングしてパターニングされた
窒化膜13とパッド酸化膜12との側壁に窒化膜スペー
サー15を形成し、つづいて、乾式エッチングにより露
出されたフィールド領域14のシリコン基板11を所定
の厚さ、例えば約300〜800Åの厚さに相当する部
分にわたって除去する(参照符号16)。
【0008】そして、図10に示す通り、高温で酸化さ
せて厚いフィールド酸化膜17を形成し、シリコン基板
11上にフィールド酸化膜を除く他の積層膜を除去す
る。
せて厚いフィールド酸化膜17を形成し、シリコン基板
11上にフィールド酸化膜を除く他の積層膜を除去す
る。
【0009】
【発明が解決しようとする課題】しかし、上記従来の半
導体装置の素子分離分離方法では、図10に示されるよ
うに、窒化膜スペーサーを用いたとしても、パッド酸化
膜に沿って発生するバーズ・ビーク18を防止すること
は困難である。そのため、乾式エッチングによりシリコ
ン基板をエッチングする際、エッチング深さの調節、特
に500Å未満の深さの調節が難しく再現性も劣る。
導体装置の素子分離分離方法では、図10に示されるよ
うに、窒化膜スペーサーを用いたとしても、パッド酸化
膜に沿って発生するバーズ・ビーク18を防止すること
は困難である。そのため、乾式エッチングによりシリコ
ン基板をエッチングする際、エッチング深さの調節、特
に500Å未満の深さの調節が難しく再現性も劣る。
【0010】さらに、乾式エッチングによるエッチング
・ダメージが大きく、フィールド酸化膜形成時にフィー
ルド酸化膜のプロファイル及びバーズ・ビークの変化が
大きく、アクティブ領域確保のために用いられる厚い窒
化膜スペーサーに固りフィールド酸化膜の厚さが薄くな
る等の問題点が発生する。
・ダメージが大きく、フィールド酸化膜形成時にフィー
ルド酸化膜のプロファイル及びバーズ・ビークの変化が
大きく、アクティブ領域確保のために用いられる厚い窒
化膜スペーサーに固りフィールド酸化膜の厚さが薄くな
る等の問題点が発生する。
【0011】したがって、本発明は上記問題点を解決
し、バーズ・ビークの発生を抑えてアクティブ領域を大
きくし、シリコン基板のエッチング深さを適宜に調節す
ることができ、また良好なフィールド酸化膜のプロファ
イルを再現性良く得られる半導体装置の素子分離方法を
提供することを目的とする。
し、バーズ・ビークの発生を抑えてアクティブ領域を大
きくし、シリコン基板のエッチング深さを適宜に調節す
ることができ、また良好なフィールド酸化膜のプロファ
イルを再現性良く得られる半導体装置の素子分離方法を
提供することを目的とする。
【0012】
【課題を解決するための手段】上記目的を達成するため
に本発明にもとづく半導体装置の素子分離方法は、半導
体基板上に順に積層されたオキシナイトライド膜、パッ
ド酸化膜、および窒化膜を含んでなる酸化防止膜パター
ンを形成する段階と、上記酸化防止膜パターンの側壁に
バーズビークの抑制のためのスペーサを形成する段階
と、700℃ないし900℃の温度で第1酸化工程を実
施して露出された上記半導体基板の領域に犠牲酸化膜を
形成する段階と、上記犠牲酸化膜を湿式蝕刻する段階
と、第2酸化工程を実施してフィールド酸化膜を形成す
る段階と、を含むことを特徴とする。ここで、上記犠牲
酸化膜が100Åないし1000Åの厚さとするのが好
ましい。また、上記犠牲酸化膜が湿式蝕刻の際、蝕刻タ
ーゲットが上記犠牲酸化膜の厚さの80%ないし100
%とすることが好ましい。さらに、上記スペーサが窒化
膜とすることが好ましい。
に本発明にもとづく半導体装置の素子分離方法は、半導
体基板上に順に積層されたオキシナイトライド膜、パッ
ド酸化膜、および窒化膜を含んでなる酸化防止膜パター
ンを形成する段階と、上記酸化防止膜パターンの側壁に
バーズビークの抑制のためのスペーサを形成する段階
と、700℃ないし900℃の温度で第1酸化工程を実
施して露出された上記半導体基板の領域に犠牲酸化膜を
形成する段階と、上記犠牲酸化膜を湿式蝕刻する段階
と、第2酸化工程を実施してフィールド酸化膜を形成す
る段階と、を含むことを特徴とする。ここで、上記犠牲
酸化膜が100Åないし1000Åの厚さとするのが好
ましい。また、上記犠牲酸化膜が湿式蝕刻の際、蝕刻タ
ーゲットが上記犠牲酸化膜の厚さの80%ないし100
%とすることが好ましい。さらに、上記スペーサが窒化
膜とすることが好ましい。
【0013】
【0014】
【0015】
【0016】
【0017】
【0018】
【0019】
【0020】
【0021】
【0022】
【0023】
【発明の実施の形態】本発明にもとづく半導体装置の素
子分離方法では、シリコン基板上部にパッド酸化膜を形
成した後、NH3 雰囲気でアニング処理してパッド酸化
膜とシリコン基板間に窒素原子が蓄積されるようにする
ことにより、バーズ・ビークの発生を抑え、窒化膜スペ
ーサーを形成した後、低温でシリコン基板を酸化させた
後に温式エッチングにより形成された酸化膜を除去する
ことにより、シリコン基板のエッチング深さを適宜に調
節することができ、良好なフィールド酸化膜良く得られ
るようにした。以下、本発明の実施形態例を詳細に説明
することにする。
子分離方法では、シリコン基板上部にパッド酸化膜を形
成した後、NH3 雰囲気でアニング処理してパッド酸化
膜とシリコン基板間に窒素原子が蓄積されるようにする
ことにより、バーズ・ビークの発生を抑え、窒化膜スペ
ーサーを形成した後、低温でシリコン基板を酸化させた
後に温式エッチングにより形成された酸化膜を除去する
ことにより、シリコン基板のエッチング深さを適宜に調
節することができ、良好なフィールド酸化膜良く得られ
るようにした。以下、本発明の実施形態例を詳細に説明
することにする。
【0024】図1ないし図6は、本発明の一実施形態例
に係る半導体装置の素子分離方法を示す工程図である。
に係る半導体装置の素子分離方法を示す工程図である。
【0025】図1に示す通り、シリコン基板21上にパ
ッド酸化膜22を約50〜200Å厚さで形成した後、
NH3 ガス雰囲気で温度800〜1000℃、圧力10
〜100Torrの条件で約30分ないし2時間アニー
リングしてシリコン基板21とパッド酸化膜22のイン
ターフェース部位に窒素原子が蓄積された層である。オ
キシナイトライト層100を形成する。そして、酸化防
止用窒化膜23を約1000〜3000Åの厚さで蒸着
する。
ッド酸化膜22を約50〜200Å厚さで形成した後、
NH3 ガス雰囲気で温度800〜1000℃、圧力10
〜100Torrの条件で約30分ないし2時間アニー
リングしてシリコン基板21とパッド酸化膜22のイン
ターフェース部位に窒素原子が蓄積された層である。オ
キシナイトライト層100を形成する。そして、酸化防
止用窒化膜23を約1000〜3000Åの厚さで蒸着
する。
【0026】図2に示す通り、フィールド領域24がオ
ープンされたマスク及びエッチング工程によりオープン
された部位の窒化膜23とパッド酸化膜22を除去する
が、この際、オキシナイトライド層3も除去されるよう
にする。
ープンされたマスク及びエッチング工程によりオープン
された部位の窒化膜23とパッド酸化膜22を除去する
が、この際、オキシナイトライド層3も除去されるよう
にする。
【0027】図3に示す通り、全体構造上部表面に沿っ
て薄い厚さ、即ち、約100〜700Åの厚さで窒化膜
を蒸着した後、更に全面乾式エッチングしてスペーサー
窒化膜25を形成する。
て薄い厚さ、即ち、約100〜700Åの厚さで窒化膜
を蒸着した後、更に全面乾式エッチングしてスペーサー
窒化膜25を形成する。
【0028】次いで、図4に示す通り、約700〜90
0℃の低温で100〜1000Åの厚さを目標としてフ
ィールド領域24のシリコン基板21を酸化させて酸化
膜200を形成する。ここで、この酸化膜200はフィ
ールド酸化膜でなくシリコン基板をエッチングするため
の一種の犠牲層であることを注意しなければならない。
0℃の低温で100〜1000Åの厚さを目標としてフ
ィールド領域24のシリコン基板21を酸化させて酸化
膜200を形成する。ここで、この酸化膜200はフィ
ールド酸化膜でなくシリコン基板をエッチングするため
の一種の犠牲層であることを注意しなければならない。
【0029】そして、この際、上記シリコン基板21を
低温で酸化させる理由は、低温酸化時にスペーサー窒化
膜25とシリコン基板21の間に発生する応力が大きく
なってバーズ・ビークが殆ど発生しないようになり、更
に酸化膜200の側壁が垂直して以後にこの酸化膜20
0を除去したとき、非等方性シリコンレセッスプロファ
イルを得ることができるからである。
低温で酸化させる理由は、低温酸化時にスペーサー窒化
膜25とシリコン基板21の間に発生する応力が大きく
なってバーズ・ビークが殆ど発生しないようになり、更
に酸化膜200の側壁が垂直して以後にこの酸化膜20
0を除去したとき、非等方性シリコンレセッスプロファ
イルを得ることができるからである。
【0030】次いで、図5に示す通り、HF溶液を用い
てフィールド領域の薄い酸化膜200を除去して凹部3
00を形成する。この際、シリコン基板21のエッチン
グされる深さは約100〜500Å程になるが、この深
さは先行工程である酸化膜200の成長により決定させ
るため、留意いなければならない。そして、酸化膜20
0は全て除去しなく若干残留しても妨げない。即ち、8
0〜100%の範囲内で酸化膜200を除去する。
てフィールド領域の薄い酸化膜200を除去して凹部3
00を形成する。この際、シリコン基板21のエッチン
グされる深さは約100〜500Å程になるが、この深
さは先行工程である酸化膜200の成長により決定させ
るため、留意いなければならない。そして、酸化膜20
0は全て除去しなく若干残留しても妨げない。即ち、8
0〜100%の範囲内で酸化膜200を除去する。
【0031】次いで、図6に示す通り、約1000〜1
200℃の高温でフィールド酸化膜27を約2000〜
5000Åの厚さで形成し、シリコン基板11上にフィ
ールド酸化膜27を除く他の積層膜を除去する。
200℃の高温でフィールド酸化膜27を約2000〜
5000Åの厚さで形成し、シリコン基板11上にフィ
ールド酸化膜27を除く他の積層膜を除去する。
【0032】上記本発明の素子分離膜形成工程は、フィ
ールド酸化膜を形成するための酸化時に、スペース窒化
膜の応力が大きくなるため、パッド酸化膜まで酸素が拡
散される時間が長くなり、ある程度酸素がパッド酸化膜
まで拡散されるとしても、シリコン基板とパッド酸化膜
の境界部に蓄積されている窒素原子が酸素の継続的な拡
散を防止してくれるので、バーズ・ビークが減るように
なる。
ールド酸化膜を形成するための酸化時に、スペース窒化
膜の応力が大きくなるため、パッド酸化膜まで酸素が拡
散される時間が長くなり、ある程度酸素がパッド酸化膜
まで拡散されるとしても、シリコン基板とパッド酸化膜
の境界部に蓄積されている窒素原子が酸素の継続的な拡
散を防止してくれるので、バーズ・ビークが減るように
なる。
【0033】併せて、オキシナイトライド層によりフィ
ールド酸化膜を厚く形成することができ、窒化膜スペー
サの厚さを低めることができるので、フィールド酸化膜
が薄くなるのを防止して十分な厚さを確保することがで
きる。
ールド酸化膜を厚く形成することができ、窒化膜スペー
サの厚さを低めることができるので、フィールド酸化膜
が薄くなるのを防止して十分な厚さを確保することがで
きる。
【0034】そして、犠牲酸化膜の使用のよりエッチン
グされるシリコン基板のプロファイルが殆ど垂直に形成
されるようにし、レセッスの深さを適宜に調節すること
ができるので、良好なフィールド酸化膜のプロファイル
を再現性良く得ることができ、犠牲酸化膜は湿式で除去
されるため、除去時にエッチングダメージを受けないの
で、欠陥が減るようになる。
グされるシリコン基板のプロファイルが殆ど垂直に形成
されるようにし、レセッスの深さを適宜に調節すること
ができるので、良好なフィールド酸化膜のプロファイル
を再現性良く得ることができ、犠牲酸化膜は湿式で除去
されるため、除去時にエッチングダメージを受けないの
で、欠陥が減るようになる。
【0035】以上で説明した本発明は、前述した実施形
態例及び添付した図面により限定されるのではなく、本
発明の技術的思想を脱しない範囲内でいろいろな置換、
変形及び変更が可能である。
態例及び添付した図面により限定されるのではなく、本
発明の技術的思想を脱しない範囲内でいろいろな置換、
変形及び変更が可能である。
【0036】
【発明の効果】以上説明したように、本発明にもとづく
半導体装置の素子分離方法によれば、バーズ・ビークの
発生を抑えてアクティブ領域を大きくし、シリコン基板
のエッチング深さを適宜に調節することができ、また良
好なフィールド酸化膜のプロファイルを再現性良く得る
ことが可能となる。
半導体装置の素子分離方法によれば、バーズ・ビークの
発生を抑えてアクティブ領域を大きくし、シリコン基板
のエッチング深さを適宜に調節することができ、また良
好なフィールド酸化膜のプロファイルを再現性良く得る
ことが可能となる。
【図1】本発明にもとづく半導体装置の素子分離方法の
一工程を説明するための模式的断面図である。
一工程を説明するための模式的断面図である。
【図2】本発明にもとづく半導体装置の素子分離方法の
一工程を説明するための模式的断面図である。
一工程を説明するための模式的断面図である。
【図3】本発明にもとづく半導体装置の素子分離方法の
一工程を説明するための模式的断面図である。
一工程を説明するための模式的断面図である。
【図4】本発明にもとづく半導体装置の素子分離方法の
一工程を説明するための模式的断面図である。
一工程を説明するための模式的断面図である。
【図5】本発明にもとづく半導体装置の素子分離方法の
一工程を説明するための模式的断面図である。
一工程を説明するための模式的断面図である。
【図6】本発明にもとづく半導体装置の素子分離方法の
一工程を説明するための模式的断面図である。
一工程を説明するための模式的断面図である。
【図7】従来の方法の一工程を説明するための模式的断
面図である。
面図である。
【図8】従来の方法の一工程を説明するための模式的断
面図である。
面図である。
【図9】従来の方法の一工程を説明するための模式的断
面図である。
面図である。
【図10】従来の方法の一工程を説明するための模式的
断面図である。
断面図である。
21 シリコン基板 22 パッド酸化膜 23 窒化膜 24 フィールド領域 25 窒化膜スペーサー 27 フィールド酸化膜 100 オキシナイトライド層 200 フィールド領域 300 凹部
フロントページの続き (72)発明者 クォン ソン グ 大韓民国 キュンキド イチョンクン ブバリウム アミ−リ サン 136−1 ヒュンダイ エレクトロニクス イン ダストリーズ カムパニー リミテッド 内 (72)発明者 ゾ ビョン ジン 大韓民国 キュンキド イチョンクン ブバリウム アミ−リ サン 136−1 ヒュンダイ エレクトロニクス イン ダストリーズ カムパニー リミテッド 内 (72)発明者 キム ジョン チョル 大韓民国 キュンキド イチョンクン ブバリウム アミ−リ サン 136−1 ヒュンダイ エレクトロニクス イン ダストリーズ カムパニー リミテッド 内 (56)参考文献 特開 平2−12822(JP,A) 特開 昭59−65445(JP,A) 特開 昭60−72245(JP,A) 特開 平2−1123(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/316
Claims (4)
- 【請求項1】 半導体基板上に順に積層されたオキシナ
イトライド膜、パッド酸化膜、および窒化膜を含んでな
る酸化防止膜パターンを形成する段階と、 前記酸化防止膜パターンの側壁にバーズビークの抑制の
ためのスペーサを形成する段階と、 700℃ないし900℃の温度で第1酸化工程を実施し
て露出された前記半導体基板の領域に犠牲酸化膜を形成
する段階と、 前記犠牲酸化膜を湿式蝕刻する段階と、 第2酸化工程を実施してフィールド酸化膜を形成する段
階と、 を含むことを特徴とする半導体装置の素子分離方法。 - 【請求項2】 前記犠牲酸化膜が100Åないし100
0Åの厚さであることを特徴とする請求項1に記載の半
導体装置の素子分離方法。 - 【請求項3】 前記犠牲酸化膜が湿式蝕刻の際、蝕刻タ
ーゲットが前記犠牲酸化膜の厚さの80%ないし100
%であることを特徴とする請求項1または2に記載の半
導体装置の素子分離方法。 - 【請求項4】 前記スペーサが窒化膜であることを特徴
とする請求項1または2に記載の半導体装置の素子分離
方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950039693A KR100197651B1 (ko) | 1995-11-03 | 1995-11-03 | 반도체 소자의 소자 분리막 제조방법 |
KR1995-39693 | 1995-11-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09181069A JPH09181069A (ja) | 1997-07-11 |
JP2875787B2 true JP2875787B2 (ja) | 1999-03-31 |
Family
ID=19432953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8292758A Expired - Fee Related JP2875787B2 (ja) | 1995-11-03 | 1996-11-05 | 半導体装置の素子分離方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5719086A (ja) |
JP (1) | JP2875787B2 (ja) |
KR (1) | KR100197651B1 (ja) |
CN (1) | CN1073745C (ja) |
DE (1) | DE19645440C2 (ja) |
GB (1) | GB2306780B (ja) |
TW (1) | TW312039B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100209367B1 (ko) * | 1996-04-22 | 1999-07-15 | 김영환 | 반도체 소자의 소자분리 절연막 형성방법 |
KR100232899B1 (ko) * | 1997-06-02 | 1999-12-01 | 김영환 | 반도체소자의 소자분리막 제조방법 |
KR100235950B1 (ko) * | 1997-06-26 | 1999-12-15 | 김영환 | 반도체 소자의 필드 산화막 제조방법 |
US5940718A (en) * | 1998-07-20 | 1999-08-17 | Advanced Micro Devices | Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation |
KR100369776B1 (ko) * | 1999-12-28 | 2003-01-30 | 페어차일드코리아반도체 주식회사 | 반도체 소자용 박막의 표면 처리 방법 및 사진 식각 방법 |
KR100672761B1 (ko) * | 2001-06-28 | 2007-01-22 | 주식회사 하이닉스반도체 | 콘택 플러그 형성방법 |
US6495430B1 (en) * | 2002-05-21 | 2002-12-17 | Macronix International Co., Ltd. | Process for fabricating sharp corner-free shallow trench isolation structure |
KR100672753B1 (ko) | 2003-07-24 | 2007-01-22 | 주식회사 하이닉스반도체 | 전자트랩을 억제할 수 있는 트렌치형 소자분리막의 형성방법 |
US7804143B2 (en) * | 2008-08-13 | 2010-09-28 | Intersil Americas, Inc. | Radiation hardened device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5965445A (ja) * | 1982-10-05 | 1984-04-13 | Matsushita Electronics Corp | 半導体素子分離領域の形成方法 |
JPS5975667A (ja) * | 1982-10-25 | 1984-04-28 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS6072245A (ja) * | 1983-09-28 | 1985-04-24 | Toshiba Corp | 半導体装置の製造方法 |
US5256895A (en) * | 1987-02-24 | 1993-10-26 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation |
DE3832450A1 (de) * | 1987-10-19 | 1989-04-27 | Ncr Co | Verfahren zum bilden von feldoxidbereichen in einem siliziumsubstrat |
NL8800903A (nl) * | 1988-04-08 | 1989-11-01 | Koninkl Philips Electronics Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumsubstraat met geheel of gedeeltelijk verzonken veldoxide-gebieden. |
US5298451A (en) * | 1991-04-30 | 1994-03-29 | Texas Instruments Incorporated | Recessed and sidewall-sealed poly-buffered LOCOS isolation methods |
US5087586A (en) * | 1991-07-03 | 1992-02-11 | Micron Technology, Inc. | Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer |
KR940003224B1 (ko) * | 1991-10-12 | 1994-04-16 | 금성일렉트론 주식회사 | 반도체 소자의 격리방법 |
KR960005553B1 (ko) * | 1993-03-31 | 1996-04-26 | 현대전자산업주식회사 | 필드산화막 형성 방법 |
-
1995
- 1995-11-03 KR KR1019950039693A patent/KR100197651B1/ko not_active IP Right Cessation
-
1996
- 1996-11-01 US US08/742,885 patent/US5719086A/en not_active Expired - Lifetime
- 1996-11-01 GB GB9622822A patent/GB2306780B/en not_active Expired - Fee Related
- 1996-11-02 TW TW085113365A patent/TW312039B/zh active
- 1996-11-03 CN CN96121653A patent/CN1073745C/zh not_active Expired - Fee Related
- 1996-11-04 DE DE19645440A patent/DE19645440C2/de not_active Expired - Fee Related
- 1996-11-05 JP JP8292758A patent/JP2875787B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB9622822D0 (en) | 1997-01-08 |
CN1156325A (zh) | 1997-08-06 |
CN1073745C (zh) | 2001-10-24 |
US5719086A (en) | 1998-02-17 |
GB2306780B (en) | 2000-03-08 |
KR970030626A (ko) | 1997-06-26 |
KR100197651B1 (ko) | 1999-06-15 |
DE19645440A1 (de) | 1997-05-07 |
DE19645440C2 (de) | 2002-06-20 |
GB2306780A (en) | 1997-05-07 |
JPH09181069A (ja) | 1997-07-11 |
TW312039B (ja) | 1997-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5192707A (en) | Method of forming isolated regions of oxide | |
US5326715A (en) | Method for forming a field oxide film of a semiconductor device | |
JP2875787B2 (ja) | 半導体装置の素子分離方法 | |
JPS6228578B2 (ja) | ||
US5397733A (en) | Method for the construction of field oxide film in semiconductor device | |
JP3974269B2 (ja) | 半導体装置のトレンチ隔離形成方法 | |
US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
JP3171810B2 (ja) | 素子分離酸化膜の製造方法 | |
JPS63288043A (ja) | 側面隔離素子の分離方法 | |
JP3933746B2 (ja) | 半導体装置の素子分離方法 | |
JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
JP2875972B2 (ja) | 半導体素子の隔離方法 | |
JP3074156B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
JP2955838B2 (ja) | 半導体装置の製造方法 | |
US5726091A (en) | Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer | |
JPH0268930A (ja) | 半導体装置の製造法 | |
US5541136A (en) | Method of forming a field oxide film in a semiconductor device | |
JPH0817814A (ja) | 素子分離用酸化阻止膜の形成方法 | |
JP2939538B2 (ja) | 半導体素子の隔離層形成方法 | |
JP3307602B2 (ja) | 半導体装置の製造方法 | |
JPS61276343A (ja) | 半導体装置の製造方法 | |
KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
KR100310463B1 (ko) | 반도체소자의소자분리막형성방법 | |
JPS6214942B2 (ja) | ||
JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |