KR100232899B1 - 반도체소자의 소자분리막 제조방법 - Google Patents

반도체소자의 소자분리막 제조방법 Download PDF

Info

Publication number
KR100232899B1
KR100232899B1 KR1019970022708A KR19970022708A KR100232899B1 KR 100232899 B1 KR100232899 B1 KR 100232899B1 KR 1019970022708 A KR1019970022708 A KR 1019970022708A KR 19970022708 A KR19970022708 A KR 19970022708A KR 100232899 B1 KR100232899 B1 KR 100232899B1
Authority
KR
South Korea
Prior art keywords
htfox
btfox
oxide film
field
temperature
Prior art date
Application number
KR1019970022708A
Other languages
English (en)
Other versions
KR19990000065A (ko
Inventor
장세억
김영복
여인석
김종철
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970022708A priority Critical patent/KR100232899B1/ko
Priority to TW087105401A priority patent/TW362259B/zh
Priority to US09/062,291 priority patent/US6420241B2/en
Priority to GB9808646A priority patent/GB2326021B/en
Priority to JP10156873A priority patent/JP2910762B2/ja
Priority to DE19823742A priority patent/DE19823742B4/de
Priority to CN98102041A priority patent/CN1124646C/zh
Publication of KR19990000065A publication Critical patent/KR19990000065A/ko
Application granted granted Critical
Publication of KR100232899B1 publication Critical patent/KR100232899B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, 반도체 기판 상부에 패드절연막을 형성하고 상기 패드절연막을 식각하여 패드절연막패턴을 형성하되, 상기 반도체기판이 일정깊이 리세스 되도록 과도식각한 다음, 상기 패드절연막패턴 측벽에 절연막 스페이서를 형성하고 상기 반도체기판의 노출된 부분에 열적으로 산화막을 형성한 다음, 상기 산화막을 제거하여 홈을 형성하고 상기 홈에 블레이크쓰루 필드산화(Break Through Field OXidation, 이하에서 BTFOX 라 함) 와 고온필드산화(High Temperature Field Oxidation, 이하에서 HTFOX 라 함) 의 필드산화공정으로 소자분리막을 형성하여 필드산화공정시 유발되는 필드산화 씨닝 현상, 필드산화막의 미성장 현상 및 게이트 절연막의 특성 열화 현상등을 방지 또는 감소시켜 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 소자분리막 제조방법
본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, 특히 고집적화된 반도체소자에 로코스(LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함) 방법으로 소자분리막을 형성하는 기술에 관한 것이다.
고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디맨젼(dimension) 을 축소하는 것과, 소자간에 존재하는 분리영역(isolation region)의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.
소자분리절연막을 제조하는 종래기술로는 열적으로 산화막을 성장시키는 방법과, 기판에 홈을 형성한 후에 절연물질로 매립하는 트렌치(trench) 방법 등이 있다.
그러나, 상기 LOCOS 방법으로 필드산화막을 형성하는 경우는, 미세화할 때 버즈빅(bird′s beak)에 의해 활성영역이 축소되어 반도체소자의 고집적화를 어렵게 한다.
또한, 반도체기판 밑으로 들어가스 필드산화막의 부피비가 40 ~ 45 % 정도 밖에 되지않는 문제도 있다. 따라서, 버즈빅이 없고 부피비가 100 % 인 트렌치 방법이 도입되었으나 공정이 복잡하는 단점이 있다.
이를 해결하기 위하여 최근에는 소자분리영역의 측벽에 질화막 스페이서를 형성해서 버즈빅을 짧게 하고, 반도체기판에 얕은 홈을 형성해서 필드산화막을 형성하는 변화된 LOCOS 방법으로 필드산화막, 즉 소자분리막을 형성하였다.
제1(a)도 내지 제1(e)도는 종래기술에 따른 반도체소자의 소자분리막 제조방법을 도시한 단면도이다.
먼저, 반도체기판(31) 상부에 패드산화막(33)과 패드질화막(35)을 형성한다.(제1(a)도)
그리고, 패터닝공정후 전체표면상부에 질화막(37)을 형성한다. 그리고, 상기 질화막(37)을 이방성식각하여 질화막(37) 스페이서를 형성한다. (제1(b)도, 제1(c)도)
그 다음에, 상기 반도체기판(31)의 노출된 부분을 열적으로 산화시켜 산화막(41)을 형성한다.(제1(d)도)
그리고, 상기 제1필드산화막(41)을 제거하여 홈(43)을 형성한다.(제1(e)도)
그 다음에, 상기 반도체기판(31)의 홈(43)을 산화시켜 필드산화막형성한다.(도시안됨)
상기 종래기술의 실시예에 따른 LOCOS 기술은 산화방법으로 홈을 형성하기 때문에 반도체 기판에 홈(43)을 정확한 깊이로 형성할 수 있는 장점이 있다. 그러나 다음과 같은 큰 단점이 있다.
첫째, 버즈빅을 억제하기 위해 질화막(37) 스페이서의 두께를 500Å이상으로 두껍게 사용해야 한다. 상기 질화막(37) 스페이서 두께가 두꺼우면 버즈빅은 막을 수 있지만, 소자의 집적도가 증가함에 따라 소자분리 폭도 감소하므로 초고집적 소자에는 적용할 수 없는 문제가 발생한다. 예를 들어, 상기 질화막(37) 스페이서를 양쪽에 500Å(0.05㎛) 씩 사용했을 때 소자의 다지안룰(design rule) 이 0.20㎛인 경우 노출되는 소자분리영역의 폭이 실제0.10㎛로 줄어들기 때문에 필드산화막 씨닝 현상(field oxide thinning effect) 이 심각하게 발생된다.
둘째, 상기 필드산화막 씨닝 현상을 조금이라도 개선하기 위해서, 필드산화 온도를 높여야 한다. 그러나, 필드산화온도가 높을 경우 제1도 방법에서 반드시 필드 산화막 미성장 (field-oxide-ungrowth, 이하 FOU 라 함) 현상이 발생된다. 즉, 예를들어, 필드산화를 1100℃온도에서 성장시키면 B. J. Cho 등의 논문 (참고문헌, B. J. Cho et al., “Anomalous field-oxide-ungrowth phenomenon in recessed local oxidation of silicon isolation structure”, Journal of Electrochemical Society, Vol. 144, No. 1, pp 320~326 (1997)) 에서 보고된 FOU 현상이 제1도의 구조에서도 반드시 발생하며, 그 결과 필드산화막의 중앙 부위가 미성장하는 현상이 발생한다.
특히, 상기 FOU 현상이 회로 내에 어느 한 곳에라도 발생하면 필드산화막이 생성되지 않아 전기적 쇼트(electrical short)가 발생함으로써 소자 작동이 불가능해진다.
제2(a)도 내지 제2(d)도는 FOU 현상을 자세히 설명하기 위한 단면도로서, 상기 제1도와 연관시켜 도시한 것이다.
먼저, 반도체기판(51) 상부에 패드산화막(53)과 패드질화막(55)을 각각 일정두께 형성한다. 그리고, 상기 소자분리영역의 패드질화막(55)과 패드산화막(53)을 제거하여 패턴을 형성한다. 그 다음에, 상기 패드질화막(55)패턴 측벽에 질화막(57) 스페이서를 형성한다. 이때, 상기 노출된 반도체기판(51)의 소자분리영역 상에 질소가 포함된 질화막성 고분자(nitrogen-containing polymer)(59)가 형성된다.
특히, 메모리 소자의 셀(cell) 영역과 같이 활성영역(active region) 대 필드영역(field region)의 면적 비율이 작은 곳에서는 질화막성 고분자(59)의 발생이 적으나, 필드영역에 비해 활성영역의 면적이 매우 큰 주변회로 지역에서는 질화막성 고분자의 발생이 많다. 상기 질화막(57) 스페이서 식각공정에서 발생되는 질화막성 고분자는 외부로 방출되거나 협곡 형상의 필드영역에 재증착(redeposition)되는데, 주변회로 지역의 필드영역체는 고분자의 발생량이 많기 때문에 고분자의 일부가 필드영역의 홈 바닥에 남게되는 것이다.
한편, 상기 질화막성 고분자(59)는 반도체 기판(51)과 화학적으로 결합하고 있기 때문에 B. J. CHo 등의 논문에서 언급한 바와 같이 통상적인 습식 세정으로 절대 제거되지 않는다.(제2(a)도)
그 다음에, 상기 제2(a)도의 상태에서 산화공정을 1000℃ 이하 온도에서 실시하여 산화막(61)을 성장시킨다. 이때, 상기 질화막성 고분자(59)는 상기 산화막(61) 상부에 존재하는 것이 아니라 상기 산화막(61)의 하부, 즉 산화막(61)과 반도체기판(51)의 계면에 재분포된다.(제2(b)도)
그리고, 상기 산화막(61)을 습식식각하여 홈(63)을 형성한다. 이때, 상기 산화막(61)과 반도체기판(51)의 계면에 위치한 질화막성 고분자(59)는 제거되지 않는다.(제2(c)도)
그 다음에, 상기 반도체기판의 노출된 부분, 즉 홈(63)을 필드산화시켜 필드산화막(65)을 형성한다.
이때, 상기 필드산화공정을 1050℃ 이상의 고온에서 실시하면 FOU 현상이 유발된다.(제2(d)도)
한편, LOCOS 를 기본으로 하는 소자분리 공정은, 필드산화 온도가 낮아질수록 J. W. Lutze 등의 논문(참고문헌 : J. W. Lutze et al. “Field oxide thinning in poly buffer LOCOS isolation with active area spacings to 0.1㎛” Journal of Electrochemical Society, Vol. 137, No. 6, pp. 1867-1870 (1990)) 에서 알려진 바와 같이 필드산화막 씨닝 현상(field oxide thinning effect : 넓은 필드영역에 비해 좁은 필드영역에서 필드산화막의 두께가 얇게 성장되는 현상)이 심하게 나타난다.
상기한 바와같이 종래기술에 따른 반도체소자의 소자분리막 제조방법에서는 필드 씨닝현상을 극복하기 위해 고온 필드산화공정을 사용하면 FOU 현상이 발생되어 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 고온 필드산화공정을 이용하면서도 FOU 현상을 억제할 수 있는 반도체소자의 소자분리막 제조방법을 제공하는데 그 목적이 있다.
제1(a)도 내지 제1(e)도는 종래기술의 실시예에 따른 반도체소자의 소자분리절연막 제조방법을 도시한 단면도.
제2(a)도 내지 제2(d)도는 종래기술의 실시예에 의한 필드산화막의 미성장(FOU) 현상을 도시한 단면도.
제3도 내지 제5도는 본 발명에 따른 반도체소자의 소자분리막 제조방법의 원리를 설명하기 위한 단면도 및 그래프도.
제6(a)도 내지 제6(f)도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 제조방법을 도시한 단면도.
제7도 내지 제17도는 본 발명에 따른 반도체소자의 소자분리막 제조방법을 설명하기 위한 단면도 및 그래프도.
* 도면의 주요부분에 대한 부호의 설명
11,31,51 : 반도체기판 13,33,53 : 패드산화막
15,35,55 : 패드질화막 17,37,57 : 질화막
19,41,61 : 산화막 21,43,63 : 홈
23,65 : 필드산화막 59 : 질화막성 고분자
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리막 제조방법은, 반도체 기판 상부에 패드산화막과 패드질화막을 형성하는 공정과, 상기 패드산화막과 패드질화막을 식각하여 패턴을 형성하되, 상기 반도체기판이 일정깊이 리세스 되도록 과도식각하는 공정과, 상기 패턴 측벽에 질화막 스페이서를 형성하는 공정과, 상기 반도체기판의 노출된 부분에 산화막을 형성하는 공정과, 상기 산화막을 제거하여 홈을 형성하는 공정과, 상기 홈을 블레이크쓰루 필드산화(Break Through Field Oxidation, 이하에서 BTFOX 라 함) 와 고온필드산화(High Temperature Field Oxidation, 이하에서 HTFOX 라 함) 의 산화공정으로 필드산화막을 형성하는 공정을 포함하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 하기 제3도에 도시된 바와같이 1040 ~ 1050℃정도의 온도범위에 산화장벽물질이 생성되는 전이온도(tansition temperature) 가 존재함으로써 상기 산화장벽물질이 생성되는 전이온도보다 낮은 고온에서 필드산화공정을 실시하되, 건식과 습식의 필드산화공정을 병행하여 우수한 특성을 갖는 소자분리막을 형성하는 것이다.
이하, 제3도 내지 제5도를 참고로 종래기술과 비교하여 본 발명의 원리를 보다 상세히 설명하면 다음과 같다.
제3도는, 제1(e)도 또는 제2(c)도의 공정 후 필드산화를 실시했을 때 필드산화 온도에 따른 필드산화막의 형성된 형상을 도시한 단면도로서, FOU 현상이 유발된 것을 도시한다.
여기서, (a)는 950℃에서, (b)는 1000℃에서, (c)는 1050℃에서, (d)는 1100℃에서 각각 습식산화(wet oxidation) 방법으로 필드산화를 실시한 경우를 도시한다.
이때, 상기 (c)에서와 같이, 1050℃ 이상에서는 FOU 현상이 발생하고, 그 이하 온도에서는 FOU 현상이 발생하지 않는다.
그리고, 1000 ~ 1050℃ 정도의 온도구간에서 10℃ 간격으로 조사된 실험 결과에 의하면, 1040℃ 이하에서는 FOU 현상이 발생하지 않았다.
따라서, 상기 1040 ~ 1050℃ 정도의 온도범위에 산화장벽물질이 생성되는 전이온도 (transition temperature)가 존재하고 그 이상의 온도에서 필드산화공정을 실시하는 경우는 FOU 현상이 지속됨을 알 수 있다.(제3도)
한편, 상기 제3도를 상기 제2도와 연관시키면 다음과 같이 기술할 수 있다.
먼저, 상기 필드산화막(65)은 고분자성 질화막이 홈(63) 하부에 붙어있더라도 필드산화를 1040℃ 이하에서 실시하면, 필드산화막이 정상적으로 성장된다. 즉, 질화막성 고분자 자체는 산화장벽(oxidation barrier)역할을 하지 못하며, 일정 온도 이상에서 열적으로 활성화되어 (thermal activation) 산화장벽 역할을 할 수 있는 새로운 제2의 물질로 변화되어야 산화장벽 역할을 할 수 있다는 것이다. 다시말하면, FOU 현상을 일으키는 주원인인 산화장벽 물질이 생성되는 전이온도 (transition temperature) 가 1040 ~ 1050℃ 사이에 존재한다는 것이다. 따라서, 종래기술에서 필드산화막 미성장 현상을 해결하기 위해서 필드산화 온도를 1040℃ 이하로 낮추어야 됨을 알 수 있다.(제2(d)도, 제3도)
제4도는 필드산화온도에 따른 필드산화막 두께를 상대적으로 비교한 실험 데이터를 도시한 그래프도로서, 고온에서 필드산화공정을 실시하여 씨닝 현상을 감소시킴으로써 두꺼운 필드산화막을 얻을 수 있음을 보여준다. 이때, 상기 필드산화막의 필드씨닝 현상이 심하면 필드 기생트랜지스터 문턱전압(threshold voltage)과 펀치쓰루전압(puchthrough voltage) 이 낮아지는 문제가 발생한다.
또한, 반도체 소자에서 필드산화막은 게이트산화막과 직접 인접하고 있기 때문에, 소자분리공정에서 유발되는 반도체 기판의 스트레스는 후속공정에저 형성되는 게이트산화막의 신뢰성(reliability)에 치명적인 영향을 줄 수 있다.
일반적으로, 낮은 온도에서 필드산화막을 형성하면 산화막의 점성(viscosity) 이 높기 때문에 필드산화시 필드산화막의 부피팽창 (voulme expansion) 으로 인하여 유발된 스트레스가 해소(relief) 되지 못하고 반도체 기판에 더욱 많이 전달된다. 그 결과 저온 필드산화 공정을 사용할 수록 게이트산화막의 신뢰성이 떨어진다.(제4도)
제5도는 필드산화 온도에 따른 양호한 게이트산화막 수율을 나타낸 실험데이터를 도시한 그래프도로서, 게이트산화막 신뢰성 측면예서 가능하면 필드산화막을 고온에서 실시하는 것이 바람직함을 보여주고 있다. 따라서 필드산화막 씨닝 측면뿐만 아니라 게이트산화막 측면에서도 고온 필드산화 공정을 사용하는 것이 유리하다. 그러나, 필드산화를 고온에서 실시하면 FOU 문제가 발생되는 양면성이 존재한다.(제5도)
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제6도 내지 제17도는 본 발명에 따른 반도체소자의 소자분리막 제조방법을 도시한 관계도이다.
제6(a)도 내지 제6(b)도는 본 발명의 실시예에 따른 반도체소자의 소자분리막 제조공정을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 패드산화막(13)과 패드질화막(15)을 형성한다.
그리고, 소자분리마스크(도시안됨)를 이용한 식각공정으로 상기 패드질화막(15)과 패드산화막(13)을 식각하여 패턴을 형성한다 이때, 상기 식각공정은 과도식각공정을 수반하여 상기 반도체기판(11)을 50 ~ 100Å정도의 깊이로 리세스(recess)한 것이다.(제6(a)도)
그 다음에, 전체표면상부에 질화막(17)을 일정두께 형성한다. 이때, 상기 질화막(17)은 50 ~ 300Å 정도의 두께로 형성한다.(제6(b)도)
그리고, 상기 질화막(17)을 이방성식각하여 상기 패턴 측벽에 질화막(17) 스페이서를 형성한다.(제6(c)도)
그 다음에, 상기 리세스된 반도체기판(11)을 산화시켜 산화막(19)을 형성한다. 이때, 상기 산화공정은 800 ~ 900℃ 정도의 온도에서 열산화시켜 산화막(19)을 100 ~ 500Å 정도의 두께로 형성한다.(제6(d)도)
그리고, 상기 산화막(19)을 불산을 이용한 습식방법으로 식각하여 홈(21)을 형성한다.(제6(e)도)
그 다음에, 상기 필드산화시켜 필드산화막(23)을 형성한다.
이때, 상기 필드산화공정은 BTFOX 공정과 HTFOX 공정을 이용하여 실시한다.
여기서, 상기 BTFOX 공정은, 산화장벽 물질이 생성되는 전이온도 이하의 저온에서 실시되는 필드산화공정을 말한다. 그리고, HTFOX 공정은 산화장벽 물질이 생성되는 전이온도 이상의 고온에서 실시되는 필드산화공정을 말한다. 그리고, 상기 BTFOX 와 HTFOX 는 온도에 의하여 구분된다.(제6(f)도)
이하, 첨부된 도면을 참고로 하여 상기 제6도 공정의 자세한 이론적 배경 및 조건을 설명하면 다음과 같다.
먼저, 제6(a)도에서 패드질화막(15)의 두께는, 웨이퍼 워피지(wafer warpage)와 관련된 게이트산화막의 신뢰성과 직결되며, 제7도에 실험 데이터를 나타내었다. 즉, 제6(a)도에서 패드질화막(15)을 저압화학기상증착(low pressure chemical vapor deposition, 이하 LPCVD 라 함) 방법으로 증착한 후 웨이퍼 앞면의 필드영역의 패드질화막(15)을 이방성 식각으로 제거했을 때 뒷면의 패드질화막(15)은 그대로 모두 남아 있게 된다. 따라서, 웨이퍼 앞면과 뒷면에서 질화막의 인장스트레스가 불균형을 이루어 결국 심한 워피지가 발생된다. 또, 그런 기구에 의해 발생되는 웨이퍼 워피지는 증착된 패드질화막(15)의 두께에 비례하게 된다.
제7도는 증착된 두께에 따른 양호한 게이트산화막의 수율을 도시한 그래프도로서, 패드질화막(15)의 두께가 1500Å이하 일때는 게이트산화막의 특성이 양호하지만, 그 이상에서는 급격히 열화됨을 관찰할 수 있다. 따라서, 패드질화막(15)의 두께를 1500Å 이하로 해야 양호한 게이트산화막 특성을 얻을 수 있다.
한편, 웨이퍼 워피지와 관련하여 양호한 게이트산화막 특성을 보장하기 위해서 패드질화막(15)의 두께는 1500Å 이하로 되어야 하는데, 패드질화막(15) 두께는 버즈빅의 길이와 직결된다. 즉, 패드질화막(15)의 두께가 두꺼울수록 버즈빅을 억제하는 저항력이 커져서 짧은 버즈빅이 생성된다.
따라서, 종래기술의 제1(a)도처럼 패드질화막(15) 식각시 패드질화막(15)만 식각하고 반도체기판(11)을 전혀 리세스 하지 않았을 때는 버즈빅을 막기 위해서 1500Å 이상의 패드질화막(15)과 500Å이상의 질화막(17) 스페이서를 동시에 사용해야 버즈빅을 막을 수 있다. 이 경우 두꺼운 패드질화막(15)에 따른 게이트산화막 열화가 먼저 문제로 대두된다. 또한, 질화막(17) 스페이서를 두껍게 사용해야 한다는 것은 0.20㎛ 이하의 디자인 룰에서는 산화창이 너무 좁아져서 제4도에 보인 필드씨닝 현상이 심각해진다는 것을 의미한다. 그러나, 본 발명처럼 패드질화막(15) 식각시 과도식각(over-etching)을 실시하여 반도체 기판(11)에 50 ~100Å 정도의 깊이로 리세스 하면, 패드질화막(15)을 1500Å 미만으로 사용함과 동시에 질화막(17) 스페이서를 50 ~ 300Å 정도의 두께로 얇게 사용해도 제6(c)도에서 보는 구조와 같이 되어 패드산화막(13)까지의 확산거리(diffusion length) 가 길어지므로 버즈빅을 완전하게 억제할 수 있다. 따라서, 0.20㎛ 이하의 디자인 룰에서 양호한 게이트산화막과 필드씨닝 현상을 최소화함과 동시에 짧은 버즈빅을 얻기 위해서는 패드질화막(15) 식각시 과도식각을 실시하여 반도체 기판(11)을 50 ~ 100Å 정도의 깊이로 리세스해야 한다.(제6(a)도 내지 제6(c)도, 제7도)
상기 제6(d)도의 산화막(19) 형성방법은, 필드산화막의 부피비(volume ratio), 버즈빅(bird′s beak) 길이 및 산화시 유발되는 스트레스 문제와 직결되어 있다. 먼저, 필드산화막의 부피비에 있어서, 실리콘 산화의 경우는 성장한 필드산화막 두께의 약 반(1/2)이 기판(11) 속으로 들어가기 때문에 산화막(19) 두께가 두꺼울수록 제6(e)도의 홈(21)이 깊어지기 때문에 필드산화막의 부피비를 높일 수 있다.
그러나, 버즈빅 길이 측면에서 상기 산화막(19)의 두께가 두꺼울수록 불리하다. 왜냐하면, 상기 산화막(19) 형성시에도 일종의 버즈빅이 형성되기 때문에 상기 산화막(19) 제거후, 제6(f)도의 필드산화공정시 패드산화막(13)과의 확산거리가 더욱 짧아져 상대적으로 긴 버즈빅이 형성된다. 또한, 상기 산화막(19)이 두꺼울수록 산화에 의한 스트레스(oxidation-induced stress) 가 증가되어 게이트산화막 열화의 한 원인으로 작용한다. 그리고, 산화막(19)의 형성 온도가 너무 낮으면 스트레스 해소 측면에서 불리하므로 게이트산화막의 특성에 악영향을 줄 수 있다.
따라서, 필드산화막의 부피비와 버즈빅 길이 및 게이트산화막의 특성을 고려했을 때 산화막(19)은 800 ~ 900℃ 정도의 온도에서 100 ~ 500Å 정도의 두께로 형성하는 것이 가장 적당한다.(제6(d)도)
상기 제6(e)도의 공정에서 상기 산화막(19)을 제거하는 방법을 제8도를 참고로 하여 설명하면 다음과 같다. 제8(a)도는, 100 : 1 ~ 20 : 1 로 희석된 불산(HF) 용액으로 산화막(19)을 제거했을 때 상기 산화막(19)만 식각되기 때문에 홈(21)의 바닥 형상이 산화막(19)의 바닥 형상과 정확히 동일함을 보여주는 단면도이다. 그러나, 제8(b)도는, 100 ~ 300 : 1 로 희석된 완충불산(BOE)으로 산화막(19)을 제거함으로써 상기 BOE 속의 NH4F 역할에 의해 상기 산화막(19) 뿐만 아니라 반도체기판(11)도 일부 식각되어 홈(21)의 넓이가 넓어진 것을 도시한 단면도이다. 따라서, BOE로 산화막(19)을 제거하면 제6(f)도 공정에서 필드산화막(23)을 형성했을 때 패드산화막(13)까지의 확산거리(diffusion length) 가 단축되어 버즈빅이 더 길어지므로, NH4F 가 포함되지 않은 HF 용액으로 산화막(19)을 제거해야 한다.
한편, 제6(f)도의 필드산화공정 전에 통상적으로 행하는 프리크리닝(precleaning) 공정 속에 제6(e)도의 산화막(19)을 제거하는 단계를 포함시킬 수도 있다. 예를 들어, 필드산화 전에 “황산 + 질산” 크리닝을 실시한다고 가정하면 “HF +황산 + 질산”, “황산 + HF +질산”, “황산 + 질산 + HF” 등을 이용한 상기 산화막(19) 제거공정을 포함시킬 수 있다.(제6(e)도, 제8도)
제9도는 본 발명의 핵심인 제6(f)도 공정의 필드산화 방법에 관한 설명으로, BTFOX 와 HTFOX 가 혼합된 경우를 도시한 그래프도이다.
상기 BTFOX 공정의 목적은, 필드산화막 미성장 현상(FOU) 을 해결하기 위한 것이다. 종래기술의 제2도에서 설명한 바와 같이 FOU 현상을 방지하기 위해서는 필드산화 초기 온도를 1040℃ 이하로 실시해야 하는데, 일단 1040℃ 이하에서 BTFOX 공정에 의해 소정 두께의 필드산화막이 성장된 후에는 그 필드산화막에 의해 산화제(oxidant) 의 확산통로(diffusion path) 나 충분히 확보되어 있기 때문에, 계속해서 1050℃ 이상의 고온에서 HTFOX를 실시해도 FOU 현상은 발생하지 않는다.
한편, 상기 HTFOX 공정의 목적은 2가지이다.
첫째, 앞서 언급한 바와 같이 고온공정을 이용하여 필드산화막 씨닝현상을 개선시키는 것이다.
둘째, 게이트 산화막의 특성을 향상시키는 것으로, 일반적으로 낮은 온도에서 필드산화막을 형성하면 산화막의 점성(viscisity)이 높기 때문에 필드산화시 산화막의 부피팽창(volume expansion)시 유발된 스트레스가 해소(relief)되지 못하고, 반도체 기판에 더욱 많이 전달되어 고온 필드산화 공정을 사용할 수록 게이트산화막의 신뢰성이 향상된다.
제9도의 HTFOX는 다시 습식산화분위기에서 실시하는 “습식고온필드산화(이하 W-HTFOX 로 칭함, Wet HTFOX)” 와 건식산화분위기에서 실시하는 “식고온필드산화(이하 D-HTFOX로 칭함, Dry HTFOX)”로 구분된다.
상기 제9도에서 전체 필드산화막 중에서 BTFOX 산화막과 HTFOX 산화막의 두께비는 임의로 조절할 수 있지만, FOU 현상 없이 허용되는 한 필드산화 중에 스트레스를 적게 유발되도록 BTFOX 온도는 높고, 그 두께는 얇게 하는 게 유리하다. 또, BTFOX 에 해당되는 필드산화막 양만큼 일부분의 필드산화를 진행한 후, 웨이퍼를 대기 중에 노출시켰다가 또 한번의 튜브(tube 또는 furnace) 공정으로 다시 소정 온도에서 HTFOX를 추가하는 경우도 본 발명의 제9도와 동일한 기술적 사상으로 보아야 한다.
제10도는 3000Å의 필드산화막을 상기 제9도에 도시된 바와같이 BTFOX와 HTFOX를 이용하여 형성하는 것을 도시한 필드산화막의 단면도이다.
여기서, 상기 습식의 BTFOX 방법으로 1000℃ 전도의 온도에서 500℃의 필드산화막을 형성시키고, 습식의 HTFOX 방법으로 1100℃ 정도의 온도에서 2500Å 정도의 필드산화막을 성장시킨 실험 데이터이다.
그 결과, 1100℃ 의 고온을 이용하면서 제3(a)도, 제3(b)도와 마찬가지로 FOU 현상이 전혀 발생하지 않음을 나타내고 있다. 따라서, 제9도와 같은 필드산화 방법에 의해 FOU 현상을 근본적으로 해결하면서 1100℃ 이상의 고온공정을 이용할 수 있다.(제6(f)도, 제9도, 제10도)
이하, 첨부된 제11도 내지 제17도를 참고로 하여 상기 제6(f)도의 BTFOX 와 HTFOX 의 필드산화공정 5 가지를 상세히 설명하면 다음과 같다.
[실시예 1]
제11도는 BTFOX 공정과, D-HTFOX 공정으로 구성된 필드산화 방법이다.
여기서, 상기 BTFOX는 FOU 현상을 해결하기 위한 공정으로 습식 또는 건식산화 방법을 이용할 수 있으나, 공정시간 측면에서 습식 방법이 유리하다. 그리고, HTFOX 는 필드산화막 씨닝 현상을 개선시킴과 동시에 게이트산화막의 신뢰성을 향상시키기 위한 공정이다.
이때, 상기 D-HTFOX 공정을 사용하는 목적은 제12도에 잘 나타나 있다.
제12(a)도는 BTFOX 공정과, W-HTFOX의 필드산화방법을 도시한 단면도이며, 제12(b)도는 BTFOX 와 D-HTFOX 의 필드산화방법을 도시한 단면도이다. 여기서, 상기 제12(b)도에 나타난 바와 같이 D-HTFOX 는 필드산화막의 기울기를 증가시켜 게이트산화막 모서리(edge)에서 집중되는 전계(electric field) 를 완화시킴으로써 게이트산화막의 특성을 향상시킬 수 있다.
제13(a)도는 BTFOX 와 W-HTFOX 의 필드산화공정시 게이트산화막의 수율을 도시한 그래프도이며, 제13(b)도는 BTFOX 와 D-HTFOX 의 필드산화공정시 양호한 게이트산화막 수율을 도시한 그래프도이다.
상기 제13(b)도에 나타난 바와 같이 D-HTFOX 는 게이트 산화막의 신뢰성을 증가시킨다. 또한, 상기 D-HTFOX 는 산화시간이 길기 때문에 낮은 온도의 BTFOX 공정에서 누적된 스트레스를 해소하는 데 필요한 시간(relief time) 을 충분히 줄 수 있어 스트레스 완화에도 습식산화보다 효과가 있다.
한편, 제1예에서 전체 필드산화막 중에서 BTFOX 산화막과 D-HTFOX 산화막의 두께비는 임의로 조절할 수 있다.(제11도, 제12도, 제13도)
[실시예 2]
제14도는 BTFOX 과 W-HTFOX 과 D-HTFOX 공정으로 구성된 필드산화 방법을 도시한 그래프도이다.
여기서, 상기 BTFOX 는 FOU 현상을 해결하기 위한 공정이며, 상기 HTFOX 는 필드산화막 씨닝 현상을 개선시킴과 동시에 게이트산화막 신뢰성을 향상시키기 위한 공정이다.
이때, 상기 HTFOX 공정을 W-HTFOX 와 D-HTFOX 공정으로 분리하는 이유는, 상기 W-HTFOX 공정에 의한 산화시간을 줄이고, 상기 D-HTFOX 공정에 의해 필드산화막의 기울기를 완화시켜 게이트산화막 모서리에 집중되는 전계를 완화시키는 역할을 하여 게이트 산화막의 신뢰성을 증가시키기 위한 것이다.
그리고, 전체 필드산화막 중에서 BTFOX 산화막, W-HTFOX 산화막 및 D-HTFOX 산화막의 두께비는 임의로 조절할 수 있다.
[실시예 3]
제15도는 BTFOX, D-HTFOX 및 W-HTFOX 공정으로 구성된 필드산화 방법을 도시한 그래프도이다.
여기서, 상기 BTFOX는 FOU 현상을 해결하기 위한 공정이며, 상기 HTFOX 는 필드산화막 씨닝 현상을 개선시킴과 동시에 게이트산화막 신뢰성을 향상시키기 위한 공정이다.
이때, 상기 HTFOX 공정에서 D-HTFOX 를 먼저 실시하는 이유는, 상기 [실시예 2] 에 비해 목적된 필드산화막 두께를 성장시키는데 필요한 전체산화시간을 감소시켜 공정 시간을 단축하기 위한 것이다.
그리고, 전체 필드산화막 중에서 BTFOX 산화막, D-HTFOX 산화막 및, W-HTFOX 산화막의 두께비는 임의로 조절할 수 있다.
[실시예 4]
제16도는 BTFOX, 어닐(anneal) 공정 및 HTFOX로 구성된 필드산화 방법을 도시한 그래프도이다.
여기서, 상기 BTFOX는 FOU 현상을 해결하기 위한 공정으로 습식 또는 건식산화 방법을 이용할 수 있으나, 공정시간 측면에서 습식 방법이 유리하다. 그리고, 상기 HTFOX는 필드산화막 씨닝 현상을 개선시킴과 동시에 게이트산화막 신뢰성을 향상시키기 위한 공정으로 습식 또는 건식산화 방법을 모두 이용할 수 있다.
또한, 상기 어닐공정은 저온의 BTFOX 공정에서 쌓인 스트레스를 HTFOX 공정 전에 해소하는 것을 목적으로 한다. 이로 인하여, 상기 HTFOX 공정 동안 필드 산화막 씨닝 현상을 개선시키고, 최종적으로 게이트 산화막의 신뢰성을 증가시키기 위한 것이다. 이때, 어닐은 질소 또는 아르곤 같은 불활성기체 분위기로 할 수 있으며, 그 온도 및 시간은 각각 900 ~ 1200℃, 10분 ~ 2시간 정도로 하여 실시할 수 있다.
그리고, 상기 HTFOX는 W-HTFOX 와 D-HTFOX 로 나누어 실시할 수도 있다.
이때, 전체 필드산화막 중에서 BTFOX 산화막과 HTFOX 산화막의 두께비는 임의로 조절할 수 있다.
[실시예 5]
제17도는 BTFOX, 제1어닐공정, HTFOX 및 제2어닐공정으로 구성된 필드산화 방법을 도시한 그래프도이다.
여기서, 상기 BTFOX, 제1어닐공정 및 HTFOX 조건과 목적은 [실시예 4]와 동일하다. 그리고, 상기 제2어닐공정의 목적은 필드산화막 형성 동안 쌓인 스트레스를 최종적으로 해소하여 후속 게이트 산화막의 특성을 향상시키는 것이다.
이때, 상기 제2어닐공정은 질소 또는 아르곤 같은 불활성 기체 분위기에서 실시할 수 있으며, 그 온도 및 시간은 각각 900 ~ 1200℃, 10분 ~ 2시간 정도로 하여 실시할 수 있다.
그리고, 상기 HTFOX 는 W-HTFOX 와 D-HTFOX 로 나누어 실시할 수 있다.
또한, 상기 제1어닐공정, 제2어닐공정, …, 제(n)어닐공정 과 같이 어닐공정을 여러번 삽입하는 것도 본 발명의 기술적 사상과 동일하다고 보아야 한다.
한편, 전체 필드산화막 중에서 BTFOX 산화막과 HTFOX 산화막의 두께비의 임의로 조절할 수 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 소자분리막 제조방법은, FOU 현상을 방지하여 완전한 형상의 소자분리막을 형성하고, 습식과 건식의 HTFOX 공정으로 필드산화 씨닝 현상을 억제하며 신뢰성있는 게이트절연막을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과가 있다.

Claims (42)

  1. 반도체 기판 상부에 패드산화막과 패드질화막을 형성하는 공정과, 상기 패드질화막과 패드산화막을 식각하여 패턴을 형성하되, 상기 반도체기판이 일정깊이 리세스 되도록 과도식각하는 공정과, 상기 패턴 측벽에 질화막 스페이서를 형성하는 공정과, 상기 반도체기판의 노출된 부분에 산화막을 형성하는 공정과, 상기 산화막을 제거하여 홈을 형성하는 공정과, 상기 홈을 BTFOX 와 HTFOX 의 필드산화공정으로 필드산화막을 형성하는 공정을 포함하는 반도체소자의 소자분리막 제조방법.
  2. 제1항에 있어서, 상기 패드질화막은 800 ~ 1500Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  3. 제1항에 있어서, 상기 과도식각공정은 상기 반도체기판을 50 ~ 100Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  4. 제1항에 있어서, 상기 질화막 스페이서는 50 ~ 300Å 정도 두께의 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  5. 제1항에 있어서, 상기 산화공정은 800 ~ 900℃ 정도의 온도에서 실시하는 것을 반도체소자의 소자분리막 제조방법.
  6. 제1항 또는 제5항에 있어서, 상기 산화막은 100 ~ 500Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  7. 제1항에 있어서, 상기 산화막 제거공정은 불소계열의 용액을 이용한 습식방법으로 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  8. 제1항 또는 제7항에 있어서, 상기 산화막 제거공정은 순수와의 비가 100 ~ 20 : 1 인 불산용액을 이용하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  9. 제1항에 있어서, 상기 필드산화공정의 BTFOX 와 HTFOX 는 온도만 달리하고 같은 산화조건으로 실시하는 것을 반도체소자의 소자분리막 제조방법.
  10. 제1항에 있어서, 상기 필드산화공정의 BTFOX 와 HTFOX 는 서로 다른 산화조건으로 실시하는 것을 반도체소자의 소자분리막 제조방법.
  11. 제1항에 있어서, 상기 BTFOX 공정은 900℃ 이상에서 산화장벽 물질이 생성되는 전이온도 이하의 온도에서 실시하는 것을 반도체소자의 소자분리막 제조방법.
  12. 제1항 또는 제11항에 있어서, 상기 BTFOX 공정은 900 ~ 1040℃ 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  13. 제1항에 있어서, 상기 BTFOX 공정은 건식 산화 분위기에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  14. 제1항에 있어서, 상기 BTFOX 공정은 습식 산화 분위기에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  15. 제1항에 있어서, 상기 HTFOX 공정은 산화장벽 물질이 생성되는 전이온도 이상에서 1300℃이하의 온도에서 실시하는 것을 반도체소자의 소자분리막 제조방법.
  16. 제1항 또는 제15항에 있어서, 상기 HTFOX 공정은 1050 ~ 1300℃ 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  17. 제1항에 있어서, 상기 HTFOX 공정은 건식 산화 분위기에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  18. 제1항에 있어서, 상기 HTFOX 공정은 습식 산화 분위기에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  19. 제1항의 필드산화공정은 BTFOX , 어닐공정 및 HTFOX 를 병행하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  20. 제19항에 있어서, 상기 BTFOX 공정은 900 ~ 1040℃ 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  21. 제19항에 있어서, 상기 BTFOX 공정은 건식 또는 습식 산화 분위기에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  22. 제19항에 있어서, 상기 어닐공정은 불활성 기체 분위기하에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  23. 제22항에 있어서, 상기 불활성 기체는 질소 내지 아르곤을 사용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  24. 제19항 또는 제22항에 있어서, 상기 어닐공정은 900 ~ 1200 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  25. 제19항에 있어서, 상기 HTFOX 공정은 1050 ~ 1300℃ 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  26. 제19항에 있어서, 상기 HTFOX 공정은 건식 또는 습식 산화 분위기에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  27. 제19항에 있어서, 상기 필드산화공정의 BTFOX, HTFOX 및 어닐공정은 온도만 달리하고 같은 산화조건으로 실시하는 것을 반도체소자의 소자분리막 제조방법.
  28. 제19항에 있어서, 상기 필드산화공정의 BTFOX, HTFOX 및 어닐공정은 서로 다른 산화조건으로 실시하는 것을 반도체소자의 소자분리막 제조방법.
  29. 제1항의 필드산화공정은 BTFOX , 제1어닐공정, HTFOX 및 제2어닐공정을 병행하여 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  30. 제29항에 있어서, 상기 BTFOX 공정은 900 ~ 1040℃ 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  31. 제29항에 있어서, 상기 BTFOX 공정은 건식 또는 습식 산화 분위기에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  32. 제29항에 있어서, 상기 제1, 2어닐공정은 불활성 기체 분위기하에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  33. 제32항에 있어서, 상기 불활성 기체는 질소 내지 아르곤을 사용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  34. 제29항 또는 제32항에 있어서, 상기 제1, 2어닐공정은 900 ~ 1200 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  35. 제29항에 있어서, 상기 BTFOX 공정은 1050 ~ 1300℃ 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  36. 제29항에 있어서, 상기 HTFOX 공정은 건식 또는 습식 산화 분위기에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  37. 제1항 의 필드산화공정을 BTFOX 와 습식 및 건식의 HTFOX 공정으로 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  38. 제37항에 있어서, 상기 BTFOX 는 건식 또는 습식 분위기에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  39. 제37 또는 38항에 있어서 상기 BTFOX 는 900 ~ 1040℃ 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  40. 제37항에 있어서 상기 건식 및 습식 HTFOX 는 1050 ~ 1300℃ 정도의 온도에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  41. 제37항에 있어서 상기 BTFOX 와 습식 및 건식 HTFOX 는 동일한 산화 조건에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
  42. 제37항에 있어서 상기 BTFOX 와 습식 및 건식 HTFOX 는 서로 다른 산화 조건에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
KR1019970022708A 1997-06-02 1997-06-02 반도체소자의 소자분리막 제조방법 KR100232899B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019970022708A KR100232899B1 (ko) 1997-06-02 1997-06-02 반도체소자의 소자분리막 제조방법
TW087105401A TW362259B (en) 1997-06-02 1998-04-10 Method for forming an isolation region in a semiconductor device and resulting structure
US09/062,291 US6420241B2 (en) 1997-06-02 1998-04-17 Method for forming an isolation region in a semiconductor device and resulting structure using a two step oxidation process
GB9808646A GB2326021B (en) 1997-06-02 1998-04-24 Method for forming an isolation region in a semiconductor device and resulting structure
JP10156873A JP2910762B2 (ja) 1997-06-02 1998-05-22 半導体素子の素子分離膜製造方法及びこれを利用した半導体素子
DE19823742A DE19823742B4 (de) 1997-06-02 1998-05-27 Verfahren zum Bilden eines Isolationsbereichs in einem Halbleitersubstrat
CN98102041A CN1124646C (zh) 1997-06-02 1998-06-01 半导体装置中形成隔离区的方法及所得的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970022708A KR100232899B1 (ko) 1997-06-02 1997-06-02 반도체소자의 소자분리막 제조방법

Publications (2)

Publication Number Publication Date
KR19990000065A KR19990000065A (ko) 1999-01-15
KR100232899B1 true KR100232899B1 (ko) 1999-12-01

Family

ID=19508349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022708A KR100232899B1 (ko) 1997-06-02 1997-06-02 반도체소자의 소자분리막 제조방법

Country Status (7)

Country Link
US (1) US6420241B2 (ko)
JP (1) JP2910762B2 (ko)
KR (1) KR100232899B1 (ko)
CN (1) CN1124646C (ko)
DE (1) DE19823742B4 (ko)
GB (1) GB2326021B (ko)
TW (1) TW362259B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2335198B (en) * 1998-03-10 2001-11-28 Federal Mogul Technology Ltd Gasket coating
JP3484410B2 (ja) * 2000-12-14 2004-01-06 沖電気工業株式会社 半導体装置における素子分離領域の形成方法
KR100673109B1 (ko) * 2005-11-17 2007-01-22 주식회사 하이닉스반도체 반도체소자의 리세스 게이트 형성방법
KR100801733B1 (ko) * 2005-12-29 2008-02-11 주식회사 하이닉스반도체 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법
US7528076B2 (en) * 2007-05-11 2009-05-05 United Microelectronics Corp. Method for manufacturing gate oxide layer with different thicknesses
CN106601660B (zh) * 2016-11-22 2020-07-24 中国电子科技集团公司第五十五研究所 一种基极多晶硅自对准套准结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4551910A (en) * 1984-11-27 1985-11-12 Intel Corporation MOS Isolation processing
JPS62216246A (ja) * 1986-03-17 1987-09-22 Nippon Texas Instr Kk 半導体装置の製造方法
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
US4987093A (en) * 1987-04-15 1991-01-22 Texas Instruments Incorporated Through-field implant isolated devices and method
US5151381A (en) * 1989-11-15 1992-09-29 Advanced Micro Devices, Inc. Method for local oxidation of silicon employing two oxidation steps
JP2589839B2 (ja) 1990-02-02 1997-03-12 シャープ株式会社 半導体装置の製造方法
JPH04127433A (ja) 1990-09-18 1992-04-28 Sharp Corp 半導体素子分離領域の形成方法
US5285102A (en) * 1991-07-25 1994-02-08 Texas Instruments Incorporated Method of forming a planarized insulation layer
KR960005553B1 (ko) 1993-03-31 1996-04-26 현대전자산업주식회사 필드산화막 형성 방법
US5374586A (en) * 1993-09-27 1994-12-20 United Microelectronics Corporation Multi-LOCOS (local oxidation of silicon) isolation process
JP3398903B2 (ja) * 1994-04-22 2003-04-21 富士通株式会社 半導体装置の製造方法
US5554560A (en) 1994-09-30 1996-09-10 United Microelectronics Corporation Method for forming a planar field oxide (fox) on substrates for integrated circuit
KR100197651B1 (ko) * 1995-11-03 1999-06-15 김영환 반도체 소자의 소자 분리막 제조방법
KR100211547B1 (ko) * 1996-10-29 1999-08-02 김영환 반도체 소자의 필드 산화막 형성방법
KR100224780B1 (ko) 1996-12-31 1999-10-15 김영환 반도체 소자의 필드산화막 제조방법

Also Published As

Publication number Publication date
GB2326021B (en) 2002-04-17
JPH10335445A (ja) 1998-12-18
CN1124646C (zh) 2003-10-15
US6420241B2 (en) 2002-07-16
GB9808646D0 (en) 1998-06-24
GB2326021A (en) 1998-12-09
TW362259B (en) 1999-06-21
JP2910762B2 (ja) 1999-06-23
DE19823742B4 (de) 2005-08-18
US20010014506A1 (en) 2001-08-16
KR19990000065A (ko) 1999-01-15
DE19823742A1 (de) 1998-12-03
CN1204145A (zh) 1999-01-06

Similar Documents

Publication Publication Date Title
KR100341480B1 (ko) 자기 정렬된 얕은 트렌치 소자 분리 방법
US20040097031A1 (en) Method of fabricating a semiconductor device having an l-shaped spacer
KR100239234B1 (ko) 소자분리산화막을 갖는 반도체장치와 그 제조방법
KR100426811B1 (ko) 셀프얼라인 콘택을 갖는 반도체 소자 및 그의 제조방법
KR100232899B1 (ko) 반도체소자의 소자분리막 제조방법
KR19980086998A (ko) Soi 구조를 가지는 반도체장치 및 그 제조방법
KR100377833B1 (ko) 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법
KR19980060853A (ko) 반도체 소자의 필드산화막 제조방법
JP3523048B2 (ja) 半導体装置の製造方法及び半導体装置
KR20030077387A (ko) 반도체 장치 제조 방법
KR100438238B1 (ko) 반도체 장치 및 그 제조 방법
KR0167252B1 (ko) 반도체 집적회로의 소자격리방법
KR100305077B1 (ko) 반도체장치의 소자격리막 형성방법
KR100235950B1 (ko) 반도체 소자의 필드 산화막 제조방법
KR100207531B1 (ko) 질소가 인-사이튜 도핑된 폴리실리콘 스페이서를 이용한 반도체장치의 소자분리방법
KR100192164B1 (ko) 반도체 장치의 소자 분리방법
KR100203904B1 (ko) 반도체 소자의 제조방법
KR0162145B1 (ko) 반도체 장치의 소자 분리 방법
KR100519518B1 (ko) 게이트 스페이서 형성 방법
KR100400320B1 (ko) 반도체소자의 게이트전극 형성 방법
JPH0685053A (ja) 半導体集積回路の製造方法
KR940005720B1 (ko) 반도체 장치의 소자분리 제조방법
KR20020002880A (ko) 반도체 소자의 제조방법
KR20000002502A (ko) 반도체 장치의 소자분리막 제조 방법
JP2000183151A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee