CN1204145A - 半导体装置中形成隔离区的方法及所得的结构 - Google Patents
半导体装置中形成隔离区的方法及所得的结构 Download PDFInfo
- Publication number
- CN1204145A CN1204145A CN98102041A CN98102041A CN1204145A CN 1204145 A CN1204145 A CN 1204145A CN 98102041 A CN98102041 A CN 98102041A CN 98102041 A CN98102041 A CN 98102041A CN 1204145 A CN1204145 A CN 1204145A
- Authority
- CN
- China
- Prior art keywords
- field oxidation
- oxide
- temperature
- oxidation
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
一种形成半导体器件的元件隔离膜的方法,与该半导体器件。在半导体基板上建构衬垫绝缘体。当给予衬垫绝缘体图形的同时,进行过蚀刻工艺,以使半导体基板凹陷至预定的深度。在衬垫绝缘体图形的侧壁形成绝缘体间隔物之后,热氧化半导体基板的暴露区,以长出氧化物,然后再移除此氧化物以形成一凹陷处。以突破式场氧化与高温场氧化,在凹陷处形成元件隔离膜。所得元件隔离膜可避免场氧化物‘不生长’的现象,缓解了场氧化物变薄,改进了栅氧化物的性质。
Description
本发明涉及半导体集成电路。具体地讲,本发明提供一种技术,其包括一种方法和结构,以便在半导体器件中形成隔离区(isolation region)或膜。在一实施例中,本发明提供一种新颖的隔离技术,借此可高度集成半导体器件,以用于亚微米大小的装置。
为了提高半导体器件的集成度,最好减低有源器件单元的尺寸,同时减低形成于有源器件单元间的隔离区的面积和宽度的尺寸。举例而言,因为减低量概略地决定了存储单元大小,所以采用的隔离技术在高度集成的存储单元中扮演重要的角度。
工业界已使用或已提出多种技术,以形成半导体器件用的隔离区。仅作为一例来说,传统上在其他的膜中形成隔离膜的方法,包括通常称作LOCOS工艺的硅局部氧化(local oxidation of silicon),以此在暴露区热生长出场氧化物(field oxide),以及包括由氮化硅做的掩模,以覆盖有源器件的区域。然而LOCOS工艺常常有一般称为“鸟嘴”(bird’s beak)的显著问题,它降低了有源区的大小。鸟嘴常使得半导体器件的高度集成变得困难。而且举例而言,由于场氧化物在硅表面下可得的体积不超过其总体积的40至45%,因此在有源器件之间,LOCOS常常不是一“好的”隔离。
为了解决一些前述的限制,已经使用一种不同的技术,通常称作深槽隔离(trench isolation)。深槽隔离乃是以蚀刻的技巧,例如反应性离子蚀刻或其他方式,在半导体材料中蚀刻出凹槽或狭缝而形成的。凹槽或狭缝填以介电材料或隔离材料,诸如二氧化硅或类似者,以隔离半导体基板中的有源区。由于完全利用场氧化物且无鸟嘴的天生优点,深槽方式已经引入了。然而深槽方式非常复杂。已经有人发展出改良的LOCOS方式,其中在元件隔离区的侧壁形成氮化间隔物,来缩短鸟嘴,并且于半导体基板中形成的浅凹处长出场氧化物。然而改良的LOCOS方式也有严格的限制。
从上面可以看得出来,人们希望有一种技术来改善半导体集成电路的隔离。
根据本发明,提供一种技术,其包括一种方法和结构来隔离装置区域。在一示范性的具体实施例中,本发明提供一种隔离技术,具有选择性的温度控制,以避免传统技术的问题。
根据本发明的某一方面来说,提供一种在半导体器件中形成元件隔离膜或区域的方法。此方法在其他步骤中包括提供半导体基板的步骤。此方法也包括在半导体基板的表面建构元件隔离掩模的步骤。在元件隔离掩模的侧壁形成间隔物。氧化整个基板,包括隔离掩模和侧壁,在此半导体基板的暴露区域长出氧化物,例如二氧化硅、热氧化物。此方法包括移除氧化物,以便在半导体基板中形成凹陷区域的步骤。经由突破式场氧化(break-through field oxidation,此后称为“BTFOX”)和高温场氧化(high temperature field oxidation,此后称为“HTFOX”)形成场氧化物。下面将会更详细地描述BTFOX和HTFOX。
借助于本发明达到许多优于既有技术的地方。仅作为一例来说,本发明提供的半导体器件的场氧化物,采用以BTFOX和HTFOX的结合,而在半导体基板的场区域中的凹陷处形成,BTFOX和HTFOX相对上易于实施。另外,本发明举例来说,采用一种形成半导体器件的元件隔离膜或隔离区的新颖技术,其可利用高温场氧化的优点而不发生场氧化物不生长(field oxide ungrowth,在此称为“FOU”)的现象,而克服了传统LOCOS所遭遇的一种或多种限制。再者,本发明提供的半导体器件,具有透过高温场氧化而形成的无FOU的元件隔离膜。经由本说明书,特别是下文,将会描述这些与其他利益和好处。
本发明达成了公知工艺和产品技术环境背景中的这些利益。从下文具体实施例的描述,并参考附图,上述利益和/或本发明各方面将会变得明显。图式简述
图1a到1e为简化的截面图,显示形成半导体器件的隔离膜的传统方法;
图2a到2d为简化的截面图,显示传统方法所引起的FOU现象;
图3到5为根据本发明的一实施例,举例说明一种形成半导体器件的隔离膜的简化方法;
图6a到6f为简化的截面图,显示根据本发明的一实施例,一种形成半导体器件的元件隔离膜的方法;以及
图7到17为根据本发明的一实施例及其性质,以横截面与图形,显示形成半导体器件的隔离膜的方法。
特定具体实施例的详细描述传统LOCOS方式
为了更了解本发明,所以配合一些简图,例如下面所描述的,将简短描述传统的技术。参照图1,举例说明使用LOCOS来形成半导体器件中元件隔离膜的传统方法。此方法从半导体基板31开始,其上依序形成一覆盖的衬垫(pad)氧化物33和一覆盖的衬垫氮化物35,例如图1a所示。在图形化步骤之后,氮化物37沉积在整个所得结构之上,然后用等离子蚀刻方法,加以各向异性蚀刻。等离子蚀刻形成氮化间隔物,如图1b和1c所示。
接下来热氧化半导体基板31的暴露区域,以长出一氧化物41或场氧化物,如图1d所示。移去场氧化物41以产生一凹陷43,以形成一场隔离氧化物(未显示)。传统LOCOS方式有利的是:该氧化允许在半导体基板中,以一正确的深度形成凹陷43。然而它也有一些缺点。为了抑制鸟嘴问题,一般氮化间隔物必须厚500埃(Angstrom)或更多。厚的氮化间隔物能避免鸟嘴的扩张,但是常常不能应用于超大规模集成电路(very large scaled integration),因为当装置的集成程度增加,元件隔离区的宽度会更窄。举例而言,在装置的设计尺度为0.2μm时,如果氮化间隔物厚500埃,因为氮化间隔物位在相对的侧壁,则暴露的元件隔离区的宽度减小0.1μm。因此,发生了场氧化物变薄的效应,相较于宽场区域中的氧化物,因此效应而场氧化物薄薄地长在窄场区域中。
另外,为了缓和场氧化物变薄的效应,甚至影响到小的隔离间隔,场氧化温度一般必须要高。然而高场氧化温度同样在图1的工艺中引发场氧化物不生长(此后称为“FOU”)的现象。FOU的现象是由B.J.Cho等人(“Cho”)在电化学学会月刊,第144册,第1期,第320至326页,1997年,“硅隔离结构的凹陷局部氧化中的不规则场氧化物不生长现象”所报告的,在此基于各种目的而加入作为参考。由于FOU现象导致致命的损坏,例如操作装置的短路,所以应该明确地移除之。
配合图1,图2详细举例说明FOU现象。首先,一衬垫氧化物53和一衬垫氮化物55,依其各自的厚度,形成于半导体基板51上,如图2a所示。衬垫氮化物55和衬垫氧化物53于元件隔离区打开或蚀刻,以形成布局图形。然后,于布局图形的侧壁形成氮化间隔物57。在此时,于暴露的半导体器件51的元件隔离区上形成一种含氮的聚合物59。
当含氮聚合物的形成发生在作用区对场区的面积比率为小的地方时,大量的含氮聚合物形成于外围电路中,在此外围电路中,与场区域面积相较之下,有源区面积相对变大。于蚀刻氮化间隔物57的步骤当中所形成的含氮聚合物,被释出来或再沉积于沟形场区域上,但是因聚合物大量形成于外围电路区域中,因而有一部分的聚合物仍保留于场区域的底部上。含氮聚合物59绝对无法以传统湿式冲洗而移除,因为它化学键合到半导体基板51。因此之后,于1000℃或较低的温度下进行氧化过程,以长出一氧化物61,如图2b所示。在此时,含氮聚合物59中的氮不在氧化物61上,而在氧化物61之下,也就是说,重新分布于氧化物膜61和半导体基板51之间的介面。
湿式蚀刻氧化物61以形成凹陷处63,如图2c所示。氮并未移除,而仍然保留于氧化物61和半导体基板51之间的介面。接着,半导体基板的暴露区域,也就是凹陷处63,接受场氧化,以形成一场氧化物65。如果在1050℃的温度以上进行场氧化,就会发生FOU现象,如图2d所示。
基于LOCOS的元件隔离方法产生严重的场氧化物变薄的效应,也就是场氧化物在窄场区域中,比在宽场区域中长得更薄的现象,如J.W.Lutze在电化学学会月刊,第137册,第6期,第1867至1870页,1990,‘作用面积间隔达0.1μm之多缓冲LOCOS隔离中场氧化物变薄’这篇文章所报告的。
如上所述,传统的技术至少无法避免这两项问题,包括场氧化物变薄的效应和FOU现象。举例而言,用来克服场变薄效应的高温场氧化过程引起FOU现象,以致半导体器件的特性和可靠性变差,而且不易高度集成。本发明的具体实施例
参考附图最能了解本发明具体实施例的应用。这些图式仅仅举例说明,而不应限制申请专利的范围。具此领域的一般技术的人士应可认出其他的变化、选择与修改。而且,下面的图式对于相近和/或对应的部分或元件,使用与其前某些图式相近的参考数字。
图3到5为根据本发明的一实施例,举例说明一种形成半导体器件的元件隔离膜的简化方法。例如参照图3a到3d,举例说明装置的不同的截面,其显示在不同温度下,场氧化物形状的改变。所示的场氧化物一般是用图1e或2c所示的一般方式所做成,但是在不同的温度与其他因素下。图3a显示以湿式氧化方式在950℃形成的场氧化物。图3b显示在1000℃形成的场氧化物。图3c显示在1050℃形成的场氧化物。图3d显示在1100℃形成的场氧化物。如这些图所示,高达1050℃或更高的场氧化温度引发FOU现象,但是在低于1050℃的温度,此现象并未显示会发生。
在此仅作为一举例:在1000至1050℃范围中,温度每隔10℃进行场氧化实验,所获得的资料显示,大体上在低于1040℃的温度下观察不到FOU现象。据此建议:产生氧化势垒的转变温度在1040至1050℃范围,而且当在超过转变温度下执行场氧化,FOU现象就发生了。
虽然含氮聚合物保留在凹陷处63上,但是当在低于1040℃的温度下进行场氧化时,一般会长出场氧化物65。换句话说,含氮聚合物本身无法扮演氧化势垒的角度,必须经由一定或更高的温度下的热活化,才会转换成氧化势垒。也就是说,1040至1050℃范围是产生引起FOU现象因素的氧化势垒的转变温度。因此,为了解决传统技术的FOU现象,在这些具体实施例中,场氧化温度应该低于1040℃(见图2d和图3)。
图4为根据场氧化温度来比较场氧化物厚度的简化图形。由图形所得的资料显示:当在高温下进行场氧化时,场氧化物变薄效应降低,因而可以产生厚的场氧化物。如果发生严重的场氧化物变薄效应,寄生晶体管阈值电压(parasitic transistor threshold voltage)和穿通电压(punchthrough voltage)会不利地降低。而且,因为半导体器件中场氧化物直接与栅氧化物(gate oxide)接触,所以因元件隔离而产生的半导体基板的应力,可能会对稍后形成的栅氧化物的可靠性,施加致命的影响。
一般而言,因为当场氧化物在低温形成时,它具有高韧性,所以由于场氧化期间,场氧化物的体积膨胀所引起的应力,并未缓解,而是转移到半导体基板。如此一来,随着在较低温度下进行场氧化,栅氧化物的可靠性变得更差,如图5所示。在图5中,相对于场氧化的温度,绘出栅氧化物的产率。如该图所示,在较高温度下进行场氧化,对栅氧化物的产率和场氧化物变薄效应而言都有好处。然而,高温场氧化引发FOU现象,如前面所述。
图6到17为根据本发明的一实施例,举例说明一种形成半导体器件的元件隔离膜的简化方法。这些图仅仅作为举例说明,而不应限制在本申请专利的保护范围。参照图6,显示形成半导体器件的元件隔离膜的一步步过程。首先,如图6a所示,提供一半导体基板11。在基板上依序沉积一衬垫氧化物13和一衬垫氮化物15,接着以元件隔离掩模(未显示)蚀刻衬垫氮化物15和衬垫氧化物13,以形成布局图形。进行过度蚀刻过程以使半导体凹陷,例如深50至100埃。然后,一厚度范围从50到300埃的氮化物17,但不限于此范围,沉积在所得的结构上,如图6b所示。
图6c为各向异性蚀刻氮化物17,以在布局图形的侧壁形成氮化间隔物后的横截面。如图所示,每一侧壁间隔物是定义在衬垫氮化物15的一边缘。图6d为氧化凹陷的半导体基板11,以长出一氧化物19后的横截面。关于此,以热氧化方式在800至900℃的温度下进行氧化,而氧化物19长到例如厚100至500埃。
图6e为使用氢氟酸选择性地湿式蚀刻氧化物19,以形成一凹陷处21后的横截面。
图6f为经由场氧化形成一场氧化物23后的横截面。场氧化至少是以两方式进行:BTFOX工艺和HTFOX工艺。
在此所用的BTFOX工艺和HTFOX工艺,分别是在低于和高于产生氧化势垒的转变温度下进行的场氧化方式。意即以温度来区别BTFOX和HTFOX方式。
底下参考一些附图,将给与图6所举例说明的方式一个理论背景和条件。
一开始,图6a的衬垫氮化物15厚度直接影响栅氧化物的可靠性,它牵涉到晶片的弯翘,如图7的实验资料所示。也就是说,即使以低压化学气相沉积(low pressure chemical vapor deposition,此后称为“LPCVD”)形成衬垫氮化物15,并以非均向蚀刻方式从晶片前面上的场区域移除之后,晶片背面上的衬垫氮化物15仍保持原状。因此,晶片前面和背面之间发生氮化物的拉伸应力上的不平衡,这导致严重的弯翘程度正比于沉积衬垫氮化物15的厚度。
图7显示栅氧化物的产率与衬垫氮化物厚度的关系。如图中所示,当衬垫氮化物15沉积厚度低于1500埃时,栅氧化物的性质维持得很好,然而当衬垫氮化物15比1500埃厚时,其性质骤然变坏。因此,根据本发明,衬垫氮化物15的沉积厚度低于1500埃,以使栅氧化物的性质有利。
衬垫氮化物15的厚度影响栅氧化物性质的改善,也影响鸟嘴的改善。然而,相较于栅氧化物的性质,厚的衬垫氮化性物缩短鸟嘴。意即当衬垫氮化物15较厚,对于鸟嘴有较大的抵抗性,因而缩短了鸟嘴。
因此,如在图1a的传统技术中,当只有蚀刻衬垫氮化物15,而没有凹陷到半导体基板11时,衬垫氮化物15和氮化间隔物应该分别至少厚1500埃和500埃,以避免形成鸟嘴。在此情况下,首先是发生了归因于厚衬垫氮化物的栅氧化物衰败。另外一方面,在0.2μm或更小的设计尺度之下,很厚的氮化间隔物迫使场氧化物的宽度变窄,而使图4所示的场氧化物变薄效应恶化。
当过度蚀刻衬垫氮化物15,以使半导体基板11凹陷深50至100埃,如图6所举例说明,不仅衬垫氮化物15可以低于1500埃的厚度下形成,而且氮化间隔物17允许厚50至300埃,也因为图6c的结构延长了向衬垫氧化物15的扩散长度,而避免了鸟嘴。
因此,根据本发明,过度蚀刻衬垫氮化物15,以使半导体基板11凹陷深50至100埃,目标在于维持栅氧化物有利的性质、减低场氧化物变薄效应、以及在0.2μm或更小的设计尺度之下缩短鸟嘴(见图6a到6c和图7)。
至于图6d中氧化物19的形成,它与场氧化物的体积比率、鸟嘴的长度、和氧化诱发的应力有直接的关系。对于场氧化物的体积比率,因硅氧化长出的场氧化物,有一半进入基板11内。因此,当氧化物比较厚,因图6e的凹陷处21变得较深,场氧化物的体积比率会增加。
然而,在鸟嘴的长度方面,氧化物19愈厚,它就愈不利。不利的理由是:由于氧化物19的形成所造成的这种鸟嘴,因移除氧化物19后的图6f场氧化,进一步缩短了往衬垫氧化物13的扩散长度,所以形成相对上长的鸟嘴。再者,氧化诱发的应力随着氧化物19的厚度而增加,有害地影响栅氧化物。另一方面,如果氧化物19在太低的温度下形成,在缓解氧化诱发的应力方面有所不利,因此对栅氧化物的性质可能施加一坏的效应。
因此,当考虑场氧化物的体积比率、鸟嘴的长度和栅氧化物的性质时,氧化物19最好是在800至900℃的温度下长到厚100至500埃(见图6d)。
靠图8的帮助,将详细描述图6e所示的氧化物19的移除。图8为一截面图,其显示:当以稀释的氢氟酸(HF)来移除氧化物19,达到20到100倍的(蚀刻)因数时,仅蚀刻氧化物19,而使得氧化物19的底部与凹陷处21的底部在形状上精确的相同。另一方面,当以缓冲的氧化物蚀刻剂(Buffered Oxide Etchant,BOE)来移除氧化物19,达到100到300倍的(蚀刻)因数时,借助于BOE的作用蚀刻了氧化物19,也蚀刻了半导体基板11的一部分,使得所得的凹陷处21加宽了,如图8b所示。当以BOE移除氧化物19后,于图6f的工艺形成场氧化物23时,向衬垫氧化物13的扩散长度缩短了,而鸟嘴加长了。因此,根据本发明,是以自由的氟化氢溶液来移除氧化物19。
可选择的是:可能包括在一预先清洁步骤中的图6e移除氧化物19的步骤,一般是在图6f的场氧化之前先进行。举例来说,假定进行预先清洁步骤先用硫酸,然后再用硝酸,并可在硫酸之前、硫酸和硝酸之间、或在硝酸之后使用HF溶液来移除氧化物19(见图3e和图8)。
现在再看图9,形成图6f的场氧化是一或至少两工艺:BTFOX和HTFOX工艺的结合。
BTFOX方式目的在解决FOU现象。如上面图2所述,场氧化的起始温度应低于1040℃,以避免FOU现象。一旦场氧化物以BTFOX在低于1040℃的温度下长到一定厚度,因为场氧化物变得足以固定氧化剂的扩散路径,所以在BTFOX工艺后的HTFOX工艺中,大体上没有发生FOU现象。
HTFOX方式至少有两个目标。第一,该方式的高温缓和了场氧化物变薄的效应。第二个目标是要改善栅氧化物的性质。因为当场氧化物在低温形成时,它具有高韧性,所以由于场氧化期间,场氧化物的体积膨胀所引起的应力,并未缓解,而是转移到半导体基板。因此,随着在较高温度下进行场氧化,改善了栅氧化物的可靠性。
图9的HTFOX可分成湿式HTFOX(此后称为“W-HTFOX”)和干式HTFOX(此后称为“D-HTFOX”),它们分别在湿的氧化气氛和干的氧化气氛中进行。
图9中,场氧化物的总厚度由BTFOX和HTFOX工艺的结合所贡献。BTFOX氧化物对HTFOX氧化物的厚度比率,可被选择性地控制。然而,为了仅引起不量的应力,形成BTFOX氧化物最好尽可能的薄,而且除非发生FOU现象,温度尽可能的高,在一具体实施例中,BTFOX的最佳厚度大约从500到约1000埃,而不管场氧化物的总厚度。
一种场氧化物,其整个厚度部分由BTFOX工艺所贡献、部分由达到与BTFOX工艺相同程度的场氧化工艺所贡献、以及部分由晶片暴露于大气后在管中或炉里进行的HTFOX工艺所贡献,同样落于本发明的范畴与精神中。
图10显示一场氧化物的截面图,其以图9中举例说明的BTFOX和HTFOX工艺的结合,在晶片上形成厚度大约3000埃。此场氧化物以湿式BTFOX方式于1000℃下长到大约厚500埃,而剩下的厚度大约2500埃,由大约1100℃的温度下进行的W-HTFOX所贡献。结果如图3a和3b,虽然有1100℃的高温,场氧化物没有显示FOU。因此,图9中建议的场氧化方法,基本上可解决FOU现象,而利用到高温,例如1100℃。
通过下面的为了举例说明,而非解释为限定本发明的具体实施例可对本发明有更好的理解。
在一特定的具体实施例中,图11显示BTFOX工艺和干式HTFOX(此后称D-HTFOX)的结合,参照为方式或实施例1。在此,BTFOX工艺,如前所述,是要解决FOU现象,可以一湿式或干式氧化方式进行:前者在氧化时间方面是有利的。另一方面,HTFOX是要改善场氧化物变薄现象与栅氧化物的可靠性。
图12举例说明选择D-HTFOX的理由:图12a为以BTFOX工艺和W-HTFOX工艺的结合形成的场氧化物的截面图;图12b为以BTFOX工艺和D-HTFOX工艺的结合形成的场氧化物的截面图。如所看到的,D-HTFOX增加场氧化物的斜率,所以可以降低集中于栅氧化物边缘的电场,以此改进栅氧化物的性质。
参照图13,显示了栅氧化物的产率,其依附于BTFOX和HTFOX的结合。
图13a由BTFOX工艺和W-HTFOX工艺的结合所获得,而图13b由BTFOX工艺和D-HTFOX工艺的结合所获得。
如这些图所示,D-HTFOX改善了栅氧化物的可靠性。而且,因为D-HTFOX的氧化时间够长,足以缓解在较低温度执行BTFOX时所累积的应力,所以D-HTFOX在应力缓解方面比W-HTFOX更有效。
在此具体实施例1中,BTFOX氧化物对D-HTFOX氧化物的厚度比率,可被选择性地加以调节。透过本说明书描述了一些这种技术,但是并不限于这些。
参照另一具体实施例(具体实施例2)的图14,其为一场氧化工艺,当中先进行BTFOX工艺,接着是W-HTFOX工艺,然后是D-HTFOX工艺。
如同前面的具体实施例,引用BTFOX以解决FOU现象,而引用HTFOX是要同时改善场氧化物变薄现象与栅氧化物的可靠性。
类似具体实施例2的HTFOX,具体实施例3的HTFOX分为两个工艺,W-HTFOX和D-HTFOX,但是它们以相反的次序进行。采用D-HTFOX先于W-HTFOX的原因是:借助于降低场氧化物长到所要厚度所需要的氧化时间,节省了许多工艺的总时间。
在此具体实施例3中,BTFOX氧化物对D-HTFOX氧化物、W-HTFOX氧化物的厚度比率,可被选择性地加以调节。当进行D-HTFOX先于W-HTFOX时,因为氧化物厚度与氧化时间有一抛物线关系,所以大大降低通常长出所要厚度所需要的氧化时间。
图16显示一场氧化方式,其包括一BTFOX步骤、一退火步骤和一HTFOX步骤(具体实施例4)。要解决FOU现象的BTFOX步骤,可以一湿式或干式氧化方式执行:前者在时间方面是有利的。另一方面,HTFOX是要改善场氧化物变薄的现象与栅氧化物的可靠性,也可以利用湿式或干式氧化。
在HTFOX步骤之前引入退火步骤,以缓解由于低温的BTFOX步骤所引起的应力。因此,于HTFOX步骤当中改善了场氧化物变薄的效应,而且最后改善了栅氧化物的可靠性。退火步骤可以在900至1200℃的温度、惰性的气氛中,例如氮和氩,进行10分钟到2小时。
可选择的是:HTFOX可以于各自分离地执行W-HTFOX和D-HTFOX步骤。
BTFOX氧化物对HTFOX氧化物的厚度比率,可被选择性地加以控制。本说明书中已描述了一些控制此比率的技术,但是并不限于这些技术。
参照图17(具体实施例5),一场氧化方式,其包括一BTFOX步骤、第一退火步骤、一HTFOX步骤和第二退火步骤。具体实施例5中BTFOX、第一退火步骤和HTFOX的目的与条件相同于具体实施例4的目的与条件。第二退火目标在最后缓解形成场氧化物时累积的应力,因而改进栅氧化物的性质。第二退火步骤可以在900至1200℃的温度、惰性的气氛中,例如氮和氩,进行10分钟到2小时。
可选择的是:HTFOX可以各自分离地进行W-HTFOX和D-HTFOX步骤。本说明书中已描述了一些控制此比率的技术,但是并不限于这些技术。
根据本发明,退火步骤可以重复许多次,例如可以在一制法(recipe)中或各自分离的制法中进行第一退火步骤、第二退火步骤……到第n退火步骤,而此被视为在本发明的精神实质之中。
BTFOX氧化物对HTFOX氧化物的厚度比率,可被选择性地加以控制。本说明书中已描述了一些控制比率的技术,但是并不限于这些技术。
如在此前所述,根据本发明的形成半导体器件的元件隔离膜的方法,大体上避免了FOU现象,所以可以获得元件隔离膜的完整形状,而该方法可以进一步分成两个各自分离的步骤:湿式和干式HTFOX步骤,具有缓解场氧化物变薄效应与改善栅绝缘体可靠性的优点,以此有可能高度集成半导体器件。
本发明已用举例说明的方式加以描述,而要了解的是:所用的辞语是要具有描述的性质,而非具有限制的性质。通过上面的技术,本发明可能有许多修改或变化。因此,要了解的是:在所附的权利要求的范围内,也可用除特定的描述外的其它方式来实施本发明。
Claims (19)
1.一种在半导体基板中形成隔离区的方法,该方法包括的步骤有:
提供一包括上表面的半导体基板;
在半导体基板的上表面上形成隔离掩模,该隔离掩模包括一上表面的暴露区域;
蚀刻半导体基板的上表面的暴露区域达一定深度,以形成一凹陷处,该暴露区域对应于场隔离区域;和
经由突破式场氧化和随后的高温场氧化的步骤,于凹陷处形成一氧化物。
2.如权利要求1的方法,其中该突破式场氧化在大约900至1040℃的温度下进行。
3.如权利要求1的方法,其中该突破式场氧化与该高温场氧化,每步是在干的或湿的气氛中进行的。
4.如权利要求1的方法,其中该高温场氧化在大约1050至1300℃的温度下进行。
5.如权利要求1的方法,进一步包括在该突破式场氧化与该高温场氧化之间的退火步骤。
6.如权利要求1的方法,其中该退火步骤在大约900至1200℃的温度、钝性的气氛中进行。
7.如权利要求5的方法,其中该突破式场氧化、该退火步骤与该高温场氧化,全部是在一制法中进行的。
8.如权利要求5的方法,其中该突破式场氧化、该退火步骤与该高温场氧化,是在各自分离的制法中进行。
9.如权利要求1的方法,其中依序借助于该突破式场氧化、第一退火步骤、该高温场氧化和第二退火步骤而形成该场氧化物。
10.如权利要求9的方法,其中该突破式场氧化、该第一退火步骤、该高温场氧化和该第二退火步骤,是在一制法中进行的。
11.如权利要求9的方法,其中该突破式场氧化、该第一退火步骤、该高温场氧化和该第二退火步骤,是在各自分离的制法中进行的。
12.如权利要求1的方法,其中该高温场氧化是在干的气氛中进行,然后再于湿的气氛中进行,或者以相反的次序进行的。
13.如权利要求1的方法,其中该蚀刻步骤进一步包括:在该元件隔离掩模的侧壁形成一间隔物;
氧化该半导体基板的暴露区域,以长出一氧化物;和移除该氧化物,以便在该半导体基板中形成该凹陷处。
14.一种半导体器件,其包括一场氧化物,此场氧化物是以突破式场氧化与高温场氧化,而形成于半导体基板的场区域里的凹陷处中。
15.如权利要求14的半导体器件,其中该突破式场氧化在大约900至1040℃的温度下进行。
16.如权利要求14的半导体器件,其中该高温场氧化在大约1050至1300℃的温度下进行。
17.如权利要求14的半导体器件,其中依序通过突破式场氧化、一退火过程和高温场氧化而形成该场氧化物。
18.如权利要求14的半导体器件,其中依序通过突破式场氧化、第一退火过程、高温场氧化和第二退火过程而形成该场氧化物。
19.如权利要求14的半导体器件,其中该高温场氧化是在干的气氛中进行,然后再于湿的气氛中进行,或者以相反的次序进行的。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR22708/97 | 1997-06-02 | ||
KR22708/1997 | 1997-06-02 | ||
KR1019970022708A KR100232899B1 (ko) | 1997-06-02 | 1997-06-02 | 반도체소자의 소자분리막 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1204145A true CN1204145A (zh) | 1999-01-06 |
CN1124646C CN1124646C (zh) | 2003-10-15 |
Family
ID=19508349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98102041A Expired - Fee Related CN1124646C (zh) | 1997-06-02 | 1998-06-01 | 半导体装置中形成隔离区的方法及所得的结构 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6420241B2 (zh) |
JP (1) | JP2910762B2 (zh) |
KR (1) | KR100232899B1 (zh) |
CN (1) | CN1124646C (zh) |
DE (1) | DE19823742B4 (zh) |
GB (1) | GB2326021B (zh) |
TW (1) | TW362259B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106601660A (zh) * | 2016-11-22 | 2017-04-26 | 中国电子科技集团公司第五十五研究所 | 一种基极多晶硅自对准套准结构及其制备方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2335198B (en) * | 1998-03-10 | 2001-11-28 | Federal Mogul Technology Ltd | Gasket coating |
JP3484410B2 (ja) * | 2000-12-14 | 2004-01-06 | 沖電気工業株式会社 | 半導体装置における素子分離領域の形成方法 |
KR100673109B1 (ko) * | 2005-11-17 | 2007-01-22 | 주식회사 하이닉스반도체 | 반도체소자의 리세스 게이트 형성방법 |
KR100801733B1 (ko) * | 2005-12-29 | 2008-02-11 | 주식회사 하이닉스반도체 | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 |
US7528076B2 (en) * | 2007-05-11 | 2009-05-05 | United Microelectronics Corp. | Method for manufacturing gate oxide layer with different thicknesses |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4551910A (en) * | 1984-11-27 | 1985-11-12 | Intel Corporation | MOS Isolation processing |
JPS62216246A (ja) * | 1986-03-17 | 1987-09-22 | Nippon Texas Instr Kk | 半導体装置の製造方法 |
US4784975A (en) * | 1986-10-23 | 1988-11-15 | International Business Machines Corporation | Post-oxidation anneal of silicon dioxide |
US4987093A (en) * | 1987-04-15 | 1991-01-22 | Texas Instruments Incorporated | Through-field implant isolated devices and method |
US5151381A (en) * | 1989-11-15 | 1992-09-29 | Advanced Micro Devices, Inc. | Method for local oxidation of silicon employing two oxidation steps |
JP2589839B2 (ja) | 1990-02-02 | 1997-03-12 | シャープ株式会社 | 半導体装置の製造方法 |
JPH04127433A (ja) | 1990-09-18 | 1992-04-28 | Sharp Corp | 半導体素子分離領域の形成方法 |
US5285102A (en) * | 1991-07-25 | 1994-02-08 | Texas Instruments Incorporated | Method of forming a planarized insulation layer |
KR960005553B1 (ko) | 1993-03-31 | 1996-04-26 | 현대전자산업주식회사 | 필드산화막 형성 방법 |
US5374586A (en) * | 1993-09-27 | 1994-12-20 | United Microelectronics Corporation | Multi-LOCOS (local oxidation of silicon) isolation process |
JP3398903B2 (ja) | 1994-04-22 | 2003-04-21 | 富士通株式会社 | 半導体装置の製造方法 |
US5554560A (en) | 1994-09-30 | 1996-09-10 | United Microelectronics Corporation | Method for forming a planar field oxide (fox) on substrates for integrated circuit |
KR100197651B1 (ko) * | 1995-11-03 | 1999-06-15 | 김영환 | 반도체 소자의 소자 분리막 제조방법 |
KR100211547B1 (ko) * | 1996-10-29 | 1999-08-02 | 김영환 | 반도체 소자의 필드 산화막 형성방법 |
KR100224780B1 (ko) | 1996-12-31 | 1999-10-15 | 김영환 | 반도체 소자의 필드산화막 제조방법 |
-
1997
- 1997-06-02 KR KR1019970022708A patent/KR100232899B1/ko not_active IP Right Cessation
-
1998
- 1998-04-10 TW TW087105401A patent/TW362259B/zh not_active IP Right Cessation
- 1998-04-17 US US09/062,291 patent/US6420241B2/en not_active Expired - Fee Related
- 1998-04-24 GB GB9808646A patent/GB2326021B/en not_active Expired - Fee Related
- 1998-05-22 JP JP10156873A patent/JP2910762B2/ja not_active Expired - Fee Related
- 1998-05-27 DE DE19823742A patent/DE19823742B4/de not_active Expired - Fee Related
- 1998-06-01 CN CN98102041A patent/CN1124646C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106601660A (zh) * | 2016-11-22 | 2017-04-26 | 中国电子科技集团公司第五十五研究所 | 一种基极多晶硅自对准套准结构及其制备方法 |
CN106601660B (zh) * | 2016-11-22 | 2020-07-24 | 中国电子科技集团公司第五十五研究所 | 一种基极多晶硅自对准套准结构及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
GB2326021B (en) | 2002-04-17 |
DE19823742A1 (de) | 1998-12-03 |
JP2910762B2 (ja) | 1999-06-23 |
GB2326021A (en) | 1998-12-09 |
KR100232899B1 (ko) | 1999-12-01 |
US20010014506A1 (en) | 2001-08-16 |
TW362259B (en) | 1999-06-21 |
CN1124646C (zh) | 2003-10-15 |
US6420241B2 (en) | 2002-07-16 |
KR19990000065A (ko) | 1999-01-15 |
GB9808646D0 (en) | 1998-06-24 |
DE19823742B4 (de) | 2005-08-18 |
JPH10335445A (ja) | 1998-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1194400C (zh) | 沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法 | |
EP0044400A2 (en) | FET memory cell structure and process | |
CN1177357C (zh) | 具有最小覆盖电容的金属氧化物半导体场效应晶体管 | |
EP0174997B1 (en) | Method for controlled doping trench sidewalls in a semiconductor body | |
US6630389B2 (en) | Method for manufacturing semiconductor device | |
CN1333454C (zh) | 具有应变膜的绝缘体上硅装置及用于形成应变膜的方法 | |
US10644118B2 (en) | Self-aligned contact for trench power MOSFET | |
EP1376675B1 (en) | Method of fabricating a trench MOSFET | |
CN1497708A (zh) | 半导体器件的制造方法及制成的半导体器件 | |
CN101790778A (zh) | 高k/金属栅极晶体管的接触部中的硅化物层 | |
US6420226B1 (en) | Method of defining a buried stack capacitor structure for a one transistor RAM cell | |
EP1356506B1 (en) | Method of manufacturing trench gate semiconductor devices | |
US7029753B2 (en) | Multi-layer hard mask structure for etching deep trench in substrate | |
JP2762851B2 (ja) | 半導体装置の製造方法 | |
CN1124646C (zh) | 半导体装置中形成隔离区的方法及所得的结构 | |
US20060065926A1 (en) | Insulated gate semiconductor device and manufacturing method of the same | |
KR20090073539A (ko) | 반도체 소자 및 그 제조 방법 | |
CN102479694A (zh) | 一种金属栅极及mos晶体管的形成方法 | |
CN1694237A (zh) | 制造具有凹槽沟道区域的半导体装置的方法 | |
CN101339902B (zh) | 高压半导体器件及其制造方法 | |
US6191008B1 (en) | Method of forming SOI substrate which includes forming trenches during etching of top semiconductor layer | |
CN1822387A (zh) | 具有阶梯栅的半导体器件及其制造方法 | |
JP2005328033A (ja) | 半導体装置及びその製造方法 | |
US6660592B2 (en) | Fabricating a DMOS transistor | |
TWI305017B (en) | Semiconductor devices and methods for fabricating gate spacers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031015 Termination date: 20130601 |