JPH10335445A - 半導体素子の素子分離膜製造方法及びこれを利用した半導体素子 - Google Patents
半導体素子の素子分離膜製造方法及びこれを利用した半導体素子Info
- Publication number
- JPH10335445A JPH10335445A JP10156873A JP15687398A JPH10335445A JP H10335445 A JPH10335445 A JP H10335445A JP 10156873 A JP10156873 A JP 10156873A JP 15687398 A JP15687398 A JP 15687398A JP H10335445 A JPH10335445 A JP H10335445A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- htfox
- field
- film
- btfox
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 本発明は高温フィールド酸化工程を利用しな
がらもＦＯＵ現象を抑制できる半導体素子の素子分離膜
製造方法、及び装置を提供する。 【解決手段】 半導体基板上部にパッド絶縁膜を形成し
前記絶縁膜をエッチングしてパッド絶縁膜パターンを形
成するが、前記半導体基板が一定深さリセスされるよう
過度エッチングした後、前記パッド絶縁膜パターン側壁
に絶縁膜スペーサーを形成し、前記半導体基板の露出し
た部分に熱的に酸化膜を形成してから前記酸化膜を除去
して溝を形成し、前記溝にＢＴＦＯＸ（Break Through
Field Oxidation 、以下でBTFOX という）と、ＨＴＦＯ
Ｘ(High Temperature Field Oxidation 、以下でHTFOX
という）のフィールド酸化工程で素子分離膜を形成し、
フィールド酸化工程時誘発されるフィールド酸化シーニ
ング現象、フィールド酸化膜の未成長現象及びゲート絶
縁膜の特性劣化現象等を防止、又は減少させる。
がらもＦＯＵ現象を抑制できる半導体素子の素子分離膜
製造方法、及び装置を提供する。 【解決手段】 半導体基板上部にパッド絶縁膜を形成し
前記絶縁膜をエッチングしてパッド絶縁膜パターンを形
成するが、前記半導体基板が一定深さリセスされるよう
過度エッチングした後、前記パッド絶縁膜パターン側壁
に絶縁膜スペーサーを形成し、前記半導体基板の露出し
た部分に熱的に酸化膜を形成してから前記酸化膜を除去
して溝を形成し、前記溝にＢＴＦＯＸ（Break Through
Field Oxidation 、以下でBTFOX という）と、ＨＴＦＯ
Ｘ(High Temperature Field Oxidation 、以下でHTFOX
という）のフィールド酸化工程で素子分離膜を形成し、
フィールド酸化工程時誘発されるフィールド酸化シーニ
ング現象、フィールド酸化膜の未成長現象及びゲート絶
縁膜の特性劣化現象等を防止、又は減少させる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の素子分
離膜製造方法、及びこれを利用した半導体素子に関し、
特に高集積化した半導体素子にロコス（LOCal Oxidatio
n of Silicon、以下でLOCOS という）方法で素子分離を
形成する技術に関する。
離膜製造方法、及びこれを利用した半導体素子に関し、
特に高集積化した半導体素子にロコス（LOCal Oxidatio
n of Silicon、以下でLOCOS という）方法で素子分離を
形成する技術に関する。
【０００２】
【従来の技術】高集積化との視点で素子の集積度を高め
るためにはそれぞれの素子ディメンション（dimension
）を縮小することと、素子間に存在する分離領域（iso
lationregion）の幅と面積を縮小することが必要であ
り、この縮小程度がセルの大きさを左右するとの点で素
子分離技術がメモリセルサイズ（memory cell size）を
決定する技術であるといえる。
るためにはそれぞれの素子ディメンション（dimension
）を縮小することと、素子間に存在する分離領域（iso
lationregion）の幅と面積を縮小することが必要であ
り、この縮小程度がセルの大きさを左右するとの点で素
子分離技術がメモリセルサイズ（memory cell size）を
決定する技術であるといえる。
【０００３】素子分離絶縁膜を製造する従来技術には、
熱的に酸化膜を成長させる方法と、基板に溝を形成した
後に絶縁物質で埋込むトレンチ（trench）方法等があ
る。
熱的に酸化膜を成長させる方法と、基板に溝を形成した
後に絶縁物質で埋込むトレンチ（trench）方法等があ
る。
【０００４】しかし、前記ＬＯＣＯＳ方法でフィールド
酸化膜を形成する場合は、微細化する時にバードビーク
（bird's beak ）により活性領域が縮小され半導体素子
の高集積化を困難にする。
酸化膜を形成する場合は、微細化する時にバードビーク
（bird's beak ）により活性領域が縮小され半導体素子
の高集積化を困難にする。
【０００５】さらに、半導体基板に入るフィールド酸化
膜が４０〜４５％程度しかならない問題もある。従っ
て、バードビークがなくフィールド酸化膜が半導体基板
内部に１００％入るトレンチ方法が導入されたが、工程
が複雑な欠点がある。
膜が４０〜４５％程度しかならない問題もある。従っ
て、バードビークがなくフィールド酸化膜が半導体基板
内部に１００％入るトレンチ方法が導入されたが、工程
が複雑な欠点がある。
【０００６】これを解決するため、最近には素子分離膜
領域の側壁に窒化膜スペーサーを形成してバードビーク
を短くし、半導体基板に浅い溝を形成してフィールド酸
化膜を形成する変化したＬＯＣＯＳ方法でフィールド酸
化膜、即ち素子分離膜を形成した。
領域の側壁に窒化膜スペーサーを形成してバードビーク
を短くし、半導体基板に浅い溝を形成してフィールド酸
化膜を形成する変化したＬＯＣＯＳ方法でフィールド酸
化膜、即ち素子分離膜を形成した。
【０００７】図１ａ乃至図１ｅは、従来技術に係る半導
体素子の素子分離膜製造方法を示す断面図である。
体素子の素子分離膜製造方法を示す断面図である。
【０００８】先ず、半導体基板（３１）上部にパッド酸
化膜（３３）とパッド窒化膜を形成する（図１ａ参
照）。
化膜（３３）とパッド窒化膜を形成する（図１ａ参
照）。
【０００９】そして、パターニング工程後、全体表面上
部に窒化膜（３７）を形成する。さらに、前記窒化膜
（３７）を異方性エッチングして窒化膜スペーサー（３
７Ａ）を形成する（図１ｂ、図１ｃ参照）。
部に窒化膜（３７）を形成する。さらに、前記窒化膜
（３７）を異方性エッチングして窒化膜スペーサー（３
７Ａ）を形成する（図１ｂ、図１ｃ参照）。
【００１０】その次に、前記半導体基板（３１）の露出
した部分を熱的に酸化させて酸化膜（４１）を形成する
（図１ｄ参照）。
した部分を熱的に酸化させて酸化膜（４１）を形成する
（図１ｄ参照）。
【００１１】そして、前記第１フィールド酸化膜（４
１）を除去して溝（４３）を形成する（図１ｅ）。
１）を除去して溝（４３）を形成する（図１ｅ）。
【００１２】その次に、前記半導体基板（３１）の溝
（４３）を酸化させフィールド酸化膜を形成する（図示
せず）。
（４３）を酸化させフィールド酸化膜を形成する（図示
せず）。
【００１３】前記従来技術の実施例に係るＬＯＣＯＳ技
術は、酸化方法で溝を形成するため半導体基板に溝（４
３）を正確な深さに形成できる長所がある。しかし、次
のような大きい欠点がある。
術は、酸化方法で溝を形成するため半導体基板に溝（４
３）を正確な深さに形成できる長所がある。しかし、次
のような大きい欠点がある。
【００１４】一番目に、バードビークを抑制するため窒
化膜スペーサーの厚さを５００Å以上に厚く用いなけれ
ばならない。前記窒化膜スペーサー厚さが厚ければバー
ドビークは防ぐことができるが、素子の集積度が増加す
るに従い素子分離幅も縮小するため超高集積素子には適
用できない問題が生じる。例えば、前記窒化膜スペーサ
ーを両側に５００Å（０．０５μｍ）ずつ用いた場合、
素子のデザインルール（design rule ）が０. ２０μｍ
の場合、露出する素子分離領域の幅が実際に０.１０μ
ｍに縮小するためフィールド酸化膜シーニング現象（fi
eld oxide thinning effect ）が深刻に発生する。
化膜スペーサーの厚さを５００Å以上に厚く用いなけれ
ばならない。前記窒化膜スペーサー厚さが厚ければバー
ドビークは防ぐことができるが、素子の集積度が増加す
るに従い素子分離幅も縮小するため超高集積素子には適
用できない問題が生じる。例えば、前記窒化膜スペーサ
ーを両側に５００Å（０．０５μｍ）ずつ用いた場合、
素子のデザインルール（design rule ）が０. ２０μｍ
の場合、露出する素子分離領域の幅が実際に０.１０μ
ｍに縮小するためフィールド酸化膜シーニング現象（fi
eld oxide thinning effect ）が深刻に発生する。
【００１５】二番目に、前記フィールド酸化膜シーニン
グ現象を少しでも改良すべくフィールド酸化温度を高め
なければならない。しかし、フィールド酸化温度が高い
場合、必ずフィールド酸化膜未成長（field oxide ungr
owth、以下FOU という）現象が発生する。即ち、例え
ば、フィールド酸化を１１００℃温度で成長させると、
B.J.Cho 等の論文（参考文献、B.J.Cho et al., “Anom
alous field-oxide-ungrowth phenomenon in recessed
local oxidation of silicon isolation structure”,
Journal of Electrochemical Society, Vol.144, No.1,
pp320〜326(1997) ）で報告されたＦＯＵ現象が図１の
構造においても必ず発生し、その結果、フィールド酸化
膜の中央部位が成長しない現象が発生する。
グ現象を少しでも改良すべくフィールド酸化温度を高め
なければならない。しかし、フィールド酸化温度が高い
場合、必ずフィールド酸化膜未成長（field oxide ungr
owth、以下FOU という）現象が発生する。即ち、例え
ば、フィールド酸化を１１００℃温度で成長させると、
B.J.Cho 等の論文（参考文献、B.J.Cho et al., “Anom
alous field-oxide-ungrowth phenomenon in recessed
local oxidation of silicon isolation structure”,
Journal of Electrochemical Society, Vol.144, No.1,
pp320〜326(1997) ）で報告されたＦＯＵ現象が図１の
構造においても必ず発生し、その結果、フィールド酸化
膜の中央部位が成長しない現象が発生する。
【００１６】特に、前記ＦＯＵ現象が回路内のいずれか
一個所でも発生すればフィールド酸化膜が生成されず電
気的ショート（electrical short）が発生することによ
り素子作動が不可能となる。
一個所でも発生すればフィールド酸化膜が生成されず電
気的ショート（electrical short）が発生することによ
り素子作動が不可能となる。
【００１７】図２ａ乃至図２ｄは、ＦＯＵ現象を詳しく
説明するための断面図である。
説明するための断面図である。
【００１８】先ず、半導体基板（５１）上部にパッド酸
化膜（５３）とパット窒化膜（５５）をそれぞれ一定厚
さ形成する。そして、前記素子分離領域のパッド窒化膜
（５５）とパッド酸化膜（５３）を除去してパターンを
形成する。その次に、前記パッド窒化膜（５５）パター
ン側壁に窒化膜スペーサー（５７）を形成する。この
際、露出した半導体基板（５１）の素子分離領域上に窒
素が含まれた窒化膜性高分子（nitrogen containing po
lymer ）（５９）が形成される。
化膜（５３）とパット窒化膜（５５）をそれぞれ一定厚
さ形成する。そして、前記素子分離領域のパッド窒化膜
（５５）とパッド酸化膜（５３）を除去してパターンを
形成する。その次に、前記パッド窒化膜（５５）パター
ン側壁に窒化膜スペーサー（５７）を形成する。この
際、露出した半導体基板（５１）の素子分離領域上に窒
素が含まれた窒化膜性高分子（nitrogen containing po
lymer ）（５９）が形成される。
【００１９】特に、メモリ素子のセル（cell）領域で利
用される活性領域（active region）対フィールド領域
（field region）の面積比率が小さい所では窒化膜性高
分子（５９）の発生が少ないが、フィールド領域に比べ
活性領域の面積が非常に大きい周辺回路地域では窒化膜
性高分子の発生が多い。
用される活性領域（active region）対フィールド領域
（field region）の面積比率が小さい所では窒化膜性高
分子（５９）の発生が少ないが、フィールド領域に比べ
活性領域の面積が非常に大きい周辺回路地域では窒化膜
性高分子の発生が多い。
【００２０】前記窒化膜スペーサー（５７）を形成する
ためのエッチング工程から発生する窒化膜性高分子は、
外部に放出されるか峡谷現象のフィールド領域に再蒸着
（redeposition）されるが、周辺回路地域のフィールド
領域には高分子の発生量が多いため高分子の一部がフィ
ールド領域の溝底に残ることになるのである。
ためのエッチング工程から発生する窒化膜性高分子は、
外部に放出されるか峡谷現象のフィールド領域に再蒸着
（redeposition）されるが、周辺回路地域のフィールド
領域には高分子の発生量が多いため高分子の一部がフィ
ールド領域の溝底に残ることになるのである。
【００２１】一方、前記窒化膜性高分子（５９）は半導
体基板（５１）と化学的に結合しているため、B.J.Cho
等の論文で言及したように、通常的な湿式洗浄で絶対除
去されない（図２ａ参照）。
体基板（５１）と化学的に結合しているため、B.J.Cho
等の論文で言及したように、通常的な湿式洗浄で絶対除
去されない（図２ａ参照）。
【００２２】その次に、前記図２ａの状態で酸化工程を
１０００℃以下の温度で行い酸化膜（６１）を成長させ
る。この際、前記窒化膜性高分子（５９）は前記酸化膜
（６１）上部に存在するのではなく前記酸化膜（６１）
の下部、即ち、酸化膜（６１）と半導体基板（５１）の
界面に再分布される（図２ｂ参照）。
１０００℃以下の温度で行い酸化膜（６１）を成長させ
る。この際、前記窒化膜性高分子（５９）は前記酸化膜
（６１）上部に存在するのではなく前記酸化膜（６１）
の下部、即ち、酸化膜（６１）と半導体基板（５１）の
界面に再分布される（図２ｂ参照）。
【００２３】そして、前記酸化膜（６１）を湿式エッチ
ングして溝（６３）を形成する。この際、前記酸化膜
（６１）と半導体基板（５１）の界面に位置した窒化膜
性高分子（５９）は除去されない（図２ｃ参照）。
ングして溝（６３）を形成する。この際、前記酸化膜
（６１）と半導体基板（５１）の界面に位置した窒化膜
性高分子（５９）は除去されない（図２ｃ参照）。
【００２４】その次に、前記半導体基板の露出した部
分、即ち、溝（６３）をフィールド酸化させフィールド
酸化膜（６５）を形成する。この際、前記フィールド酸
化工程を１０５０℃以上の高温で行えばＦＯＵ現象が誘
発される（図２ｄ参照）。
分、即ち、溝（６３）をフィールド酸化させフィールド
酸化膜（６５）を形成する。この際、前記フィールド酸
化工程を１０５０℃以上の高温で行えばＦＯＵ現象が誘
発される（図２ｄ参照）。
【００２５】一方、ＬＯＣＯＳを基本にする素子分離工
程は、フィールド酸化温度が低くなるほど J.W.Lutze等
の論文（参考文献；J.W.Lutze et al.“Field oxide th
inning in poly buffer LOCOS isolation with active
area spacings to 0.1μm,”Journal of Electrochemic
al Society, Vol.137, No.6, pp.1867-1870(1990) ）で
知られたように、フィールド酸化膜シーニング現象（fi
eld oxide thinning effect ；広いフィールド領域に比
べ狭いフィールド領域でフィールド酸化膜の厚さが薄く
成長する現象）が激しく表れる。
程は、フィールド酸化温度が低くなるほど J.W.Lutze等
の論文（参考文献；J.W.Lutze et al.“Field oxide th
inning in poly buffer LOCOS isolation with active
area spacings to 0.1μm,”Journal of Electrochemic
al Society, Vol.137, No.6, pp.1867-1870(1990) ）で
知られたように、フィールド酸化膜シーニング現象（fi
eld oxide thinning effect ；広いフィールド領域に比
べ狭いフィールド領域でフィールド酸化膜の厚さが薄く
成長する現象）が激しく表れる。
【００２６】前記したように、従来技術に係る半導体素
子の素子分離膜製造方法では、フィールドシーニング現
象を克服するため高温フィールド酸化工程を用いればＦ
ＯＵ現象が発生し半導体素子の特性及び信頼性を低下さ
せ、それに伴う半導体素子の高集積化を困難にする問題
点がある。
子の素子分離膜製造方法では、フィールドシーニング現
象を克服するため高温フィールド酸化工程を用いればＦ
ＯＵ現象が発生し半導体素子の特性及び信頼性を低下さ
せ、それに伴う半導体素子の高集積化を困難にする問題
点がある。
【００２７】
【発明が解決しようとする課題】本発明は、高温フィー
ルド酸化工程を利用しながらもＦＯＵ現象を抑制できる
半導体素子の素子分離膜製造方法を提供することを目的
とする。
ルド酸化工程を利用しながらもＦＯＵ現象を抑制できる
半導体素子の素子分離膜製造方法を提供することを目的
とする。
【００２８】さらに、本発明は、高温フィールド酸化工
程を利用しながらもＦＯＵ現象を抑制できる素子分離膜
を含む半導体素子を提供することを目的とする。
程を利用しながらもＦＯＵ現象を抑制できる素子分離膜
を含む半導体素子を提供することを目的とする。
【００２９】
【課題を解決するための手段】以上の目的を達成するた
め本発明に係る半導体素子の素子分離膜製造方法は、半
導体基板上部に素子分離マスクを形成する工程と、前記
マスク側壁に窒化膜スペーサーを形成する工程と、前記
半導体基板の露出した部分に酸化膜を形成する工程と、
前記酸化膜を除去して溝を形成する工程と、ブレークス
ルーフィールド酸化（Break Through Field Oxidation
、以下でBTFOX という）と高温フィールド酸化（High
Temperature Field Oxidation、以下HTFOX という）の
酸化工程で、前記溝にフィールド酸化膜を形成する工程
を含むことを特徴とする。
め本発明に係る半導体素子の素子分離膜製造方法は、半
導体基板上部に素子分離マスクを形成する工程と、前記
マスク側壁に窒化膜スペーサーを形成する工程と、前記
半導体基板の露出した部分に酸化膜を形成する工程と、
前記酸化膜を除去して溝を形成する工程と、ブレークス
ルーフィールド酸化（Break Through Field Oxidation
、以下でBTFOX という）と高温フィールド酸化（High
Temperature Field Oxidation、以下HTFOX という）の
酸化工程で、前記溝にフィールド酸化膜を形成する工程
を含むことを特徴とする。
【００３０】前記の目的を達成するための本発明は半導
体素子において、半導体基板のフィールド領域に形成さ
れた溝にＢＴＦＯＸ（Break Through Field Oxidation
）とＨＴＦＯＸ（High Temperature Field Oxidatio
n）工程で形成されたフィールド酸化膜を含むことを特
徴とする。
体素子において、半導体基板のフィールド領域に形成さ
れた溝にＢＴＦＯＸ（Break Through Field Oxidation
）とＨＴＦＯＸ（High Temperature Field Oxidatio
n）工程で形成されたフィールド酸化膜を含むことを特
徴とする。
【００３１】
【発明の実施の形態】図３乃至図５は、半導体素子のフ
ィールド酸化膜の形成温度に従い発生する種々な現象を
示した図面である。
ィールド酸化膜の形成温度に従い発生する種々な現象を
示した図面である。
【００３２】図３は、図１ｅ又は図２ｃの工程後、フィ
ールド酸化を行った際、フィールド酸化温度に伴うフィ
ールド酸化膜の形成を示す断面図で、ＦＯＵ現象が誘発
されたことを示す。
ールド酸化を行った際、フィールド酸化温度に伴うフィ
ールド酸化膜の形成を示す断面図で、ＦＯＵ現象が誘発
されたことを示す。
【００３３】ここで、図３ａは９５０℃で、図３ｂは１
０００℃で、図３ｃは１０５０℃で、図３ｄは１１００
℃でそれぞれ湿式酸化（wet oxidation ）方法でフィー
ルド酸化を行った場合を示す。
０００℃で、図３ｃは１０５０℃で、図３ｄは１１００
℃でそれぞれ湿式酸化（wet oxidation ）方法でフィー
ルド酸化を行った場合を示す。
【００３４】この際、前記図３ｃでのように１０５０℃
以上ではＦＯＵ現象が発生し、それ以下の温度ではＦＯ
Ｕ現象が発生しない。
以上ではＦＯＵ現象が発生し、それ以下の温度ではＦＯ
Ｕ現象が発生しない。
【００３５】そして、１０００〜１０５０℃程度の温度
区間で間隔に照射された実験結果によれば、１０４０℃
以下ではＦＯＵ現象は発生しなかった。
区間で間隔に照射された実験結果によれば、１０４０℃
以下ではＦＯＵ現象は発生しなかった。
【００３６】従って、前記１０４０〜１０５０℃程度の
温度範囲に酸化障壁物質が生成する転移温度（transiti
on temperature）が存在し、それ以上の温度でフィール
ド酸化工程を行う場合はＦＯＵ現象が持続するのを知る
ことができる（図３参照）。
温度範囲に酸化障壁物質が生成する転移温度（transiti
on temperature）が存在し、それ以上の温度でフィール
ド酸化工程を行う場合はＦＯＵ現象が持続するのを知る
ことができる（図３参照）。
【００３７】図２を参照して図３を説明すれば以下の通
りである。
りである。
【００３８】フィールド酸化膜（６５）は、高分子性窒
化膜（５９）が溝（６３）下部に付着していてもフィー
ルド酸化を１０４０℃以下で行えばフィールド酸化膜が
正常的に成長する（図２ｃ、図２ｄ参照）。即ち、窒化
膜性高分子自体は酸化障壁（oxidation barrier ）役割
を果せず、一定温度以上で熱的に活性化され（thermal
activation）酸化障壁役割を行うことができる新規の第
２の物質に変化してこそ酸化障壁役割を行うことができ
ることである。再言すれば、ＦＯＵ現象を起こす主原因
である酸化障壁物質が生成する転移温度（transition t
emperature）が１０４０〜１０５０℃の間に存在するこ
とである。従って、従来技術でフィールド酸化膜未成長
現象を解決するため、フィールド酸化温度を１０４０℃
以下に低下させなければならないことを知ることができ
る（図３ａ〜図３ｄ参照）。
化膜（５９）が溝（６３）下部に付着していてもフィー
ルド酸化を１０４０℃以下で行えばフィールド酸化膜が
正常的に成長する（図２ｃ、図２ｄ参照）。即ち、窒化
膜性高分子自体は酸化障壁（oxidation barrier ）役割
を果せず、一定温度以上で熱的に活性化され（thermal
activation）酸化障壁役割を行うことができる新規の第
２の物質に変化してこそ酸化障壁役割を行うことができ
ることである。再言すれば、ＦＯＵ現象を起こす主原因
である酸化障壁物質が生成する転移温度（transition t
emperature）が１０４０〜１０５０℃の間に存在するこ
とである。従って、従来技術でフィールド酸化膜未成長
現象を解決するため、フィールド酸化温度を１０４０℃
以下に低下させなければならないことを知ることができ
る（図３ａ〜図３ｄ参照）。
【００３９】図４は、フィールド酸化温度に伴うフィー
ルド酸化膜厚さを相対的に比べた実験データを示すグラ
フ図であり、高温でフィールド酸化工程を行いシーニン
グ現象を低減させることにより厚いフィールド酸化膜を
得ることができるのを示す。
ルド酸化膜厚さを相対的に比べた実験データを示すグラ
フ図であり、高温でフィールド酸化工程を行いシーニン
グ現象を低減させることにより厚いフィールド酸化膜を
得ることができるのを示す。
【００４０】この際、前記フィールド酸化膜のフィール
ドシーニング現象が激しいと、フィールド寄生トランジ
スタしきい電圧（threshold voltage ）とパンチスルー
電圧（punch through voltage ）が低下する問題が発生
する。
ドシーニング現象が激しいと、フィールド寄生トランジ
スタしきい電圧（threshold voltage ）とパンチスルー
電圧（punch through voltage ）が低下する問題が発生
する。
【００４１】さらに、半導体素子でフィールド酸化膜は
ゲート酸化膜と直接隣接しているため、素子分離工程で
誘発される半導体基板のストレスは後続工程で形成され
るゲート酸化膜の信頼性（reliability ）に致命的な影
響を及ぼすこともある。
ゲート酸化膜と直接隣接しているため、素子分離工程で
誘発される半導体基板のストレスは後続工程で形成され
るゲート酸化膜の信頼性（reliability ）に致命的な影
響を及ぼすこともある。
【００４２】一般に、低い温度でフィールド酸化膜を形
成すれば酸化膜の粘性（viscosity）が高いためフィー
ルド酸化時、フィールド酸化膜の体積膨脹（volume exp
ansion）により誘発されたストレスが解消（relief）さ
れず半導体基板に一層多く伝えられる。その結果、低温
フィールド酸化工程を用いるほどゲート酸化膜の信頼性
が低下する（図４参照）。
成すれば酸化膜の粘性（viscosity）が高いためフィー
ルド酸化時、フィールド酸化膜の体積膨脹（volume exp
ansion）により誘発されたストレスが解消（relief）さ
れず半導体基板に一層多く伝えられる。その結果、低温
フィールド酸化工程を用いるほどゲート酸化膜の信頼性
が低下する（図４参照）。
【００４３】図５は、フィールド酸化温度に伴う良好な
ゲート酸化膜収率を表した実験データを示すグラフ図
で、ゲート酸化膜信頼性側面で可能であればフィールド
酸化膜を高温で行うのが好ましいことを示している。
ゲート酸化膜収率を表した実験データを示すグラフ図
で、ゲート酸化膜信頼性側面で可能であればフィールド
酸化膜を高温で行うのが好ましいことを示している。
【００４４】従って、フィールド酸化膜シーニング側面
だけでなく、ゲート酸化膜側面においても高温フィール
ド酸化工程を用いるのが有利である。
だけでなく、ゲート酸化膜側面においても高温フィール
ド酸化工程を用いるのが有利である。
【００４５】しかし、フィールド酸化を高温で行えばＦ
ＯＵ問題が派生する両面性が存在する。
ＯＵ問題が派生する両面性が存在する。
【００４６】以下の図面を参照して本発明をさらに詳し
く説明することにする。
く説明することにする。
【００４７】図６乃至図７は、本発明に係る半導体素子
の素子分離膜製造方法を示す関係図である。
の素子分離膜製造方法を示す関係図である。
【００４８】図６ａ乃至図６ｆは、本発明の実施例に係
る半導体素子の素子分離膜製造工程を示す断面図であ
る。
る半導体素子の素子分離膜製造工程を示す断面図であ
る。
【００４９】先ず、半導体基板（１１）上部にパッド酸
化膜（１３）とパッド窒化膜（１５）を形成する。
化膜（１３）とパッド窒化膜（１５）を形成する。
【００５０】尚、素子分離マスク（図示せず）を利用し
たエッチング工程で前記パッド窒化膜（１５）とパッド
酸化膜（１３）をエッチングしてパターンを形成する。
たエッチング工程で前記パッド窒化膜（１５）とパッド
酸化膜（１３）をエッチングしてパターンを形成する。
【００５１】この際、前記エッチング工程は過度エッチ
ング工程を伴い前記半導体基板（１１）を５０〜１００
Å程度の深さにリセス（recess）したものである（図６
ａ参照）。
ング工程を伴い前記半導体基板（１１）を５０〜１００
Å程度の深さにリセス（recess）したものである（図６
ａ参照）。
【００５２】その次に、全体表面上部に窒化膜（１７）
を一定厚さ形成する。この際、前記窒化膜（１７）は５
０〜３００Å程度の厚さに形成する（図６ｂ参照）。
を一定厚さ形成する。この際、前記窒化膜（１７）は５
０〜３００Å程度の厚さに形成する（図６ｂ参照）。
【００５３】そして、前記窒化膜（１７）を異方性エッ
チングして前記パターン側壁に窒化膜スペーサー（１７
Ａ）を形成する（図６ｃ参照）。
チングして前記パターン側壁に窒化膜スペーサー（１７
Ａ）を形成する（図６ｃ参照）。
【００５４】その次に、前記リセスした半導体基板（１
１）を酸化させ酸化膜（１９）を形成する。この際、前
記酸化工程は８００〜９００℃程度の温度で熱酸化さ
せ、酸化膜（１９）を１００〜５００Å程度の厚さに形
成する（図６ｄ参照）。
１）を酸化させ酸化膜（１９）を形成する。この際、前
記酸化工程は８００〜９００℃程度の温度で熱酸化さ
せ、酸化膜（１９）を１００〜５００Å程度の厚さに形
成する（図６ｄ参照）。
【００５５】そして、前記酸化膜（１９）を弗酸を利用
した湿式方法でエッチングして溝（２１）を形成する
（図６ｅ参照）。
した湿式方法でエッチングして溝（２１）を形成する
（図６ｅ参照）。
【００５６】その次に、前記フィールド酸化させてフィ
ールド酸化膜（２３）を形成する。この際、前記フィー
ルド酸化工程はＢＴＦＯＸ工程とＨＴＦＯＸ工程を利用
して行う（図６ｆ参照）。
ールド酸化膜（２３）を形成する。この際、前記フィー
ルド酸化工程はＢＴＦＯＸ工程とＨＴＦＯＸ工程を利用
して行う（図６ｆ参照）。
【００５７】ここで、前記ＢＴＦＯＸ工程は酸化障壁物
質が生成される転移温度以下の低温で行われるフィール
ド酸化工程をいう。そして、ＨＴＦＯＸ工程は酸化障壁
物質が生成する転移温度以上の高温で行われるフィール
ド酸化工程をいう。尚、前記ＢＴＦＯＸとＨＴＦＯＸ
は、温度により区分される。
質が生成される転移温度以下の低温で行われるフィール
ド酸化工程をいう。そして、ＨＴＦＯＸ工程は酸化障壁
物質が生成する転移温度以上の高温で行われるフィール
ド酸化工程をいう。尚、前記ＢＴＦＯＸとＨＴＦＯＸ
は、温度により区分される。
【００５８】前記図６工程の詳細な論理的背景及び条件
を説明すれば以下の通りである。
を説明すれば以下の通りである。
【００５９】先ず、図６ａでパッド窒化膜（１５）の厚
さはウェーハワーページ（wafer warpage ）と関連する
ゲート酸化膜の信頼性と直結され、図７に実験データを
示す。即ち、図６ａでパッド窒化膜（１５）を低圧化学
気相蒸着（low pressure chemical vapor deposition、
以下LPCVD という）方法で蒸着した後、ウェーハ前面の
フィールド領域のパッド窒化膜（１５）を異方性エッチ
ングで除去した時、裏面のパッド窒化膜（図示せず）は
そのまま全て残っていることになる。
さはウェーハワーページ（wafer warpage ）と関連する
ゲート酸化膜の信頼性と直結され、図７に実験データを
示す。即ち、図６ａでパッド窒化膜（１５）を低圧化学
気相蒸着（low pressure chemical vapor deposition、
以下LPCVD という）方法で蒸着した後、ウェーハ前面の
フィールド領域のパッド窒化膜（１５）を異方性エッチ
ングで除去した時、裏面のパッド窒化膜（図示せず）は
そのまま全て残っていることになる。
【００６０】従って、ウェーハ前面と裏面で窒化膜の引
張ストレスが不均衡を成し、結局著しいワーページが発
生する。また、そのような理由により発生するウェーハ
ワーページは蒸着したパッド窒化膜の厚さに比例するこ
とになる。
張ストレスが不均衡を成し、結局著しいワーページが発
生する。また、そのような理由により発生するウェーハ
ワーページは蒸着したパッド窒化膜の厚さに比例するこ
とになる。
【００６１】図７は、蒸着された厚さに伴う良好なゲー
ト酸化膜の収率を示すグラフ図で、パッド窒化膜（図６
ａの（１５））の厚さが１５００Å以下の場合はゲート
酸化膜の特性が良好であるが、それ以上では急激に劣化
するのが観察できる。従って、パッド窒化膜の厚さを１
５００Å以下にしてこそ良好なゲート酸化膜特性を得る
ことができる。
ト酸化膜の収率を示すグラフ図で、パッド窒化膜（図６
ａの（１５））の厚さが１５００Å以下の場合はゲート
酸化膜の特性が良好であるが、それ以上では急激に劣化
するのが観察できる。従って、パッド窒化膜の厚さを１
５００Å以下にしてこそ良好なゲート酸化膜特性を得る
ことができる。
【００６２】一方、ウェーハワーページと関連して良好
なゲート酸化膜特性を保障するために、パッド窒化膜の
厚さは１５００Å以下にならなければならないが、パッ
ド窒化膜厚さはバードビークの長さと直結される。
なゲート酸化膜特性を保障するために、パッド窒化膜の
厚さは１５００Å以下にならなければならないが、パッ
ド窒化膜厚さはバードビークの長さと直結される。
【００６３】即ち、パッド窒化膜の厚さが厚いほどバー
ドビークを抑制する抵抗力が大きくなり短いバードビー
クが生成する。
ドビークを抑制する抵抗力が大きくなり短いバードビー
クが生成する。
【００６４】従って、パッド窒化膜エッチング時はパッ
ド窒化膜のみエッチングし、半導体基板を全然リセスし
なかった時はバードビークを防ぐため１５００Å以下の
パッド窒化膜と、５００Å以上の窒化膜スペーサーを同
時に使用してこそバードビークを防ぐことができる。こ
の場合、厚いパッド窒化膜に伴うゲート酸化膜劣化が先
ず問題として持ち上がる。
ド窒化膜のみエッチングし、半導体基板を全然リセスし
なかった時はバードビークを防ぐため１５００Å以下の
パッド窒化膜と、５００Å以上の窒化膜スペーサーを同
時に使用してこそバードビークを防ぐことができる。こ
の場合、厚いパッド窒化膜に伴うゲート酸化膜劣化が先
ず問題として持ち上がる。
【００６５】さらに、窒化膜スペーサーを厚く用いなけ
ればならないのは０．２０μｍ以下のデザインルールで
は酸化窓が非常に狭くなり、図４に示すフィールドシー
ニング現象が深刻になるのを意味する。
ればならないのは０．２０μｍ以下のデザインルールで
は酸化窓が非常に狭くなり、図４に示すフィールドシー
ニング現象が深刻になるのを意味する。
【００６６】しかし、本発明のようにパッド窒化膜（１
５）エッチング時に過度エッチング（over-etching) を
行い、半導体基板（１１）に５０〜１００Å程度の深さ
にリセスすれば、パッド窒化膜（１５）を１５００Å未
満に用いるとともに窒化膜（１７）スペーサーを５０〜
３００Å程度の厚さに薄く用いても、図６ｃで見る構造
のようになりパッド酸化膜（１３）までの拡散距離（di
ffusion Length）が長くなるのでバードビークを完全に
抑制することができる。従って、０. ２０μｍ以下のデ
ザインルールで良好なゲート酸化膜とフィールドシーニ
ング現象を最少化するとともに、短いバードビークを得
るためにはパッド窒化膜（１５）エッチング時に過度エ
ッチングを行い、半導体基板（１１）を５０〜１００Å
程度の深さにリセスしなければならない（図６ａ乃至図
６ｃ、図７参照）。
５）エッチング時に過度エッチング（over-etching) を
行い、半導体基板（１１）に５０〜１００Å程度の深さ
にリセスすれば、パッド窒化膜（１５）を１５００Å未
満に用いるとともに窒化膜（１７）スペーサーを５０〜
３００Å程度の厚さに薄く用いても、図６ｃで見る構造
のようになりパッド酸化膜（１３）までの拡散距離（di
ffusion Length）が長くなるのでバードビークを完全に
抑制することができる。従って、０. ２０μｍ以下のデ
ザインルールで良好なゲート酸化膜とフィールドシーニ
ング現象を最少化するとともに、短いバードビークを得
るためにはパッド窒化膜（１５）エッチング時に過度エ
ッチングを行い、半導体基板（１１）を５０〜１００Å
程度の深さにリセスしなければならない（図６ａ乃至図
６ｃ、図７参照）。
【００６７】前記図６ｄの酸化膜（１９）形成方法は、
フィールド酸化膜の体積比（volumeratio）、バードビ
ーク（bird's beak ）長さ及び酸化時誘発されるストレ
ス問題と直結されている。シリコン酸化の場合は生長し
たフィールド酸化膜厚さの約半分（１／２）が半導体基
板（１１）の中に入るため、酸化膜（１９）厚さが厚い
ほど図６ｅの溝（２１）が深くなるため半導体基板内部
にあるフィールド酸化膜の体積比を高めることができ
る。
フィールド酸化膜の体積比（volumeratio）、バードビ
ーク（bird's beak ）長さ及び酸化時誘発されるストレ
ス問題と直結されている。シリコン酸化の場合は生長し
たフィールド酸化膜厚さの約半分（１／２）が半導体基
板（１１）の中に入るため、酸化膜（１９）厚さが厚い
ほど図６ｅの溝（２１）が深くなるため半導体基板内部
にあるフィールド酸化膜の体積比を高めることができ
る。
【００６８】しかし、バードビーク長さが側面で前記酸
化膜（１９）の厚さが厚いほど不利である。何故かとい
えば、前記酸化膜（１９）形成時にも一種のバードビー
クが形成されるため前記酸化膜（１９）除去後、図６ｆ
のフィールド酸化工程時パッド酸化膜（１３）との拡散
距離がさらに短くなり、相対的に長いバードビークが形
成される。
化膜（１９）の厚さが厚いほど不利である。何故かとい
えば、前記酸化膜（１９）形成時にも一種のバードビー
クが形成されるため前記酸化膜（１９）除去後、図６ｆ
のフィールド酸化工程時パッド酸化膜（１３）との拡散
距離がさらに短くなり、相対的に長いバードビークが形
成される。
【００６９】さらに、前記酸化膜（１９）が厚いほど酸
化によるストレス（oxidation-induced stress）が増加
しゲート酸化膜劣化の一原因として作用する。そして、
酸化膜（１９）の形成温度が低過ぎるとストレス解消面
で不利なためゲート酸化膜の特性に悪影響を及ぼすこと
もある。
化によるストレス（oxidation-induced stress）が増加
しゲート酸化膜劣化の一原因として作用する。そして、
酸化膜（１９）の形成温度が低過ぎるとストレス解消面
で不利なためゲート酸化膜の特性に悪影響を及ぼすこと
もある。
【００７０】従って、フィールド酸化膜の体積比とバー
ドビーク長さ及びゲート酸化膜の特性を考慮した場合、
酸化膜（１９）は８００〜９００℃程度の温度で１００
〜５００Å程度の厚さに形成するのが最適である（図６
ｄ参照）。
ドビーク長さ及びゲート酸化膜の特性を考慮した場合、
酸化膜（１９）は８００〜９００℃程度の温度で１００
〜５００Å程度の厚さに形成するのが最適である（図６
ｄ参照）。
【００７１】前記図６ｅの工程で前記酸化膜（１９）を
除去する方法を図８ａ及び図８ｂを参照して説明すれば
次の通りである。
除去する方法を図８ａ及び図８ｂを参照して説明すれば
次の通りである。
【００７２】図８ａは、１００：１〜２０：１に稀釈し
た弗酸（ＨＦ）溶液で酸化膜（１９）を除去した場合、
前記酸化膜（１９）のみエッチングされるため溝（２
１）の底部形状が酸化膜（１９）の底部形状と正確に同
様であることを示す断面図である。
た弗酸（ＨＦ）溶液で酸化膜（１９）を除去した場合、
前記酸化膜（１９）のみエッチングされるため溝（２
１）の底部形状が酸化膜（１９）の底部形状と正確に同
様であることを示す断面図である。
【００７３】しかし、図８ｂは１００〜３００：１に稀
釈した緩衝弗酸（ＢＯＥ）で酸化膜（１９）を除去する
ことにより、前記ＢＯＥ内のＮＨ4 Ｆ役割により前記酸
化膜（１９）のみだけでなく、半導体基板（１１）も一
部エッチングされ溝（２１）の広さが拡大したのを示す
断面図である。従って、ＢＯＥで酸化膜（１９）を除去
すれば図６ｆ工程でフィールド酸化膜（２３）を形成し
た場合、パッド酸化膜（１３）までの拡散距離（diffus
ion length）が短縮されバードビークが一層長くなるた
め、ＮＨ4 Ｆが含まれないＨＦ溶液で酸化膜（１９）を
除去しなければならない。
釈した緩衝弗酸（ＢＯＥ）で酸化膜（１９）を除去する
ことにより、前記ＢＯＥ内のＮＨ4 Ｆ役割により前記酸
化膜（１９）のみだけでなく、半導体基板（１１）も一
部エッチングされ溝（２１）の広さが拡大したのを示す
断面図である。従って、ＢＯＥで酸化膜（１９）を除去
すれば図６ｆ工程でフィールド酸化膜（２３）を形成し
た場合、パッド酸化膜（１３）までの拡散距離（diffus
ion length）が短縮されバードビークが一層長くなるた
め、ＮＨ4 Ｆが含まれないＨＦ溶液で酸化膜（１９）を
除去しなければならない。
【００７４】一方、図６ｆのフィールド酸化工程前に通
常的に行うプレクリーニング（precleaning ）工程中に
図６ｅの酸化膜（１９）を除去する段階を含ませること
も可能である。例えば、フィールド酸化前に“硫酸＋窒
酸”クリーニングを行うと仮定すれば“ＨＦ＋硫酸＋窒
酸”、“硫酸＋ＨＦ＋窒酸”、“硫酸＋窒酸＋ＨＦ”等
を用いた前記酸化膜（１９）除去工程を含ませることも
可能である（図６ｅ、図８ａ及び図８ｂ参照）。
常的に行うプレクリーニング（precleaning ）工程中に
図６ｅの酸化膜（１９）を除去する段階を含ませること
も可能である。例えば、フィールド酸化前に“硫酸＋窒
酸”クリーニングを行うと仮定すれば“ＨＦ＋硫酸＋窒
酸”、“硫酸＋ＨＦ＋窒酸”、“硫酸＋窒酸＋ＨＦ”等
を用いた前記酸化膜（１９）除去工程を含ませることも
可能である（図６ｅ、図８ａ及び図８ｂ参照）。
【００７５】図９は本発明の核心である図６ｆ工程のフ
ィールド酸化方法に関する説明であり、ＢＴＦＯＸとＨ
ＴＦＯＸが混合された場合を示すグラフ図である。
ィールド酸化方法に関する説明であり、ＢＴＦＯＸとＨ
ＴＦＯＸが混合された場合を示すグラフ図である。
【００７６】前記ＢＴＦＯＸ工程の目的は、フィールド
酸化膜未成長現象（ＦＯＵ）を解決するためのものであ
る。従来技術の図２で説明したようにＦＯＵ現象を防ぐ
ためにはフィールド酸化初期温度を１０４０℃以下で行
わなければならないが、一旦１０４０℃以下でＢＴＦＯ
Ｘ工程により所定厚さのフィールド酸化膜が成長した後
は、そのフィールド酸化膜により酸化剤（oxidant ）の
拡散通路（diffusionpath）が十分に確保されているた
め、引続き１０５０℃以上の高温でＨＴＦＯＸを行って
もＦＯＵ現象は発生しない。
酸化膜未成長現象（ＦＯＵ）を解決するためのものであ
る。従来技術の図２で説明したようにＦＯＵ現象を防ぐ
ためにはフィールド酸化初期温度を１０４０℃以下で行
わなければならないが、一旦１０４０℃以下でＢＴＦＯ
Ｘ工程により所定厚さのフィールド酸化膜が成長した後
は、そのフィールド酸化膜により酸化剤（oxidant ）の
拡散通路（diffusionpath）が十分に確保されているた
め、引続き１０５０℃以上の高温でＨＴＦＯＸを行って
もＦＯＵ現象は発生しない。
【００７７】一方、前記ＨＴＦＯＸ工程の目的は二つで
ある。
ある。
【００７８】一番目、前述したように高温工程を用いて
フィールド酸化膜シーニング現象を改良させること。
フィールド酸化膜シーニング現象を改良させること。
【００７９】二番目、ゲート酸化膜の特性を向上させる
ことで、一般に低い温度でフィールド酸化膜を形成すれ
ば酸化膜の粘性（viscosity ）が高いためフィールド酸
化時、酸化膜の体積膨脹（volume expansion）時に誘発
されたストレスが解消（relief）されず、半導体基板に
さらに多く伝えられ高温フィールド酸化工程を用いるほ
どゲート酸化膜の信頼性が向上する。
ことで、一般に低い温度でフィールド酸化膜を形成すれ
ば酸化膜の粘性（viscosity ）が高いためフィールド酸
化時、酸化膜の体積膨脹（volume expansion）時に誘発
されたストレスが解消（relief）されず、半導体基板に
さらに多く伝えられ高温フィールド酸化工程を用いるほ
どゲート酸化膜の信頼性が向上する。
【００８０】図９のＨＴＦＯＸは、再度湿式酸化雰囲気
で行う“湿式（Wet ）高温フィールド酸化（以下、W-HT
FOX という。）”と、乾式酸化雰囲気で行う“乾式（Dr
y ）高温フィールド酸化（以下、D-HTFOX という。）”
に区分される。
で行う“湿式（Wet ）高温フィールド酸化（以下、W-HT
FOX という。）”と、乾式酸化雰囲気で行う“乾式（Dr
y ）高温フィールド酸化（以下、D-HTFOX という。）”
に区分される。
【００８１】前記図９で、全体フィールド酸化膜中でＢ
ＴＦＯＸ（Break Through Field Oxidation ）酸化膜と
ＨＴＦＯＸ酸化膜の厚さ比は任意に調節できるが、ＦＯ
Ｕ現象なく許される一フィールド酸化中にストレスを少
なく誘発されるようＢＴＦＯＸ温度は高く、その厚さは
薄くするのが有利である。また、ＢＴＦＯＸに該当する
フィールド酸化膜量ほど一部分のフィールド酸化を進め
た後、ウェーハを大気中に露出させてからもう一度のチ
ューブ（tube又はfurnace)工程で、再び所定温度でＨＴ
ＦＯＸを追加する場合も本発明の図９と同様な技術的思
想と見なさなければならない。
ＴＦＯＸ（Break Through Field Oxidation ）酸化膜と
ＨＴＦＯＸ酸化膜の厚さ比は任意に調節できるが、ＦＯ
Ｕ現象なく許される一フィールド酸化中にストレスを少
なく誘発されるようＢＴＦＯＸ温度は高く、その厚さは
薄くするのが有利である。また、ＢＴＦＯＸに該当する
フィールド酸化膜量ほど一部分のフィールド酸化を進め
た後、ウェーハを大気中に露出させてからもう一度のチ
ューブ（tube又はfurnace)工程で、再び所定温度でＨＴ
ＦＯＸを追加する場合も本発明の図９と同様な技術的思
想と見なさなければならない。
【００８２】図１０は３０００Åのフィールド酸化膜
を、前記図９に示すようにＢＴＦＯＸとＨＴＦＯＸを利
用して形成することを示すフィールド酸化膜の断面図で
ある。ここで前記湿式のＢＴＦＯＸ方法で１０００℃程
度の温度で５００Åのフィールド酸化膜を成長させ、湿
式のＨＴＦＯＸ方法で１１００℃程度の温度で２５００
Å程度のフィールド酸化膜を成長させた実験データであ
る。
を、前記図９に示すようにＢＴＦＯＸとＨＴＦＯＸを利
用して形成することを示すフィールド酸化膜の断面図で
ある。ここで前記湿式のＢＴＦＯＸ方法で１０００℃程
度の温度で５００Åのフィールド酸化膜を成長させ、湿
式のＨＴＦＯＸ方法で１１００℃程度の温度で２５００
Å程度のフィールド酸化膜を成長させた実験データであ
る。
【００８３】その結果、１１００℃の高温を用いながら
図３ａ、図３ｂと同様にＦＯＵ現象が全然発生しないこ
とを表している。
図３ａ、図３ｂと同様にＦＯＵ現象が全然発生しないこ
とを表している。
【００８４】従って、図９のようなフィールド酸化方法
によりＦＯＵ現象を根本的に解決しながら１１００℃以
上の高温工程を利用できる（図６ｆ、図９、図１０参
照）。
によりＦＯＵ現象を根本的に解決しながら１１００℃以
上の高温工程を利用できる（図６ｆ、図９、図１０参
照）。
【００８５】以下、添付の図１１乃至図１７を参照して
前記図６ｆのＢＴＦＯＸとＨＴＦＯＸのフィールド酸化
工程五つを詳しく説明すれば次の通りである。
前記図６ｆのＢＴＦＯＸとＨＴＦＯＸのフィールド酸化
工程五つを詳しく説明すれば次の通りである。
【００８６】（実施例１）図１１は、ＢＴＦＯＸ工程と
Ｄ−ＨＴＦＯＸ工程で構成されたフィールド酸化方法で
ある。ここで、前記ＢＴＦＯＸはＦＯＵ現象を解決する
ための工程で湿式又は乾式酸化方法を利用できるが、工
程時間の側面で湿式方法が有利である。尚、ＨＴＦＯＸ
はフィールド酸化膜シーニング現象を改良するとともに
ゲート酸化膜の信頼性を向上させるための工程である。
この際、前記Ｄ−ＨＴＦＯＸ工程を用いる目的は図１２
によく表われている。
Ｄ−ＨＴＦＯＸ工程で構成されたフィールド酸化方法で
ある。ここで、前記ＢＴＦＯＸはＦＯＵ現象を解決する
ための工程で湿式又は乾式酸化方法を利用できるが、工
程時間の側面で湿式方法が有利である。尚、ＨＴＦＯＸ
はフィールド酸化膜シーニング現象を改良するとともに
ゲート酸化膜の信頼性を向上させるための工程である。
この際、前記Ｄ−ＨＴＦＯＸ工程を用いる目的は図１２
によく表われている。
【００８７】図１２ａは、ＢＴＦＯＸ工程と、Ｗ−ＨＴ
ＦＯＸのフィールド酸化方法を示す断面図であり、図１
２ｂは、ＢＴＦＯＸとＤ−ＨＴＦＯＸのフィールド酸化
方法を示す断面図である。ここで、前記図１２ｂに示す
ようにＤ−ＨＴＦＯＸはフィールド酸化膜の傾斜度を増
加させ、ゲート酸化膜エッジ（edge）で集中する電界
（electric field）を緩和することによりゲート酸化膜
の特性を向上させることができる。
ＦＯＸのフィールド酸化方法を示す断面図であり、図１
２ｂは、ＢＴＦＯＸとＤ−ＨＴＦＯＸのフィールド酸化
方法を示す断面図である。ここで、前記図１２ｂに示す
ようにＤ−ＨＴＦＯＸはフィールド酸化膜の傾斜度を増
加させ、ゲート酸化膜エッジ（edge）で集中する電界
（electric field）を緩和することによりゲート酸化膜
の特性を向上させることができる。
【００８８】図１３ａは、ＢＴＦＯＸとＷ−ＨＴＦＯＸ
のフィールド酸化工程時、ゲート酸化膜の収率を示すグ
ラフ図であり、図１３ｂはＢＴＦＯＸとＤ−ＨＴＦＯＸ
のフィールド酸化工程時、良好なゲート酸化膜収率を示
すグラフ図である。
のフィールド酸化工程時、ゲート酸化膜の収率を示すグ
ラフ図であり、図１３ｂはＢＴＦＯＸとＤ−ＨＴＦＯＸ
のフィールド酸化工程時、良好なゲート酸化膜収率を示
すグラフ図である。
【００８９】前記図１３ｂに示すように、Ｄ−ＨＴＦＯ
Ｘはゲート酸化膜の信頼性を増加させる。さらに、前記
Ｄ−ＨＴＦＯＸは酸化時間が長いため低い温度のＢＴＦ
ＯＸ工程で積み重なったスレトスを解消するのに必要な
時間（relief time ）を十分に与えることができ、スト
レス緩和にも湿式酸化より効果がある。
Ｘはゲート酸化膜の信頼性を増加させる。さらに、前記
Ｄ−ＨＴＦＯＸは酸化時間が長いため低い温度のＢＴＦ
ＯＸ工程で積み重なったスレトスを解消するのに必要な
時間（relief time ）を十分に与えることができ、スト
レス緩和にも湿式酸化より効果がある。
【００９０】一方、第１例で全体フィールド酸化膜中で
ＢＴＦＯＸ酸化膜とＤ−ＨＴＦＯＸ酸化膜の厚さ比は任
意に調節できる（図１１、図１２、図１３参照）。
ＢＴＦＯＸ酸化膜とＤ−ＨＴＦＯＸ酸化膜の厚さ比は任
意に調節できる（図１１、図１２、図１３参照）。
【００９１】（実施例２）図１４は、ＢＴＦＯＸとＷ−
ＨＴＦＯＸとＤ−ＨＴＦＯＸ工程で構成されたフィール
ド酸化方法を示すグラフ図である。ここで、前記ＢＴＦ
ＯＸはＦＯＵ現象を解決するための工程であり、前記Ｈ
ＴＦＯＸはフィールド酸化膜シーニング現象を改良させ
るとともにゲート酸化膜信頼性を向上させるための工程
である。
ＨＴＦＯＸとＤ−ＨＴＦＯＸ工程で構成されたフィール
ド酸化方法を示すグラフ図である。ここで、前記ＢＴＦ
ＯＸはＦＯＵ現象を解決するための工程であり、前記Ｈ
ＴＦＯＸはフィールド酸化膜シーニング現象を改良させ
るとともにゲート酸化膜信頼性を向上させるための工程
である。
【００９２】この際、前記ＨＴＦＯＸ工程をＷ−ＨＴＦ
ＯＸとＤ−ＨＴＦＯＸ工程に分離する理由は、前記Ｗ−
ＨＴＦＯＸ工程による酸化時間を減らし、前記Ｄ−ＨＴ
ＦＯＸ工程によりフィールド酸化膜の傾斜度を緩め、ゲ
ート酸化膜エッジに集中する電界を緩和させる役割を行
いゲート酸化膜の信頼性を増加させるためのものであ
る。
ＯＸとＤ−ＨＴＦＯＸ工程に分離する理由は、前記Ｗ−
ＨＴＦＯＸ工程による酸化時間を減らし、前記Ｄ−ＨＴ
ＦＯＸ工程によりフィールド酸化膜の傾斜度を緩め、ゲ
ート酸化膜エッジに集中する電界を緩和させる役割を行
いゲート酸化膜の信頼性を増加させるためのものであ
る。
【００９３】尚、全体フィールド酸化膜中でＢＴＦＯＸ
酸化膜、Ｗ−ＨＴＦＯＸ酸化膜及びＤ−ＨＴＦＯＸ酸化
膜の厚さ比は任意に調節できる。
酸化膜、Ｗ−ＨＴＦＯＸ酸化膜及びＤ−ＨＴＦＯＸ酸化
膜の厚さ比は任意に調節できる。
【００９４】（実施例３）図１５はＢＴＦＯＸ、Ｄ−Ｈ
ＴＦＯＸ及びＷ−ＨＴＦＯＸ工程で構成されたフィール
ド酸化方法を示すグラフ図である。ここで、前記ＢＴＦ
ＯＸはＦＯＵ現象を解決するための工程であり、前記Ｈ
ＴＦＯＸはフィールド酸化膜シーニング現象を改良させ
るとともに、ゲート酸化膜信頼性を向上させるための工
程である。
ＴＦＯＸ及びＷ−ＨＴＦＯＸ工程で構成されたフィール
ド酸化方法を示すグラフ図である。ここで、前記ＢＴＦ
ＯＸはＦＯＵ現象を解決するための工程であり、前記Ｈ
ＴＦＯＸはフィールド酸化膜シーニング現象を改良させ
るとともに、ゲート酸化膜信頼性を向上させるための工
程である。
【００９５】この際、前記ＨＴＦＯＸ工程でＤ−ＨＴＦ
ＯＸを先ず行う理由は、前記（実施例２）に比べ目的の
フィールド酸化膜厚さを成長させるのに必要な全体酸化
時間を減らして工程時間を短縮するためのものである。
そして、前記フィールド酸化膜中でＢＴＦＯＸ酸化膜、
Ｄ−ＨＴＦＯＸ酸化膜及びＷ−ＨＴＦＯＸ酸化膜の厚さ
比は任意に調節できる。
ＯＸを先ず行う理由は、前記（実施例２）に比べ目的の
フィールド酸化膜厚さを成長させるのに必要な全体酸化
時間を減らして工程時間を短縮するためのものである。
そして、前記フィールド酸化膜中でＢＴＦＯＸ酸化膜、
Ｄ−ＨＴＦＯＸ酸化膜及びＷ−ＨＴＦＯＸ酸化膜の厚さ
比は任意に調節できる。
【００９６】（実施例４）図１６は、ＢＴＦＯＸ、アニ
ール（anneal）工程及びＨＴＦＯＸで構成されたフィー
ルド酸化方法を示すグラフ図である。
ール（anneal）工程及びＨＴＦＯＸで構成されたフィー
ルド酸化方法を示すグラフ図である。
【００９７】ここで、前記ＢＴＦＯＸはＦＯＵ現象を解
決するための工程で湿式又は乾式酸化方法を利用できる
が、工程時間の側面で湿式方法が有利である。そして、
前記ＨＴＦＯＸはフィールド酸化膜シーニング現象を改
良させるとともに、ゲート酸化膜信頼性を向上させるた
めの工程で湿式又は乾式酸化方法を全て利用できる。
決するための工程で湿式又は乾式酸化方法を利用できる
が、工程時間の側面で湿式方法が有利である。そして、
前記ＨＴＦＯＸはフィールド酸化膜シーニング現象を改
良させるとともに、ゲート酸化膜信頼性を向上させるた
めの工程で湿式又は乾式酸化方法を全て利用できる。
【００９８】さらに、前記アニール工程は低温のＢＴＦ
ＯＸ工程で積み重なったストレスをＨＴＦＯＸ工程以前
に解消することを目的とする。これにより、前記ＨＴＦ
ＯＸ工程の間フィールド酸化膜シーニング現象を改良さ
せ、最終的にゲート酸化膜の信頼性を増加させるための
ものである。この際、アニールは窒素又はアルゴンのよ
うな不活性気体雰囲気にすることができ、その温度及び
時間はそれぞれ９００〜１２００℃、１０分〜２時間程
度にして行うことができる。
ＯＸ工程で積み重なったストレスをＨＴＦＯＸ工程以前
に解消することを目的とする。これにより、前記ＨＴＦ
ＯＸ工程の間フィールド酸化膜シーニング現象を改良さ
せ、最終的にゲート酸化膜の信頼性を増加させるための
ものである。この際、アニールは窒素又はアルゴンのよ
うな不活性気体雰囲気にすることができ、その温度及び
時間はそれぞれ９００〜１２００℃、１０分〜２時間程
度にして行うことができる。
【００９９】尚、前記ＨＴＦＯＸはＷ−ＨＴＦＯＸとＤ
−ＨＴＦＯＸに分けて行うこともできる。この際、全体
フィールド酸化膜中でＢＴＦＯＸ酸化膜とＨＴＦＯＸ酸
化膜の厚さ比は任意に調節できる。
−ＨＴＦＯＸに分けて行うこともできる。この際、全体
フィールド酸化膜中でＢＴＦＯＸ酸化膜とＨＴＦＯＸ酸
化膜の厚さ比は任意に調節できる。
【０１００】（実施例５）図１７はＢＴＦＯＸ、第１ア
ニール工程、ＨＴＦＯＸ及び第２アニール工程でなるフ
ィールド酸化方法を示すグラフ図である。
ニール工程、ＨＴＦＯＸ及び第２アニール工程でなるフ
ィールド酸化方法を示すグラフ図である。
【０１０１】ここで、前記ＢＴＦＯＸ、第１アニール工
程及びＨＴＦＯＸ条件と目的は（実施例４）と同様であ
る。そして、前記第２アニール工程の目的はフィールド
酸化膜形成の間積み重なったストレスを最終的に解決し
後続ゲート酸化膜の特性を向上させることである。
程及びＨＴＦＯＸ条件と目的は（実施例４）と同様であ
る。そして、前記第２アニール工程の目的はフィールド
酸化膜形成の間積み重なったストレスを最終的に解決し
後続ゲート酸化膜の特性を向上させることである。
【０１０２】この際、前記第２アニール工程は窒素又は
アルゴンのような不活性気体雰囲気で行うことができ、
その温度及び時間はそれぞれ９００〜１２００℃、１０
分〜２時間程度にして行うことができる。
アルゴンのような不活性気体雰囲気で行うことができ、
その温度及び時間はそれぞれ９００〜１２００℃、１０
分〜２時間程度にして行うことができる。
【０１０３】尚、前記ＨＴＦＯＸはＷ−ＨＴＦＯＸとＤ
−ＨＴＦＯＸに分けて行うこともできる。さらに、前記
第１アニール工程、第２アニール工程、…、第（ｎ）ア
ニール工程のようにアニール工程を数回挿入すること
も、本発明の技術的思想と同じであると見なすべきであ
る。
−ＨＴＦＯＸに分けて行うこともできる。さらに、前記
第１アニール工程、第２アニール工程、…、第（ｎ）ア
ニール工程のようにアニール工程を数回挿入すること
も、本発明の技術的思想と同じであると見なすべきであ
る。
【０１０４】一方、全体フィールド酸化膜中でＢＴＦＯ
Ｘ酸化膜、ＨＴＦＯＸ酸化膜の厚さを任意に調節するこ
とができる。
Ｘ酸化膜、ＨＴＦＯＸ酸化膜の厚さを任意に調節するこ
とができる。
【０１０５】
【発明の効果】以上で説明したように、本発明に係る半
導体素子の素子分離膜製造方法は、ＦＯＵ現象を防止し
て完全な形状の素子分離膜を形成し、湿式と乾式のＨＴ
ＦＯＸ工程でフィールド酸化シーニング現象を抑制し信
頼性を有するゲート絶縁膜を形成することにより、半導
体素子の特性及び信頼性を向上させ、それに伴う半導体
素子の高集積化を可能にする効果がある。
導体素子の素子分離膜製造方法は、ＦＯＵ現象を防止し
て完全な形状の素子分離膜を形成し、湿式と乾式のＨＴ
ＦＯＸ工程でフィールド酸化シーニング現象を抑制し信
頼性を有するゲート絶縁膜を形成することにより、半導
体素子の特性及び信頼性を向上させ、それに伴う半導体
素子の高集積化を可能にする効果がある。
【０１０６】前記の本発明は、前記実施例に限定されず
多数の変形と本発明の技術的思想内で当分野において通
常の知識を有する者により明らかである。
多数の変形と本発明の技術的思想内で当分野において通
常の知識を有する者により明らかである。
【図１ａ】従来技術の実施例に係る半導体素子の素子分
離膜製造方法を示す断面図である。
離膜製造方法を示す断面図である。
【図１ｂ】従来技術の実施例に係る半導体素子の素子分
離膜製造方法を示す断面図である。
離膜製造方法を示す断面図である。
【図１ｃ】従来技術の実施例に係る半導体素子の素子分
離膜製造方法を示す断面図である。
離膜製造方法を示す断面図である。
【図１ｄ】従来技術の実施例に係る半導体素子の素子分
離膜製造方法を示す断面図である。
離膜製造方法を示す断面図である。
【図１ｅ】従来技術の実施例に係る半導体素子の素子分
離膜製造方法を示す断面図である。
離膜製造方法を示す断面図である。
【図２ａ】従来技術の実施例に係るフィールド酸化膜の
未成長（ＦＯＵ）現象を示す断面図である。
未成長（ＦＯＵ）現象を示す断面図である。
【図２ｂ】従来技術の実施例に係るフィールド酸化膜の
未成長（ＦＯＵ）現象を示す断面図である。
未成長（ＦＯＵ）現象を示す断面図である。
【図２ｃ】従来技術の実施例に係るフィールド酸化膜の
未成長（ＦＯＵ）現象を示す断面図である。
未成長（ＦＯＵ）現象を示す断面図である。
【図２ｄ】従来技術の実施例に係るフィールド酸化膜の
未成長（ＦＯＵ）現象を示す断面図である。
未成長（ＦＯＵ）現象を示す断面図である。
【図３】本発明に係る半導体素子の素子分離膜製造方法
の原理を説明するための断面図及びグラフ図である。
の原理を説明するための断面図及びグラフ図である。
【図４】本発明に係る半導体素子の素子分離膜製造方法
の原理を説明するための断面図及びグラフ図である。
の原理を説明するための断面図及びグラフ図である。
【図５】本発明に係る半導体素子の素子分離膜製造方法
の原理を説明するための断面図及びグラフ図である。
の原理を説明するための断面図及びグラフ図である。
【図６ａ】本発明の実施例に係る半導体素子の素子分離
膜製造方法を示す断面図である。
膜製造方法を示す断面図である。
【図６ｂ】本発明の実施例に係る半導体素子の素子分離
膜製造方法を示す断面図である。
膜製造方法を示す断面図である。
【図６ｃ】本発明の実施例に係る半導体素子の素子分離
膜製造方法を示す断面図である。
膜製造方法を示す断面図である。
【図６ｄ】本発明の実施例に係る半導体素子の素子分離
膜製造方法を示す断面図である。
膜製造方法を示す断面図である。
【図６ｅ】本発明の実施例に係る半導体素子の素子分離
膜製造方法を示す断面図である。
膜製造方法を示す断面図である。
【図６ｆ】本発明の実施例に係る半導体素子の素子分離
膜製造方法を示す断面図である。
膜製造方法を示す断面図である。
【図７】窒化膜厚さに伴うゲート酸化膜収率を示したグ
ラフ図である。
ラフ図である。
【図８ａ】本発明に対しフィールド領域に形成された酸
化膜を除去する工程を示した断面図である。
化膜を除去する工程を示した断面図である。
【図８ｂ】本発明に対しフィールド領域に形成された酸
化膜を除去する工程を示した断面図である。
化膜を除去する工程を示した断面図である。
【図９】ＢＴＦＯＸとＨＴＦＯＸのフィールド酸化方法
を示した図である。
を示した図である。
【図１０】図９のように工程を進める時に示したフィー
ルド酸化膜の断面図である。
ルド酸化膜の断面図である。
【図１１】ＢＴＦＯＸとＤ−ＨＴＦＯＸ工程でフィール
ド酸化させることを示した図である。
ド酸化させることを示した図である。
【図１２ａ】ＢＴＦＯＸとＷ−ＨＴＦＯＸ及びＢＴＦＯ
ＸとＤ−ＨＴＦＯＸのフィールド酸化方法で形成された
フィールド酸化膜の断面図である。
ＸとＤ−ＨＴＦＯＸのフィールド酸化方法で形成された
フィールド酸化膜の断面図である。
【図１２ｂ】ＢＴＦＯＸとＷ−ＨＴＦＯＸ及びＢＴＦＯ
ＸとＤ−ＨＴＦＯＸのフィールド酸化方法で形成された
フィールド酸化膜の断面図である。
ＸとＤ−ＨＴＦＯＸのフィールド酸化方法で形成された
フィールド酸化膜の断面図である。
【図１３ａ】ゲート酸化膜収率を示したグラフ図であ
る。
る。
【図１３ｂ】ゲート酸化膜収率を示したグラフ図であ
る。
る。
【図１４】フィールド酸化方法を示したグラフ図であ
る。
る。
【図１５】フィールド酸化方法を示したグラフ図であ
る。
る。
【図１６】フィールド酸化方法を示したグラフ図であ
る。
る。
【図１７】フィールド酸化方法を示したグラフ図であ
る。
る。
１１、３１、５１ 半導体基板 １３、３３、５３ パッド酸化膜 １５、３５、５５ パッド窒化膜 １７、３７、５７ 窒化膜 １９、４１、６１ 酸化膜 ２１、４３、６３ 溝 ２３、６５ フィールド酸化膜 ５９ 窒化膜性高分子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 呂 寅碩 大韓民国京畿道利川市夫鉢邑牙美里山136 −１ 現代電子産業株式会社内 (72)発明者 金 鐘哲 大韓民国京畿道利川市夫鉢邑牙美里山136 −１ 現代電子産業株式会社内
Claims (14)
- 【請求項１】 半導体基板上部に素子分離マスクを形成
する工程と、 フィールド領域の半導体基板を一定深さエッチングして
溝を形成する工程と、 前記溝にＢＴＦＯＸ（Break Through Field Oxidation
）とＨＴＦＯＸ（HighTemperature Field Oxidation）
工程でフィールド酸化膜を形成する工程を含む半導体素
子の素子分離膜製造方法。 - 【請求項２】 前記ＢＴＦＯＸは９００〜１０４０℃で
行い、前記ＨＴＦＯＸは１０５０〜１３００℃の温度で
行うことを特徴とする請求項１記載の半導体素子の素子
分離膜製造方法。 - 【請求項３】 前記ＢＴＦＯＸとＨＴＦＯＸは、乾式又
は湿式雰囲気で行うことを特徴とする請求項１記載の半
導体素子の素子分離膜製造方法。 - 【請求項４】 前記ＢＴＦＯＸとＨＴＦＯＸ工程はＢＴ
ＦＯＸ、アニール、ＨＴＦＯＸ工程、又はＢＴＦＯＸ、
アニール、ＨＴＦＯＸ、アニール工程の順に行うことを
特徴とする請求項１記載の半導体素子の素子分離膜製造
方法。 - 【請求項５】 前記アニール工程は、不活性気体を注入
し９００〜１２００℃の温度で行うことを特徴とする請
求項４記載の半導体素子の素子分離膜製造方法。 - 【請求項６】 前記フィールド酸化工程のＢＴＦＯＸ、
アニール、ＨＴＦＯＸ工程は一つの同一条件、又はそれ
ぞれ異なる条件で行うことを特徴とする請求項４記載の
半導体素子の素子分離膜製造方法。 - 【請求項７】 前記フィールド酸化工程のＢＴＦＯＸ、
アニール、ＨＴＦＯＸ工程はそれぞれ分離したレシピー
で行うことを特徴とする請求項５記載の半導体素子の素
子分離膜製造方法。 - 【請求項８】 前記フィールド酸化工程のＢＴＦＯＸ、
アニール、ＨＴＦＯＸ、アニール工程は同一条件、又は
それぞれ異なる条件で行うことを特徴とする請求項４記
載の半導体素子の素子分離膜製造方法。 - 【請求項９】 前記ＨＴＦＯＸは乾式／湿式、又は湿式
／乾式雰囲気で一定時間ずつ工程を行うことを特徴とす
る請求項１記載の半導体素子の素子分離膜製造方法。 - 【請求項１０】 前記半導体基板に溝を形成する工程
は、 前記素子分離マスクの側壁にスペーサーを形成する工程
と、 露出した半導体基板を酸化させ酸化膜を形成する工程
と、 前記酸化膜を除去して半導体基板に溝を形成する工程を
含むことを特徴とする請求項１記載の半導体素子の素子
分離膜製造方法。 - 【請求項１１】 半導体素子において、 半導体基板のフィールド領域に形成された溝に、ＢＴＦ
ＯＸとＨＴＦＯＸ工程で形成されたフィールド酸化膜を
含む半導体素子。 - 【請求項１２】 前記ＢＴＨＯＦは９００〜１０４０℃
の温度で行い、前記ＨＴＦＯＸは１０５０〜１３００℃
の温度で行うことを特徴とする請求項１１記載の半導体
素子。 - 【請求項１３】 前記ＢＴＦＯＸとＨＴＦＯＸ工程をＢ
ＴＦＯＸ、アニール、ＨＦＦＯＸ工程で行なうか、ＢＴ
ＦＯＸ、アニール、ＨＴＦＯＸ、アニール工程の順に行
うことを特徴とする請求項１１記載の半導体素子。 - 【請求項１４】 前記ＨＴＦＯＸは乾式／湿式、又は湿
式／乾式雰囲気で順次工程を進めることを特徴とする請
求項１１記載の半導体素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR22708/1997 | 1997-06-02 | ||
| KR1019970022708A KR100232899B1 (ko) | 1997-06-02 | 1997-06-02 | 반도체소자의 소자분리막 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335445A true JPH10335445A (ja) | 1998-12-18 |
| JP2910762B2 JP2910762B2 (ja) | 1999-06-23 |
Family
ID=19508349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10156873A Expired - Fee Related JP2910762B2 (ja) | 1997-06-02 | 1998-05-22 | 半導体素子の素子分離膜製造方法及びこれを利用した半導体素子 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6420241B2 (ja) |
| JP (1) | JP2910762B2 (ja) |
| KR (1) | KR100232899B1 (ja) |
| CN (1) | CN1124646C (ja) |
| DE (1) | DE19823742B4 (ja) |
| GB (1) | GB2326021B (ja) |
| TW (1) | TW362259B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6645827B2 (en) * | 2000-12-14 | 2003-11-11 | Oki Electric Industry Co., Ltd. | Method for forming isolation regions on semiconductor device |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2335198B (en) * | 1998-03-10 | 2001-11-28 | Federal Mogul Technology Ltd | Gasket coating |
| KR100673109B1 (ko) * | 2005-11-17 | 2007-01-22 | 주식회사 하이닉스반도체 | 반도체소자의 리세스 게이트 형성방법 |
| KR100801733B1 (ko) * | 2005-12-29 | 2008-02-11 | 주식회사 하이닉스반도체 | 서로 다른 두께의 측벽산화막을 갖는 트랜치 소자분리막형성방법 |
| US7528076B2 (en) * | 2007-05-11 | 2009-05-05 | United Microelectronics Corp. | Method for manufacturing gate oxide layer with different thicknesses |
| CN106601660B (zh) * | 2016-11-22 | 2020-07-24 | 中国电子科技集团公司第五十五研究所 | 一种基极多晶硅自对准套准结构及其制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4551910A (en) * | 1984-11-27 | 1985-11-12 | Intel Corporation | MOS Isolation processing |
| JPS62216246A (ja) * | 1986-03-17 | 1987-09-22 | Nippon Texas Instr Kk | 半導体装置の製造方法 |
| US4784975A (en) * | 1986-10-23 | 1988-11-15 | International Business Machines Corporation | Post-oxidation anneal of silicon dioxide |
| US4987093A (en) * | 1987-04-15 | 1991-01-22 | Texas Instruments Incorporated | Through-field implant isolated devices and method |
| US5151381A (en) * | 1989-11-15 | 1992-09-29 | Advanced Micro Devices, Inc. | Method for local oxidation of silicon employing two oxidation steps |
| JP2589839B2 (ja) | 1990-02-02 | 1997-03-12 | シャープ株式会社 | 半導体装置の製造方法 |
| JPH04127433A (ja) | 1990-09-18 | 1992-04-28 | Sharp Corp | 半導体素子分離領域の形成方法 |
| US5285102A (en) * | 1991-07-25 | 1994-02-08 | Texas Instruments Incorporated | Method of forming a planarized insulation layer |
| KR960005553B1 (ko) | 1993-03-31 | 1996-04-26 | 현대전자산업주식회사 | 필드산화막 형성 방법 |
| US5374586A (en) * | 1993-09-27 | 1994-12-20 | United Microelectronics Corporation | Multi-LOCOS (local oxidation of silicon) isolation process |
| JP3398903B2 (ja) | 1994-04-22 | 2003-04-21 | 富士通株式会社 | 半導体装置の製造方法 |
| US5554560A (en) | 1994-09-30 | 1996-09-10 | United Microelectronics Corporation | Method for forming a planar field oxide (fox) on substrates for integrated circuit |
| KR100197651B1 (ko) * | 1995-11-03 | 1999-06-15 | 김영환 | 반도체 소자의 소자 분리막 제조방법 |
| KR100211547B1 (ko) * | 1996-10-29 | 1999-08-02 | 김영환 | 반도체 소자의 필드 산화막 형성방법 |
| KR100224780B1 (ko) | 1996-12-31 | 1999-10-15 | 김영환 | 반도체 소자의 필드산화막 제조방법 |
-
1997
- 1997-06-02 KR KR1019970022708A patent/KR100232899B1/ko not_active IP Right Cessation
-
1998
- 1998-04-10 TW TW087105401A patent/TW362259B/zh not_active IP Right Cessation
- 1998-04-17 US US09/062,291 patent/US6420241B2/en not_active Expired - Fee Related
- 1998-04-24 GB GB9808646A patent/GB2326021B/en not_active Expired - Fee Related
- 1998-05-22 JP JP10156873A patent/JP2910762B2/ja not_active Expired - Fee Related
- 1998-05-27 DE DE19823742A patent/DE19823742B4/de not_active Expired - Fee Related
- 1998-06-01 CN CN98102041A patent/CN1124646C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6645827B2 (en) * | 2000-12-14 | 2003-11-11 | Oki Electric Industry Co., Ltd. | Method for forming isolation regions on semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990000065A (ko) | 1999-01-15 |
| TW362259B (en) | 1999-06-21 |
| GB2326021B (en) | 2002-04-17 |
| KR100232899B1 (ko) | 1999-12-01 |
| CN1124646C (zh) | 2003-10-15 |
| DE19823742A1 (de) | 1998-12-03 |
| US20010014506A1 (en) | 2001-08-16 |
| CN1204145A (zh) | 1999-01-06 |
| GB9808646D0 (en) | 1998-06-24 |
| DE19823742B4 (de) | 2005-08-18 |
| US6420241B2 (en) | 2002-07-16 |
| GB2326021A (en) | 1998-12-09 |
| JP2910762B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6524931B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| US5786263A (en) | Method for forming a trench isolation structure in an integrated circuit | |
| JPH1012718A (ja) | トレンチ素子分離方法 | |
| JP2000156497A (ja) | 半導体装置の製造方法 | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| JP3076772B2 (ja) | 半導体素子の素子分離膜形成方法 | |
| US6221736B1 (en) | Fabrication method for a shallow trench isolation structure | |
| JP2910762B2 (ja) | 半導体素子の素子分離膜製造方法及びこれを利用した半導体素子 | |
| JPH02277253A (ja) | 半導体装置の製造方法 | |
| US5972779A (en) | Method for forming field oxide film of semiconductor device with silicon and nitrogen containing etching residue | |
| KR100615121B1 (ko) | 반도체 장치 제조 방법 | |
| JPH10303141A (ja) | 半導体装置及びその製造方法 | |
| JP3523048B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05291395A (ja) | 半導体装置の製造方法 | |
| US6284624B1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| US6107144A (en) | Method for forming field oxide of semiconductor device and the semiconductor device | |
| JP3277957B2 (ja) | Ｓｏｉ半導体装置の製造方法 | |
| JPH11163163A (ja) | 半導体装置の製造方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR100906940B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH01158759A (ja) | 半導体記憶装置の製造方法 | |
| JP2661357B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990309 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100409 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110409 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120409 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |