KR960005553B1 - 필드산화막 형성 방법 - Google Patents

필드산화막 형성 방법 Download PDF

Info

Publication number
KR960005553B1
KR960005553B1 KR1019930005468A KR930005468A KR960005553B1 KR 960005553 B1 KR960005553 B1 KR 960005553B1 KR 1019930005468 A KR1019930005468 A KR 1019930005468A KR 930005468 A KR930005468 A KR 930005468A KR 960005553 B1 KR960005553 B1 KR 960005553B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
field oxide
forming
trench
Prior art date
Application number
KR1019930005468A
Other languages
English (en)
Other versions
KR940022791A (ko
Inventor
장세억
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930005468A priority Critical patent/KR960005553B1/ko
Priority to US08/220,098 priority patent/US5399520A/en
Priority to JP6061512A priority patent/JP2683318B2/ja
Publication of KR940022791A publication Critical patent/KR940022791A/ko
Application granted granted Critical
Publication of KR960005553B1 publication Critical patent/KR960005553B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

필드산화막 형성 방법
제1도는 종래의 방법에 따른 필드산화막 형성 공정을 나타낸 단면도.
제2도는 본 발명의 일 실시예에 따른 필드산화막 형성 공정 단면도.
제3도는 본 발명의 다른 실시예에 따른 필드산화막 형성 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 패드산화막
3 : 폴리실리콘막 4,4' : 질화막
5,9 : 옥시나이트라이드막 6 : 스페이서질화막
7 : 트랜치 8 : 트랜치 바닥
8' : 트랜치 측벽 10 : 필드산화막
본 발명은 반도체 소자의 제조공정중 소자분리막 형성에 관한 것으로 특히, 활성영역을 넓게 확보하고, 필드산화막 표면을 매끈하게 형성할 수 있는 필드 산화막 형성 방법에 관한 것이다.
종래의 폴리실리콘막 형성 방법을 제1도를 통하여 살펴보면, 도면에서 1은 반도체 기판, 2는 패드산화막, 4는 질화막, 6은 스페이서질화막, 7은 트랜치, 10은 필드산화막, C는 필드산화막의 귀, D는 새부리형상(bird'd beak)을 각각 나타낸다.
도면 제1(a)도는 종래의 방법에 따른 필드산화막 형성 공정을 나타낸 단면도로서, 반도체 기판(1)에 패드 산화막(2), 질화막(4)을 차례로 증착한 다음에 상기 질화막(4)을 선택식각 하여 필드산화막이 형성될 부위를 오픈(open)시킨 후, 다시 질화막을 증착하여 스페이서질화막(6)과 트랜치(7)를 형성한 상태의 단면도이다.
도면 제1(b)도는 상기 트랜치(7) 형성 후 필드산화막(10)을 열적으로 형성한 다음 상기 질화막(4), 스페이서질화막(6), 패드산화막(2)을 습식식각하여 제거한 상태의 단면도이다.
그러나 상기와 같이 이루어지는 종래 방법은 필드산화막 형성시 패드산화막(제1(a)도의 도면부호 A)을 통해 산소의 확산이 빨리 진행될 뿐 아니라 반도체 기판의 일부분(제1(a)도의 도면부호 B)도 동시에 산화되어 필드산화막의 귀(제1(b)도의 도면부호 C)가 생기게 되며, 활성영역에 새부리 형상(bird's beak)(제1(b)도의 도면부호 D)이 두껍게 생김으로 인해 필드산화막 표면이 거칠어져 후속 공정의 난이도를 높일뿐 아니라 넓은 활성영역을 확보하는데 한계가 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 새부리 형상(bird' beak) 발생 요인을 줄여 활성영역을 더 넓히고, 필드산화막 표면을 매끄럽게 형성하여 우수한 소자분리 특성을 갖고 고집적 반도체 소자의 필드산화막 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 필드산화막 형성 방법에 있어서, 반도체 기판에 패드산화막을 형성하는 제1단계, 상기 패드산화막을 열처리(annealing)해서 옥시나이트라이드막을 형성하는 제2단계, 상기 제2단계 후 폴리실리콘막, 질화막을 차례로 증착하는 제3단계, 상기 질화막, 폴리실리콘막을 차례로 식각하여 필드산화막 영역을 오픈시킨 다음, 다시 질화막을 증착하는 제4단계, 상기 질화막, 옥시나이트라이드막, 반도체 기판을 차례로 식각해서 스페이서질화막과 트랜치를 형성하는 제5단계, 상기 제5단계 후 트랜지 바닥과 트랜치 측벽을 열처리(annealing)해서 옥시나이트라이드막을 형성하는 제6단계, 상기 트랜치 바닥의 옥시나이트라이드막을 식각하여 제거하는 제7단계 및, 상기 제7단게 후 필드산화막을 형성하는 제8단계를 포함하여 이루어지는 것을 특징으로 한다.
또한 본 발명은 반도체 소자의 필드산화막 형성 방법에 있어서, 반도체 기판에 패드산화막에 형성한 다음 폴리실리콘막, 질화막을 차레로 증착하는 제1단계, 상기 질화막, 폴리실리콘막을 차례로 식각하여 필드산화막 영역을 오픈시킨 다음, 다시 질화막을 증착하는 제2단계, 상기 질화막, 반도체 기판을 차례로 식각해서 스페이서질화막과 트랜치를 형성하는 제3단계, 상기 트랜치 바닥과 트랜치 측벽을 열처리(annealing)해서 옥시나이트라이드막을 성장시킨 제4단계, 상기 트랜치 바닥의 옥시나이트라이드막을 식각하여 제거하는 제5단계 및, 필드산화막을 형성하는 제6단계를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부한 도면 제2도 및 제3도를 참조하여 본 발명을 상술하면 다음과 같다.
우선, 제2도를 통하여 본 발명에 따른 일실시예의 필드산화막 형성 방법을 살펴본다.
제2(a)도는 반도체 기판(1)에 패드산화막(2)을 50 내지 200Å두께로 형성한 상태의 단면도이다.
제2(b)도는 상기 패드산화막(2)을 암모니아(NH2) 또는 N2O 가스 분위기로 소정 온도에서 열처리(annealing)해서 옥시라이트라이드막(5)을 50~100Å 두께로 성장시킨 상태의 단면도이다.
제2(c)도는 폴리실리콘막(3)을 200~500Å 두께로, 질화막(4)을 1500~3000Å두께로 증착한 단면도이다.
제2(d)도는 소정의 크기로 상기 질화막(4), 폴리실리콘막(3)을 차례로 건식 식각하여 필드산화막이 형성될 영역을 오픈시킨 다음, 다시 질화막(4')을 1500~2000Å두께로 증착한 단면도이다.
제2(e)도는 상기 질화막(4')을 식각하여 스페이서질화막(6)을 형성하고, 옥시나이트라이드막(5), 반도체기판(1)을 차례로 건식식각해서 트랜치(7)를 형성화되 트랜치 깊이는 500~1000Å으로 하여 트랜치 바닥(8)과 트랜치 측벽(8')을 형성한 단면도이다.
제2(f)도는 상기 트랜치의 바닥(8)과 트랜치의 측벽(8')을 N2O 가스 분위기로 열처리(annealing)해서 옥시나이트라이드막(9)을 50~100Å 두께로 성장시킨 상태의 단면도이다.
제2(g)도는 상기 트랜치 바닥(8)의 옥시나이트라이드막(9)을 건식식각하여 제거한 상태의 단면도이다.
제2(h)도는 필드산화막(10)을 열적으로 형성한 상태의 단면도이다.
끝으로, 제2(i)도는 상기 질화막(4), 스페이서질화막(6)을 습식식각하여 제거한 다음 폴리실리콘막(3)을 건식식각하여 제거한 후, 옥시나이트라이드막(5)과 필드산화막(10) 상부의 소정부위를 제거한 상태의 단면도이다.
이어서, 제3도를 참조하여 본 발명에 따른 다른 실시예를 상세히 설명한다.
제3(e)도는 반도체 기판(1)에 패드산화막(2)을 50~200Å 두께로 형성한 다음 폴리실리콘막(3)을 200~500Å 두께로, 질화막(4)을 1500~3000Å 두께로 증착한 단면도이다.
제3(b)도는 소정의 크기로 상기 질화막(4), 폴리실리콘막(3)을 차례로 건식 식각하여 필드산화막이 형성될 영역을 오픈시킨 다음, 다시 질화막(4')을 1500~2000Å 두께로 증착한 단면도이다.
제3(c)도는 상기 질화막(4'), 패드산화막(2), 반도체 기판(1)을 차례로 건식식각해서 스페이서질화막(6)과 트랜치(7)를 형성하되 트랜치 깊이는 500~1000Å으로 하여 형성한 단면도이다.
제3(d)도는 상기 트랜치 바닥(8)과 트랜치 측벽(8')을 N2O 가스 분위기로 열처리(annealing)애서 옥시나이트라이드막(9)을 50~100Å 두께로 성장시킨 상태의 단면도이다.
제3(e)도는 상기 트랜치의 바닥(8)의 옥시라이트라이드막(9)을 습식식각하여 제거한 상태의 단면도이다.
제3(f)도는 필드산화막(10)을 열적으로 형성한 상태의 단면도이다.
끝으로, 제3(g)도는 상기 질화막(4), 스페이서질화막(6)을 습식식각하여 제거한 다음 폴리실리콘막(3)을 건식식각하여 제거한 후, 패드산화막(2)과 필드산화막(10) 상부의 소정부위를 제거한 상태의 단면도이다.
상기와 같이 이루어지는 본 발명의 필드산화막은 비등방성 산화를 유발하여 측벽 폴리실리콘의 산화를 크게 방지함으로써 새부리 형상의 길이를 줄여 활성영역을 더 넓게 확보하고, 필드산화막 표면을 매끄럽게 형성할 수 있고 또한 전기적으로 필드의 임계전압(threshold voltage)을 높이면 펀치 스루(punch through) 특성이 우수한 필드 산화막을 형성함으로써 고집적 소자의 제조에 효과적이다.

Claims (8)

  1. 반도체 소자의 필드산화막 형성 방법에 있어서, 반도체 기판(1)에 패드산화막(2)을 형성하는 제1단계, 상기 패드산화막(2)을 열처리(annealing)해서 옥시나이트라이드막(5)을 형성하는 제2단계, 상기 제2단계 후 폴리실리콘막(3), 질화막(4)을 차례로 증착하는 제3단계, 상기 질화막(4), 폴리실리콘막(3)을 차례로 식각하여 필드산화막 영역을 오픈시킨 다음, 다시 질화막(4')을 증착하는 제4단계, 상기 질화막(4'), 옥시나이트라이드막(5), 반도체 기판(1)을 차례로 식각해서 스페이서질화막(6)과 트랜치(7)를 형성하는 제5단계, 상기 제5단계 후 트랜치 바닥(8)과 트랜치 특벽(8')을 열처리(annealing)해서 옥시라이트라이드막(9)을 형성하는 제6단계, 상기 트랜치 바닥(8)의 옥시나이트라이드막(9)을 식각하여 제거하는 제7단계 및, 상기 제7단계 후 필드산화막(10)을 형성하는 제8단계를 포함하는 이루어지는 것을 특징으로 하는 필드산화막 형성 방법.
  2. 제1항에 있어서, 상기 제1단계의 패드산화막(2)을 50~200Å 두께로 증착되는 것을 특징으로 하는 필드산화막 형성 방법.
  3. 제1항에 있어서, 상기 제2단계 또는 제6단계의 옥사나이트라이드막(5,9)은 암모니아(NH3) 또는 N2O 가스 분위기에서 50~100Å 두께로 형성되는 것을 특징으로 하는 필드산화막 형성 방법.
  4. 제1항에 있어서, 상기 제5단계의 트랜치(7) 깊이는 500~1000Å인 것을 특징으로 하는 필드산화막의 형성 방법.
  5. 반도체 소자의 필드산화막 형성 방법에 있어서, 반도체 기판(1)에 패드산화막(2)을 형성한 다음 폴리실리콘막(3), 질화막(4)을 차례로 증착하는 제1단계, 상기 질화막(4), 폴리실리콘막(3)을 차례로 식각하여 필드산화막 영역을 오프시킨 다음, 다시 질화막(4')을 차례로 제2단계, 상기 질화막(4'), 반도체 기판(1)을 차례로 식각해서 스페이서 질화막(6)과 트랜치(7)를 형성하는 제3단계, 상기 트랜치 바닥(8)과 트랜치 측벽(8')을 열처리(annealing)해서 옥시나이트라이드막(9)을 성장시킨 제4단계, 상기 트랜치 바닥(8)의 옥시나이트라이드막(9)을 식각하여 제거하는 제5단계 및, 필드산화막(10)을 형성하는 제6단계를 포함하여 이루어진 것을 특징으로 하는 필드산화막 형성 방법.
  6. 제5항에 있어서, 상기 제1단계의 패드산화막(2)은 50~200Å 두께로 증착되는 것을 특징으로 하는 필드산화막 형성 방법.
  7. 제5항에 있어서, 상기 제3단계의 트랜치(7) 깊이는 500~1000Å인 것을 특징으로 하는 필드산화막 형성.
  8. 제5항에 있어서, 상기 제4단계의 옥시나이트라이드(9)은 암모니아(NH3) 또는 N2O 가스 분위기에서 50~100Å 두께로 형성되는 것을 특징으로 하는 필드산화막 형성 방법.
KR1019930005468A 1993-03-31 1993-03-31 필드산화막 형성 방법 KR960005553B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930005468A KR960005553B1 (ko) 1993-03-31 1993-03-31 필드산화막 형성 방법
US08/220,098 US5399520A (en) 1993-03-31 1994-03-30 Method for the formation of field oxide film in semiconductor device
JP6061512A JP2683318B2 (ja) 1993-03-31 1994-03-30 半導体素子のフィールド酸化膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930005468A KR960005553B1 (ko) 1993-03-31 1993-03-31 필드산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR940022791A KR940022791A (ko) 1994-10-21
KR960005553B1 true KR960005553B1 (ko) 1996-04-26

Family

ID=19353368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930005468A KR960005553B1 (ko) 1993-03-31 1993-03-31 필드산화막 형성 방법

Country Status (3)

Country Link
US (1) US5399520A (ko)
JP (1) JP2683318B2 (ko)
KR (1) KR960005553B1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003731B1 (ko) * 1993-10-14 1997-03-21 엘지반도체 주식회사 반도체 장치의 소자 격리막 제조방법
KR100246975B1 (ko) * 1994-03-31 2000-03-15 오카메 히로무 반도체 장치의 제조방법
KR0136518B1 (en) * 1994-04-01 1998-04-24 Hyundai Electroncis Ind Co Ltd Method for forming a field oxide layer
US5564180A (en) * 1994-11-14 1996-10-15 United Microelectronics Corp. Method of fabricating DRAM cell capacitor
KR0143713B1 (ko) * 1994-12-26 1998-07-01 김주용 트랜지스터 및 그 제조 방법
US5972773A (en) * 1995-03-23 1999-10-26 Advanced Micro Devices, Inc. High quality isolation for high density and high performance integrated circuits
KR0151051B1 (ko) * 1995-05-30 1998-12-01 김광호 반도체장치의 절연막 형성방법
KR100190363B1 (ko) * 1995-06-28 1999-06-01 김영환 반도체 소자의 소자분리 방법
JP3394859B2 (ja) * 1995-10-18 2003-04-07 シャープ株式会社 半導体記憶装置の製造方法
KR100197651B1 (ko) * 1995-11-03 1999-06-15 김영환 반도체 소자의 소자 분리막 제조방법
KR19980030859U (ko) * 1996-11-29 1998-08-17 진호선 남자용 팬티
US5780353A (en) * 1996-03-28 1998-07-14 Advanced Micro Devices, Inc. Method of doping trench sidewalls before trench etching
US5811347A (en) * 1996-04-29 1998-09-22 Advanced Micro Devices, Inc. Nitrogenated trench liner for improved shallow trench isolation
US5643824A (en) * 1996-07-29 1997-07-01 Vanguard International Semiconductor Corporation Method of forming nitride sidewalls having spacer feet in a locos process
US5895257A (en) * 1996-08-01 1999-04-20 Taiwan Semiconductor Manfacturing Company, Ltd. LOCOS field oxide and field oxide process using silicon nitride spacers
US5728614A (en) * 1996-09-25 1998-03-17 Vanguard International Semiconductor Corporation Method to improve the topography of a field oxide region
KR100231484B1 (ko) * 1996-11-19 1999-11-15 문정환 필드산화막의 형성방법
US5789305A (en) * 1997-01-27 1998-08-04 Chartered Semiconductor Manufacturing Ltd. Locos with bird's beak suppression by a nitrogen implantation
US5721174A (en) * 1997-02-03 1998-02-24 Chartered Semiconductor Manufacturing Pte Ltd Narrow deep trench isolation process with trench filling by oxidation
KR100232899B1 (ko) * 1997-06-02 1999-12-01 김영환 반도체소자의 소자분리막 제조방법
KR100235950B1 (ko) * 1997-06-26 1999-12-15 김영환 반도체 소자의 필드 산화막 제조방법
KR100419877B1 (ko) * 1997-06-30 2004-06-30 주식회사 하이닉스반도체 반도체 장치의 소자 분리 방법
US5891787A (en) * 1997-09-04 1999-04-06 Advanced Micro Devices, Inc. Semiconductor fabrication employing implantation of excess atoms at the edges of a trench isolation structure
US6087241A (en) * 1997-09-05 2000-07-11 Microchip Technology Incorporated Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method
KR100439107B1 (ko) * 1997-12-29 2004-07-16 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR100439109B1 (ko) * 1997-12-29 2004-07-16 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
US6727569B1 (en) 1998-04-21 2004-04-27 Advanced Micro Devices, Inc. Method of making enhanced trench oxide with low temperature nitrogen integration
US6096612A (en) * 1998-04-30 2000-08-01 Texas Instruments Incorporated Increased effective transistor width using double sidewall spacers
US6074927A (en) * 1998-06-01 2000-06-13 Advanced Micro Devices, Inc. Shallow trench isolation formation with trench wall spacer
US6097069A (en) * 1998-06-22 2000-08-01 International Business Machines Corporation Method and structure for increasing the threshold voltage of a corner device
US6372601B1 (en) 1998-09-03 2002-04-16 Micron Technology, Inc. Isolation region forming methods
US6274498B1 (en) * 1998-09-03 2001-08-14 Micron Technology, Inc. Methods of forming materials within openings, and method of forming isolation regions
TW393724B (en) * 1998-09-19 2000-06-11 United Microelectronics Corp A manufacturing method of shallow trench isolation
US6218720B1 (en) 1998-10-21 2001-04-17 Advanced Micro Devices, Inc. Semiconductor topography employing a nitrogenated shallow trench isolation structure
US6876145B1 (en) 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
US6613651B1 (en) * 2000-09-05 2003-09-02 Lsi Logic Corporation Integrated circuit isolation system
US6417093B1 (en) 2000-10-31 2002-07-09 Lsi Logic Corporation Process for planarization of metal-filled trenches of integrated circuit structures by forming a layer of planarizable material over the metal layer prior to planarizing
US6586814B1 (en) 2000-12-11 2003-07-01 Lsi Logic Corporation Etch resistant shallow trench isolation in a semiconductor wafer
US6617251B1 (en) 2001-06-19 2003-09-09 Lsi Logic Corporation Method of shallow trench isolation formation and planarization
TWI234228B (en) * 2004-05-12 2005-06-11 Powerchip Semiconductor Corp Method of fabricating a shallow trench isolation
DE102004044222A1 (de) * 2004-09-14 2006-03-16 Robert Bosch Gmbh Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693344A (en) * 1979-12-26 1981-07-28 Fujitsu Ltd Manufacture of semiconductor device
JPS5821842A (ja) * 1981-07-30 1983-02-08 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 分離領域の形成方法
EP0075875A3 (en) * 1981-09-28 1986-07-02 General Electric Company Method of making integrated circuits comprising dielectric isolation regions
US4398992A (en) * 1982-05-20 1983-08-16 Hewlett-Packard Company Defect free zero oxide encroachment process for semiconductor fabrication
JPS60236245A (ja) * 1984-05-10 1985-11-25 Fujitsu Ltd 半導体装置の製造方法
US4561172A (en) * 1984-06-15 1985-12-31 Texas Instruments Incorporated Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions
JPS61100945A (ja) * 1984-10-22 1986-05-19 Seiko Epson Corp Ｍｏｓ型半導体集積回路装置
JPS61247051A (ja) * 1985-04-24 1986-11-04 Hitachi Ltd 半導体装置の製造方法
JPS62211938A (ja) * 1986-03-12 1987-09-17 Fujitsu Ltd 半導体装置の製造方法
JP2757358B2 (ja) * 1987-05-29 1998-05-25 ソニー株式会社 半導体装置の製造方法
US4923563A (en) * 1987-06-15 1990-05-08 Ncr Corporation Semiconductor field oxide formation process using a sealing sidewall of consumable nitride
JPH04127433A (ja) * 1990-09-18 1992-04-28 Sharp Corp 半導体素子分離領域の形成方法
US5248350A (en) * 1990-11-30 1993-09-28 Ncr Corporation Structure for improving gate oxide integrity for a semiconductor formed by a recessed sealed sidewall field oxidation process
JPH04234145A (ja) * 1990-12-28 1992-08-21 Nec Corp 素子分離形成法
FR2672731A1 (fr) * 1991-02-07 1992-08-14 France Telecom Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant.
US5298451A (en) * 1991-04-30 1994-03-29 Texas Instruments Incorporated Recessed and sidewall-sealed poly-buffered LOCOS isolation methods
JPH05206263A (ja) * 1992-01-29 1993-08-13 Sharp Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US5399520A (en) 1995-03-21
KR940022791A (ko) 1994-10-21
JPH06302685A (ja) 1994-10-28
JP2683318B2 (ja) 1997-11-26

Similar Documents

Publication Publication Date Title
KR960005553B1 (ko) 필드산화막 형성 방법
US6372601B1 (en) Isolation region forming methods
US4758530A (en) Doubly-self-aligned hole-within-a-hole structure in semiconductor fabrication involving a double LOCOS process aligned with sidewall spacers
US5236862A (en) Method of forming oxide isolation
KR950004972B1 (ko) 반도체 장치의 필드산화막 형성 방법
US5369052A (en) Method of forming dual field oxide isolation
US5629230A (en) Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
US5397732A (en) PBLOCOS with sandwiched thin silicon nitride layer
KR930011500B1 (ko) 반도체장치의 소자분리방법
KR100197651B1 (ko) 반도체 소자의 소자 분리막 제조방법
US5891789A (en) Method for fabricating isolation layer in semiconductor device
JPH05102292A (ja) アイソプレーナ分離型活性領域の製造方法
US5726091A (en) Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
KR900001059B1 (ko) 반도체 장치의 소자 분리 방법
KR100209226B1 (ko) 소자분리를 위한 반도체 장치 제조방법
KR940006082B1 (ko) 반도체 소자의 분리(isolation) 방법
US6225682B1 (en) Semiconductor memory device having isolation structure and method of fabricating the same
KR960010461B1 (ko) 반도체 소자의 필드산화막 형성방법
KR100199007B1 (ko) 필드산화막 형성과 트랜치 형성이 혼합된 소자 격리방법
KR0126645B1 (ko) 반도체소자의 소자분리산화막 제조방법
KR970000701B1 (ko) 필드산화막 형성 방법
JPH05243215A (ja) 改良型ポリ−バッファ型ｌｏｃｏｓ構成体製造方法
JPS589343A (ja) 半導体装置内に於いてエンクロ−チメントを減少させる方法
KR0179290B1 (ko) 반도체 소자 격리 산화막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050318

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee