KR960010461B1

KR960010461B1 - 반도체 소자의 필드산화막 형성방법

Info

Publication number: KR960010461B1
Application number: KR1019930019412A
Authority: KR
Inventors: 권성구; 장세억
Original assignee: 현대전자산업 주식회사; 김주용
Priority date: 1993-09-23
Filing date: 1993-09-23
Publication date: 1996-08-01
Also published as: KR950010015A

Abstract

내용없음.

Description

반도체 소자의 필드산화막 형성방법

제1도의 (a) 내지 (e)는 본 발명에 따른 필드산화막을 형성하는 공정을 순차적으로 도시한 반도체 소자의 단면도.

* 도면의 주요 부분에 대한 부호의 설명

1:실리콘기판 2:패드산화막

3:CVD 질화막 4:포토레지스트층

5:Si₃N_xO_y층 6:필드산화막

본 발명은 반도체 소자의 필드산화막 형성방법에 관한 것이며, 특히 패드산화막과 기관일부를 질화반응에 의해 Si₃N_xO_y로 형성한 후, 리세스 공정을 실시하여 비등방성 산화반응을 일으키게 함으로써, 버즈비크가 매우 적은 필드산화막을 형성할 수 있는 반도체 소자의 필드산화막 형성방법에 관한 것이다.

종래의 반도체 소자의 필드산화막 형성방법인 LOCOS(Local Oxidation of Silicon) 공정에 따르면, 패드산화막을 통한 산화체의 측벽화산으로 버즈비크가 크게 형성되므로 소정의 액티브 영역을 확보하는데 있어서 어려움이 있었다.

또한, 상술한 문제점을 해결하기 위해, 패드산화막의 두께를 얕게할 경우에는, 버즈비크의 길이는 감소하나, 산화공정시 발생되는 스트레스에 의해 게이트산화막의 특성이 저하될 뿐만 아니라, 소자분리특성이 저하되는 문제점이 있었다.

또한 PBLOCOS 공정을 이용할 경우에는 버즈비크 형성억제에 한계가 있고, 또한 공정이 매우 복잡하게 되는 문제점이 있었다.

따라서, 본 발명은 상술한 문제점을 해결하기 위해, 종래의 패드산화막상에 질화막만을 사용하여, 공정을 심플하게 하며, 소자분리역을 N₂나 NH₃가스를 사용하여 질화반응을 시켜 Si₃N_xO_y가 되게 함으로써, 측벽의 O₂화산을 억제하게 하는 것을 특징으로 한다.

이하, 첨부된 도면으로 본 발명을 더욱 상세하게 선명하기로 한다.

제1도의 (a) 내지 (e)는 본 발명에 따른 반도체 소자의 필드산화막 형성공정을 순서대로 나타낸 반도체소자의 단면도로서, 제1도의 (a)에 도시된 바와같이 실리콘기판(1) 상부에 패드산화막(2)을 열산화 방식으로 150 내지 500Å 정도 형성시킨 후 계속하여 CVD 질화막(3)을 1500 내지 2600Å 정도 순차적으로 증착시키고, 그 상부에 포토레지스트층(4)을 코팅하고, 마스크패턴을 형성한다.

상기 공정후, 제1도의 (b)에 도시된 바와같이 마스크패턴을 식각마스크로 하여 하부의 질화막(3)을 식각하고, 계속해서, 과도식각이나 습식식각을 실시하여, 패드산화막(2)의 일부를 식각하거나 또는 패드산화막(2)을 완전히 식각한다. 그후, 고온의 분위기에서, N₂O나 NH₃가스를 사용하여, 질화반응을 진행시킨다. 이때, 질화반응 타킷을 50 내지 500Å으로 한다.

제1도의 (c)는 상기 공정을 완료한 후, 비등방성 식각을 이용하여 하부의 실리콘기판(1)의 소정부분을 약 100 내지 800Å 정도 리세스시키는 단계를 나타내는 반도체 소자의 단면도를 나타내며, 그후, 제1도의 (d)에 도시된 바와같이 세정처리 후 950℃ 내지 1200℃로 필드산화막(6)을 약 3000 내지 10000Å 정도 성장시킨다. 이때 도시된 바와같이, 버즈비크가 매우 적게 형성되어 있음을 알 수 있다.

상기 공정을 완료한 후, 제1도의 (e)에 도시된 바와같이, 질화막(3) 및 패드산화막(2)을 제거하여, 필드산화막(6)을 형성한다. 이때 실리콘기판(1)에는 질화물이 거의 제거되어, 소자의 특성이 떨어지는 것을 방지할 수 있다.

또한, 본 발명은 단순히 청구범위에 기재된 권리에만 한정되는 것이 아니라, 실리콘기판 상부에 패드산화막, 질화막, 산화막을 차례로 증착시킨 후 식각공정을 이행하여, 본 발명을 적용시킬 수 있고 또는, 실리콘기판 상부에, 패드산화막, 폴리실리콘, 질화막, 산화막을 차례로 증착시킨 후 식각공정을 이행하여, 본 발명을 적용시킬 수도 있다.

또한, 상기 각 공정에서, 측벽에 질화물 스패이서를 형성시킨 후, 본 발명을 적용시킬 수 있음을 주지해야 한다.

Claims

반도체 소자의 필드산화막 형성방법에 있어서, 실리콘기판(1)에 패드산화막(2)을 형성하는 단계와, 상기 패드산화막(2) 상부에 CVD 질화막(3)을 형성하는 단계와, 상기 질화막(3) 상부에 포토레지스트층(4)을 증착시킨 후, 마스크패턴을 형성하는 단계와, 상기 마스크패턴을 이용하여 하부의 질화막(3)을 식각하되, 과도식각을 진행하여 패드산화막(2)의 일부를 식각하는 단계와, 소자분리 산화막이 형성될 실리콘기판 영역을 질화가스를 사용하여 질화시키는 단계와, 비등방성 식각으로, 실리콘기관(1)을 리세스시킨 후 산화반응을 진행시키는 단계와, 잔존하는 질화막(3) 및 패드산화막(2)을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.
제1항에 있어서, 상기 질화가스는 N₂O 또는 NH₃인 것을 특징으로 하는 반도체 소자의 필드산화막형성방법.
제1항에 있어서, 상기 소자분리 산화막이 형성될 실리콘기판 영역을 질화시키는 깊이는 50 내지 500Å인 것을 특징으로 하는 반도체 소자의 필드산화막 형성방법.