JPH07302791A - 半導体素子のフィールド酸化膜の形成方法 - Google Patents

半導体素子のフィールド酸化膜の形成方法

Info

Publication number
JPH07302791A
JPH07302791A JP7071802A JP7180295A JPH07302791A JP H07302791 A JPH07302791 A JP H07302791A JP 7071802 A JP7071802 A JP 7071802A JP 7180295 A JP7180295 A JP 7180295A JP H07302791 A JPH07302791 A JP H07302791A
Authority
JP
Japan
Prior art keywords
film
oxide film
forming
field oxide
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7071802A
Other languages
English (en)
Inventor
Sung Ku Kwon
ソンググ クオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JPH07302791A publication Critical patent/JPH07302791A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】 【目的】 半導体の製造工程において、基板とパッド酸
化膜の境界面に沿って酸化が進行しないようにし、バー
ズビークの低減を図る。 【構成】 半導体基板（１）上にパッド物質膜（２）と
第一の酸化防止膜（３）を順に蒸着し、酸化防止膜の所
定部位をエッチングしてフィールド領域を開口するとと
もに、パッド物質膜の所定部位をその厚さの一部を残留
させて彫り込み、パッド物質膜の所定部位の残留部分を
窒化させ（２’）、その上部表面に所定の厚さに第二の
酸化防止膜（６）および酸化膜を順に形成し、その酸化
膜を異方性エッチングして当該所定部位にスペーサ酸化
膜（７’）を形成するとともに、第二の酸化防止膜およ
び窒化されたパッド物質膜をエッチングして前記所定部
位の半導体基板を露出させ、露出した半導体基板の部位
を酸化させてフィールド酸化膜（８）を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、半導体の製造工程に
おいて、セル間の隔離を目的とする半導体素子のフィー
ルド酸化膜の形成方法に関する。
【０００２】
【従来の技術】半導体素子が高集積化されるに従って、
それに対応するように素子の特性を向上させるために素
子間の分離技術が活発に研究されている。
【０００３】一般に、フィールド酸化膜は、ＬＯＣＯＳ
工程やそれを変形させたＰＢＬ（ポリシリコンバッファ
ドＬＯＣＯＳ）工程など、種々の技術を使用して形成さ
れている。
【０００４】すなわち、半導体基板の上にパッド用酸化
膜と酸化防止膜（oxidation resistant layer）の窒化
膜を順に蒸着し、所定部位の窒化膜を除去するアイソレ
ーションエッチングを行ってから酸化させることにより
フィールド酸化膜を形成したり、パッド用酸化膜および
ポリシリコン膜、酸化防止膜の窒化膜を順に蒸着してか
ら、所定部位の窒化膜を除去するアイソレーションエッ
チングを行った後に酸化膜を形成する工程を使用した。
【０００５】そして、フィールド酸化膜の縁にバーズビ
ークが長く発生して素子の活性領域を減少させる問題点
を解決するために、フィールド領域を定義するためのア
イソレーションエッチングの後に、エッチングされた酸
化防止膜の側壁にスペーサを形成する工程も使用されて
きたし、また、フィールド酸化膜の段差（topology）が
高くなるのを防止するために、アイソレーションエッチ
ングの際に半導体基板までエッチングしてトレンチを形
成した後フィールド酸化する工程も使用されてきた。
【０００６】
【発明が解決しようとする課題】しかし、このような従
来の素子分離技術は、形成されるフィールド酸化膜のプ
ロファイルが悪く、トレンチの狭い部位と広い部位に発
生する段差のために、非常に厚く酸化膜を形成した後に
乾式の平坦化エッチングまたはＣＭＰ（chemicalmechan
ical polishing）法などにより平坦化しなければなら
ず、工程が複雑になるばかりでなく、緩慢な傾斜を持つ
よう平坦化しにくい問題があった。
【０００７】したがって、この発明は、アイソレーショ
ンエッチングの後、パッド酸化膜を窒化させ、またアイ
ソレーションエッチングの部位の側壁に窒化膜を形成し
て、フィールド酸化膜のプロファイルを向上させる半導
体素子のフィールド酸化膜の形成方法を提供することを
目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明による半導体素子のフィールド酸化膜の
形成方法は、半導体基板上にパッド物質膜および第一の
酸化防止膜を順に蒸着する第一のステップと、前記酸化
防止膜の所定部位をエッチングしてフィールド領域を開
口するとともに、パッド物質膜の所定部位をその厚さの
一部を残留させて彫り込む第二のステップと、前記パッ
ド物質膜の所定部位の残留部分を窒化させる第三のステ
ップと、以上の処理でできた構造体の上部表面に沿って
所定の厚さに第二の酸化防止膜および酸化膜を順に形成
する第四のステップと、前記酸化膜を異方性エッチング
して前記所定部位にスペーサ酸化膜を形成するととも
に、露出された第二の酸化防止膜および窒化されたパッ
ド物質膜をエッチングして前記所定部位の半導体基板を
露出させる第五のステップと、前記露出した半導体基板
の部位を酸化させてフィールド酸化膜を形成する第六の
ステップと、を含んで構成するものである。
【０００９】
【実施例】以下、添付の図面を参照してこの発明の一実
施例を詳述する。図１〜図５は、この発明による半導体
素子のフィールド酸化膜の形成方法の一実施例の順次各
工程における半導体素子の断面図を示している。
【００１０】図１は、初期の段階であり、半導体基板１
上にパッド酸化膜２を５〜３０ｎｍ（ナノメートル）の
厚さ形成し、その上に酸化防止用（oxidation resistan
t）窒化膜３を１００〜３００ｎｍの厚さ蒸着し、次い
で酸化膜４を化学蒸着法（ＣＶＤ）により１０〜１００
ｎｍの厚さ蒸着した後、アイソレーションエッチング障
壁用パターンの感光膜５を形成した状態の半導体の断面
を示している。
【００１１】次に、図２に示すように、感光膜５をエッ
チング障壁として、ＣＶＤ酸化膜４および窒化膜３をエ
ッチングするとともに、パッド酸化膜２をその厚さの一
部（例えば、３０〜５０％）を残留させて彫り込み、最
後に感光膜５を除去する。
【００１２】次に、図３に示すように、露出された部位
の残留パッド酸化膜２を７００〜１２００℃でＮ2Ｏ、
ＮＨ3ガスを使用して窒化することにより窒化された酸
化膜２’を形成し、その状態のウエハの全体構造の上に
窒化膜６を３〜３０ｎｍ、酸化膜７を３０〜２００ｎｍ
の厚さ順次蒸着する。
【００１３】次に、図４に示すように、前記酸化膜７を
異方性全面エッチングして、スペーサ酸化膜７’を形成
しながら、同時に孔の中央部に露出された窒化膜６およ
び窒化された酸化膜２’をエッチングする。この時、ア
イソレーションエッチングされた部位に形成されている
窒化された酸化膜２’および窒化膜６は、フィールド酸
化の際に側壁部位のストレスを低減し、側壁への酸化拡
散を防止する役割をする。すなわち、所定のフィールド
酸化膜を形成する部位に、窒化された残留パッド物質膜
および酸化防止膜による安定した障壁を形成し、かつそ
の障壁がスペーサにより押さえられ浮き上がらないの
で、酸化が半導体基板１とパッド酸化膜２の境界面に沿
って進行するのが抑制され、フィールド酸化膜の縁にバ
ーズビークが生成されるのを減少させることができ、し
たがって良好なフィールド酸化膜のプロファイルを得る
ことができる。そこで、ＣＶＤ酸化膜４またはスペーサ
酸化膜７’は除去してもしなくてもよいが、これは後続
の酸化防止膜の除去の段階でフィールド酸化膜のトポロ
ジを緩和させることができるので、ゲートポリシリコン
膜のパターニングに関連して選択できる事項である。
【００１４】終わりに、図５に示すように、９５０〜１
２００℃で３００〜６００ｎｍのターゲットとしてフィ
ールド酸化を実施し、酸化防止膜として使用された物質
膜等を除去して、目標のフィールド酸化膜８を形成す
る。
【００１５】上記において、この発明のパッド物質とし
ては、ポリシリコン膜を使用することもでき、図４にお
けるスペーサエッチングの際、半導体基板１の中までエ
ッチングしてトレンチを形成した後にフィールド酸化膜
を形成することもできる。
【００１６】
【発明の効果】以上説明したように、この発明によれ
ば、所定のフィールド酸化膜を形成する部位に、窒化さ
れた残留パッド物質膜および酸化防止膜による安定した
障壁を形成し、かつその障壁がスペーサにより押さえら
れ浮き上がらないので、酸化が半導体基板１とパッド酸
化膜２の境界面に沿って進行するのが抑制され、フィー
ルド酸化膜の縁にバーズビークが生成されるのを減少さ
せることができ、したがって良好なフィールド酸化膜の
プロファイルを得る効果がある。
【図面の簡単な説明】
【図１】 この発明による半導体素子のフィールド酸化
膜の形成方法の一実施例の工程における半導体素子の断
面図である。
【図２】 この発明による半導体素子のフィールド酸化
膜の形成方法の一実施例の工程における半導体素子の断
面図である。
【図３】 この発明による半導体素子のフィールド酸化
膜の形成方法の一実施例の工程における半導体素子の断
面図である。
【図４】 この発明による半導体素子のフィールド酸化
膜の形成方法の一実施例の工程における半導体素子の断
面図である。
【図５】 この発明による半導体素子のフィールド酸化
膜の形成方法の一実施例の工程における半導体素子の断
面図である。
【符号の説明】
１…半導体基板、２…パッド酸化膜、２’…窒化された
酸化膜、３…パッド窒化膜、４…ＣＶＤ酸化膜、５…感
光膜、６…窒化膜、７…ＣＶＤ酸化膜、７’…スペーサ
酸化膜、８…フィールド酸化膜

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子のフィールド酸化膜の形成方
    法において、 半導体基板上にパッド物質膜および第一の酸化防止膜を
    順に蒸着する第一のステップと、 前記酸化防止膜の所定部位をエッチングしてフィールド
    領域を開口するとともに、パッド物質膜の所定部位をそ
    の厚さの一部を残留させて彫り込む第二のステップと、 前記パッド物質膜の所定部位の残留部分を窒化させる第
    三のステップと、 以上の処理でできた構造体の上部表面に沿って所定の厚
    さに第二の酸化防止膜および酸化膜を順に形成する第四
    のステップと、 前記酸化膜を異方性エッチングして前記所定部位にスペ
    ーサ酸化膜を形成するとともに、露出された第二の酸化
    防止膜および窒化されたパッド物質膜をエッチングして
    前記所定部位の半導体基板を露出させる第五のステップ
    と、 前記露出した半導体基板の部位を酸化させてフィールド
    酸化膜を形成する第六のステップと、を含んで成ること
    を特徴とする方法。
  2. 【請求項２】 請求項１に記載の半導体素子のフィール
    ド酸化膜の形成方法において、 前記パッド物質膜が酸化膜であることを特徴とする方
    法。
  3. 【請求項３】 請求項１に記載の半導体素子のフィール
    ド酸化膜の形成方法において、 前記パッド物質膜は前記半導体基板上に酸化膜およびポ
    リシリコン膜が順に積層された膜であることを特徴とす
    る方法。
  4. 【請求項４】 請求項１に記載の半導体素子のフィール
    ド酸化膜の形成方法において、 前記第五のステップは、露出された半導体基板を所定の
    厚さにエッチングしてトレンチを形成する第七のステッ
    プを含むことを特徴とする方法。
  5. 【請求項５】 請求項１に記載の半導体素子のフィール
    ド酸化膜の形成方法において、 前記第五のステップは、前記スペーサを除去する第八の
    ステップを含むことを特徴とする方法。
  6. 【請求項６】 請求項１に記載の半導体素子のフィール
    ド酸化膜の形成方法において、 前記第一の酸化防止膜は、前記パッド物質膜の上に窒化
    膜および酸化膜が順に積層された膜であることを特徴と
    する方法。
  7. 【請求項７】 請求項１に記載の半導体素子のフィール
    ド酸化膜の形成方法において、 前記第二の酸化防止膜が窒化膜であることを特徴とする
    方法。
  8. 【請求項８】 請求項４に記載の半導体素子のフィール
    ド酸化膜の形成方法において、 前記第七のステップは、前記スペーサを除去する第九の
    ステップを含むことを特徴とする方法。
JP7071802A 1994-04-01 1995-03-29 半導体素子のフィールド酸化膜の形成方法 Pending JPH07302791A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR94006951A KR0136518B1 (en) 1994-04-01 1994-04-01 Method for forming a field oxide layer
KR1994-6951 1994-04-01

Publications (1)

Publication Number Publication Date
JPH07302791A true JPH07302791A (ja) 1995-11-14

Family

ID=19380349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7071802A Pending JPH07302791A (ja) 1994-04-01 1995-03-29 半導体素子のフィールド酸化膜の形成方法

Country Status (4)

Country Link
US (1) US5510290A (ja)
JP (1) JPH07302791A (ja)
KR (1) KR0136518B1 (ja)
DE (1) DE19512148C2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19536250A1 (de) * 1995-09-28 1997-04-03 Siemens Ag Mikroelektronischer, integrierter Sensor und Verfahren zur Herstellung des Sensors
US5830798A (en) * 1996-01-05 1998-11-03 Micron Technology, Inc. Method for forming a field effect transistor
TW393724B (en) * 1998-09-19 2000-06-11 United Microelectronics Corp A manufacturing method of shallow trench isolation
US6287962B1 (en) 2000-11-30 2001-09-11 Taiwan Semiconductor Manufacturing Company Method for making a novel graded silicon nitride/silicon oxide (SNO) hard mask for improved deep sub-micrometer semiconductor processing
US6984553B2 (en) * 2003-03-12 2006-01-10 Macronix International Co., Ltd. Method for forming shallow trench isolation with control of bird beak

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6171646A (ja) * 1984-09-17 1986-04-12 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPS61174737A (ja) * 1985-01-30 1986-08-06 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH01274457A (ja) * 1988-04-26 1989-11-02 Seiko Instr Inc 半導体装置の製造方法
US5369051A (en) * 1988-09-15 1994-11-29 Texas Instruments Incorporated Sidewall-sealed poly-buffered LOCOS isolation
JPH04127433A (ja) * 1990-09-18 1992-04-28 Sharp Corp 半導体素子分離領域の形成方法
FR2672731A1 (fr) * 1991-02-07 1992-08-14 France Telecom Procede d'oxydation localisee enterree d'un substrat de silicium et circuit integre correspondant.
KR930011500B1 (ko) * 1991-03-04 1993-12-08 삼성전자 주식회사 반도체장치의 소자분리방법
US5260229A (en) * 1991-08-30 1993-11-09 Sgs-Thomson Microelectronics, Inc. Method of forming isolated regions of oxide
KR940003070A (ko) * 1992-07-10 1994-02-19 문정환 반도체소자의 단위소자간 격리방법
KR960005553B1 (ko) * 1993-03-31 1996-04-26 현대전자산업주식회사 필드산화막 형성 방법
KR960006976B1 (ko) * 1993-05-21 1996-05-25 현대전자산업주식회사 반도체 소자의 필드 산화막 제조 방법
KR970003893B1 (ko) * 1993-10-25 1997-03-22 삼성전자 주식회사 반도체 장치의 소자 분리 방법

Also Published As

Publication number Publication date
DE19512148A1 (de) 1995-10-05
DE19512148C2 (de) 2002-06-20
KR0136518B1 (en) 1998-04-24
US5510290A (en) 1996-04-23
KR950029850A (ko) 1995-11-24

Similar Documents

Publication Publication Date Title
US6228727B1 (en) Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
US5516720A (en) Stress relaxation in dielectric before metallization
JPS6340337A (ja) 集積回路分離法
JPH05144806A (ja) 陥凹式かつ側壁シール式ポリバツフア形ロコス分離帯を有する半導体デバイスおよびその製造方法
US6339004B1 (en) Method of forming shallow trench isolation for preventing torn oxide
KR20010058498A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
JP2003078131A (ja) ディスポーザブルスペーサー／ライナーを用いてゲート電極の端部の下にエアギャップを形成する方法
JPH10303290A (ja) 半導体装置の素子分離方法
US6555442B1 (en) Method of forming shallow trench isolation with rounded corner and divot-free by using disposable spacer
US6653194B1 (en) Method for forming contact hole in semiconductor device
TW200529317A (en) Semiconductor device with trench isolation structure and method for fabricating the same
US5371036A (en) Locos technology with narrow silicon trench
US6372606B1 (en) Method of forming isolation trenches in a semiconductor device
JP3462174B2 (ja) シリコン基板内にトレンチ構造部を形成するための方法
US5972777A (en) Method of forming isolation by nitrogen implant to reduce bird's beak
US6083808A (en) Method for forming a trench isolation in a semiconductor device
JP3933746B2 (ja) 半導体装置の素子分離方法
JPH07302791A (ja) 半導体素子のフィールド酸化膜の形成方法
US6150072A (en) Method of manufacturing a shallow trench isolation structure for a semiconductor device
US6103581A (en) Method for producing shallow trench isolation structure
JPH07211710A (ja) 半導体デバイスの素子分離膜の形成方法
JP2000022153A (ja) 半導体装置および半導体装置の製造方法
JPH1070117A (ja) フィールド酸化膜形成方法
US5891788A (en) Locus isolation technique using high pressure oxidation (hipox) and protective spacers
JP2762973B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990309