KR970003893B1 - 반도체 장치의 소자 분리 방법 - Google Patents
반도체 장치의 소자 분리 방법 Download PDFInfo
- Publication number
- KR970003893B1 KR970003893B1 KR1019930022236A KR930022236A KR970003893B1 KR 970003893 B1 KR970003893 B1 KR 970003893B1 KR 1019930022236 A KR1019930022236 A KR 1019930022236A KR 930022236 A KR930022236 A KR 930022236A KR 970003893 B1 KR970003893 B1 KR 970003893B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- silicon
- forming
- oxide film
- oxidation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000002955 isolation Methods 0.000 title description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 49
- 239000010703 silicon Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000003963 antioxidant agent Substances 0.000 claims description 28
- 230000003078 antioxidant effect Effects 0.000 claims description 28
- 230000003064 anti-oxidating effect Effects 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 18
- 238000007254 oxidation reaction Methods 0.000 abstract description 18
- 241000293849 Cordylanthus Species 0.000 abstract description 3
- 238000007669 thermal treatment Methods 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 210000003323 beak Anatomy 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000000926 separation method Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- -1 nitrogen ions Chemical class 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000036542 oxidative stress Effects 0.000 description 2
- 235000016068 Berberis vulgaris Nutrition 0.000 description 1
- 241000335053 Beta vulgaris Species 0.000 description 1
- 241000254173 Coleoptera Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
요약없음
Description
제 1 도 및 제 2 도는 종래의 SEPOX 방법을 설명하기 위한 단면도들.
제 3 도는 본 발명에 의해 제조된 소자 분리 영역을 나타내는 단면도.
제 4 도 내지 제 7 도는 본 발명에 의한 소자 분리 방법을 설명하기 위한 단면도들.
제 8 도 내지 제 14 도는 본 발명에 의한 CMOS 제조방법을 설명하기 위한 단면도들.
본 발명은 반도체장치의 소자 분리 방법에 관한 것으로, 특히 개량된 실리콘 부분 산화(Local Oxidation of Silicon; 이하 "LOCOS"라 한다) 방법의 일종인 버퍼(Buffer) 실리콘의 선택적 산화방법에 관한 것이다.
반도체장치의 고집적화에 따라, 반도체기판 상에 형성되는 개개의 소자의 크기가 축소될 뿐만 아니라, 개개의 소자를 전기적으로 분리시키는 분리영역의 크기도 점차 서브 마이크론(sub-micron)급까지 축소되고 있다.
이러한 고집적 반도체장치에서, 반도체기판의 비활성영역에 세미리세스(semi-recess)된 필드산화막을 형성하는 LOCOS 방법을 사용할 경우, 버즈 비크(Bird's beak)가 크게 발생하여 미세 패턴에서의 소자 분리가 불가능하게 된다.
한편, 이와 같은 LOCOS 방법의 문제점을 해결하기 위하여, 선택적 폴리실리콘 산화(Selective Poly Oxidation; 이하 "SEPOX"라 한다) 방법이 제안되었다.
제 1 도 및 제 2 도는 종래의 SEPOX 방법을 설명하기 위한 단면도들이다.
반도체기판(1) 상에 열산화 방법에 의해 얇은 패드산화막(2)을 형성한 후, 상기 패드산화막(3) 상에 버퍼 폴리실리콘층(3) 및 실리콘질화막(4)을 차례로 형성한다. 이어서, 사진식각 공정으로 상기 실리콘질화막(4)의 소정부위를 식각하여, 소자 분리 영역을 한정하는 개구부(도시되지 않음)를 형성한 다음, 상기 개구부에 의해 노출된 버퍼폴리실리콘층(3)과 반도체기판(1)의 표면부위를 부분적으로 산화함으로써 필드산화막(5)을 형성한다(제1도). 다음에, 상기 실리콘질화막(4) 및 버퍼폴리실리콘층(3)을 제거한다(제2도).
상기 SEPOX 방법에 의하면, 필드산화막의 형성시 부피 팽창에 의한 산화 응력이 버퍼폴리실리콘층(4)에 가해지기 때문에, 소자가 형성되는 기판에는 산화 응력에 의한 스트레스가 감소되며, 버즈 비크의 크기도 줄일 수 있다. 그러나, 이러한 SEPOX 방법도 소자가 형성되는 활성영역이 서브-마이크론급 이하로 크게 작아지면서 버즈 비크가 두곳에서 발생한다. 즉, 패드산화막(2)과 반도체기판(1) 사이에 버즈비크(제 1 도의 참조부호 a; 이하 "하부 버즈 비크"라 한다)가 발생하여 활성영역이 감소하는 문제가 발생할 뿐만 아니라, 실리콘질화막(4)과 버퍼폴리실리콘층(3) 사이에도 버즈비크(제 1 도의 참조부호 b; 이하 "상부버즈비크"라 한다)가 발생한다.
상기 하부 버즈비크의 경우, 패드산화막(2)의 두께를 낮추고 버퍼폴리실리콘층 (4)의 두께를 증가시키면 그 생성을 억제할 수 있지만, 상부 버즈비크의 경우는 상기 층들의 두께를 변경하는 것으로는 억제 할 수 없다. 또한, 상기 상부 버즈비크가 심하게 발생하면, 필드산화막(5) 형성 후 실리콘질화막과 버퍼폴리실리콘층을 제거하더라도, 제 2 도에 도시된 바와 같이 버퍼폴리실리콘층이 상기 상부 버즈비크 사이에 잔류하게 된다(제 2 도의 P 참조). 따라서, 상기 필드산화막(5)이 분리영역으로서의 역할을 상실하게 된다.
상술한 바와 같은 SEPOX 방법의 문제점들을 해결하기 위하여, 미합중국 특허 제4,459,325호(Hiroshi Nozawa et al.)에는 필드산화막 형성 후 잔류되는 버퍼폴리실리콘층을 다시 산화시키는 방법이 개시되어 있다. 그러나, 상기한 방법으로는 실리콘질화막과 버퍼폴리실리콘층 사이에서 상부 버즈비크의 생성을 근본적으로 제거할 수 없다.
따라서, 본 발명은 종래의 SEPOX 방법에서의 상부 버즈비크의 생성을 근본적으로 제거할 수 있는 반도체장치의 소자 분리 방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 반도체기판 상에 부분적 열산화막을 형성하는 방법에 있어서, 상기 반도체기판 상에 제 1 산화막 및 실리콘막을 차례로 형성한 후, 상기 실리콘막 상에 산화방지막을 형성하고, 상기 결과물을 질소 분위기에서 고온 열처리한다. 이어서, 상기 산화방지막의 소정부위를 식각하여 개구부를 형성하고, 상기 개구부에 열산화를 실시하여 열산화막을 형성한 다음, 상기 산화방지막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 소자 분리 방법을 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 질소 분위기에서의 고온 열처리는, 약 1150℃의 고온에서 8시간 정도 열처리를 하는 것이 바람직하며, 상기 실리콘막을 구성하는 물질로 폴리실리콘 또는 비정질실리콘(amorphous silicon)을 사용한다.
상기 질소 분위기에서의 고온 열처리는 상기 산화방지막에 개구부를 형성하는 단계 후에 실시할 수도 있으며, 상기 실리콘막과 산화방지막간의 결합 반응을 촉진시키기 위하여, 상기 산화방지막을 형성하는 단계후 결과물 전면에 질소이온을 주입하는 단계를 더 구비할 수도 있다.
또한, 상기 산화방지막을 형성하는 단계 전에, 질화막 증착챔버(chamber)에서 NHx 가스와의 반응을 이용하여 850℃의 온도에서 상기 실리콘막 상에 발생한 자연산화막을 질화(nitridation)시키는 단계를 더 구비할 수 있다.
본 발명은, 산화방지막의 형성 후 실시하는 고온 열처리에 의하여 실리콘막과 산화방지막의 계면을 안정화시키기 때문에, 분리영역이 되는 열산화막의 형성시 상부 버즈비크의 생성을 근본적으로 억제한다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 상세하게 설명한다. 제 3 도는 본 발명에 의해 제조된 소자 분리 영역을 나타내는 단면도이다.
상기 제 3 도와 제 2 도에 도시된 소자 분리 영역을 비교해보면, 본 발명의 소자 분리 영역이, 반도체기판(10) 상에 형성된 제 1 산화막(24)과 실리콘막(26) 사이의 하부 버즈비크(c)의 크기가 감소할 뿐만 아니라, 실리콘막(26)과 산화방지막(28) 사이의 상부 버즈비크(d)의 생성이 거의 억제되었음을 알 수 있다.
제 4 도 내지 제 7도는 본 발명에 의한 소자 분리 방법을 설명하기 위한 단면도들이다.
제 4 도는 실리콘막(26) 및 산화방지막(28)을 형성하는 단계를 나타낸다. 반도체기판(10) 상에 통상의 열산화 방법에 의해 240Å 두께의 제 1 산화막(24)을 형성한 다음, 후속 공정의 필드산화막 형성시 일어나는 부피 팽창에 의한 스트레스를 완화시키는 버퍼층의 역할을 하는 실리콘막(26)을 상기 제 1 산화막(24) 상에 형성한다. 상기 실리콘막(26)은 반도체기판(10)을 구성하는 물질과 유사한 물성을 갖는 폴리실리콘 또는 비정질실리콘을 사용하며, 저압화학증착(Low Pressure Chemical Vapor Deposition; 이하 "LPCVD"라 한다) 방법에 의해 1,000Å 두께로 형성된다. 또한, 상기 실리콘막(26)은 불순물이 도우프된 실리콘막 또는 불순물이 도우프되지 않은 실리콘막 중 어느 것을 사용하여도 무관하다. 상기 제 1 산화막(24) 및 실리콘막(26)은 후속 산화 공정에서 필드산화막의 형성시 스트레스를 완화시킬 수 있고, 식각 저지층으로서의 역할을 수행하기에 충분한 정도의 두께를 가지도록 형성한다. 상술한 바와 같이, 상기 제 1 산화막(24)의 두께는 110~500Å, 상기 실리콘막(26)의 두께는 500~2,000Å으로 형성하는 것이 바람직하다.
상기 실리콘막(26)은 공기 중에 노출되면, 자연산화물(native oxide)이 성장하여 10~100Å 두께의 자연산화막(도시되지 않음)이 그표면 상에 존재하게 된다. 이러한 자연산화막에서는, 폴리실리콘 또는 질화실리콘 중에서 보다 산화제(산소)의 확산 속도가 더 빠르기 때문에, 상기 자연산화막의 존재가 상부 버즈비크(제 3 도의 참조부호 d)의 크기를 증가시키는 요인이 된다. 따라서, 상기 실리콘막(26)이 형성된 반도체기판(10)을 질화막 증착 챔버에서 NHx 가스와의 반응을 이용하여 850℃의 온도에서 열처리함으로써, 상기 실리콘막(26) 상에 존재하는 자연산화막을 질화시켜 SiNO구조의 실리콘 산질화막(silicon oxynitride film)으로 전환시킨다. 상기 실리콘 산질화막에서는 산화제의 확산 속도가 질화실리콘 중에서의 속도와 비슷하다. 이와 같이, 자연산화막을 실리콘 산질화막으로 전환시킴으로써, 산화제의 확산 속도가 억제되어 상부 버즈비크의 생성을 억제할 수 있다.
이어서, LPCVD 방법에 의해 상기 실리콘막(26)상에 실리콘질화막을 1,500Å 두께로 증착하여 산화방지막(28)을 형성한다. 상기 산화방지막(28)은 버즈 비크를 최소화하고 스트레스를 유발시키지 않는 두께로 형성해야 하며, 바람직하게는 1,000~3,900Å 두께로 형성한다. 다음에, 상기 산화방지막(28)이 형성된 결과물을 질소 분위기에서 1150℃의 고온에서 8시간 열처리를 한다. 이와 같이 열처리를 하면, 상기 산화방지막(28)과 실리콘막(26) 간의 계면(interface)이 안전화되고, 실리콘막(26)의 그레인(grain) 사이즈가 증가함으로써 후속 산화 공정시 상기 그레인 경계를 따라 우선 산화되는 현상이 없어지므로, 상기 실리콘막(26)이 산화되는 계면이 깨끗하게 된다. 따라서, 상기 제 3 도에 도시된 상부 버즈비크(d)의 생성이 근본적으로 억제된다.
한편, 상기 실리콘막(26)과 산화방지막(28) 간의 결합 반응을 더욱 활성화시키기 위하여, 상기 산화방지막(28)의 형성 후 결과물 전면에 질소이온을 주입할 수 있다. 이때, 상기 질소이온의 최고 도즈(peak dose)가 상기 산화방지막(28)과 실리콘막(26) 간의 계면사이에 존재하도록 한다.
제 5 도는 개구부(h)를 형성하는 단계를 나타낸다. 상기 산화방지막(28) 상에 포토레지스트를 도포하고 이를 노광 및 현상하여 활성영역 상에 포토레지스트 패턴(도시되지 않음)을 형성한다. 이어서, 상기 포토레지스트 패턴을 식각마스크로 사용하여 반응성 이온 식각(Reactive Ion Etching; 이하 "RIE"라 한다) 방법에 의해 상기 산화방지막(28)을 식각함으로써 개구부(h)를 형성한다. 상기 개구부(h)는 소자 분리 영역을 한정하고 상기 실리콘막(26)의 일부를 노출시킨다. 다음에, 상기 포토레지스트 패턴을 제거한다.
제 6 도는 필드산화막(30)을 형성하는 단계를 나타낸다. 상기 개구부를 형성한 후, 통상의 열산화 방법에 의해 상기 개구부에 의해 노출된 실리콘막(26)의 일부 및 상기 개구부 부위의 반도체기판의 표면을 부분적으로 산화함으로써, 4,000Å 두께의 필드산화막(30)을 형성한다.
제 7 도는 산화방지막(28) 및 실리콘막(26)을 제거하는 단계를 나타낸다. 상기 필드산화막(30)을 형성한 후, 통상의 방법에 의해 상기 산화방지막(28) 및 실리콘막(26)을 제거한다.
상기 제 4 도에 도시된 바와 같이, 본 발명의 소자 분리 방법에 의하면 상기 산화방지막과 실리콘막 사이의 상부 버즈비크가 근본적으로 억제되기 때문에, 상기 산화방지막 및 실리콘막을 제거하여 소자 분리영역을 형성하는 공정이 완성되었을 때 실리콘막이 잔류되는 현상이 일어나지 않는다. 따라서, 안정된 분리 특성을 확보할 수 있다.
소자들간의 전기적 분리를 더욱 강화시키는 채널스톱층(channel stop layer) 형성을 위한 이온주입은, 상기 제 5 도의 산화방지막에 개구부를 형성한 후 실시할 수도 있고, 상기 제 6도의 필드산화막 형성 후에 실시할 수도 있다.
또한, 상기 제 4 도에서 설명한 질소 분위기에서의 고온 열처리 단계를, 상기 제 5 도의 개구부를 형성하는 단계 후에 실시할 수도 있다.
제 8 도 내지 제 14 도는 본 발명에 의한 CMOS 제조방법을 설명하기 위한 단면도들이다.
제 8 도를 참조하면, 제 1 도전형, 예컨대 P형의 반도체기판(10) 상에 통상의 열산화 방법에 의해 200Å 두께의 패드산화막(12)을 형성한 다음, 상기 패드산화막(12) 상에 LPCVD 방법으로 2,000Å 두께의 질화막(14)을 형성한다.
제 9 도를 참조하면, 상기 질화막(14) 상에 포토레지스트를 도포하고 이를 노광 및 현상하여, 제 2 도 전형의 N월(Nwell)을 형성하기 위한 포토레지스 패턴(도시되지 않음)을 형성한다. 이어서, 상기 포토레지스트 패턴을 식각마스크로 사용하여 RIE 방법에 의해 상기 질화막(14)을 식각하여 질화막패턴(14a)을 형성한 다음, 결과물 전면에 N형의 불순물을 이온주입(16)한다.
제 10 도를 참조하면, 통상의 열산화 방법에 의해 상기 질화막패턴에 의해 노출된 반도체기판(10)의 표면을 산화하여 산화층(20)을 형성한 다음, 상기 질화막패턴을 제거한다. 이어서, 상기 산화층(20)이 형성된 반도체기판(10) 전면에 P형의 불순물을 이온주입(22)한다.
제 11 도를 참조하면, 상기 반도체기판(10) 전면에 1150℃의 고온에서 8시간의 열처리를 실시하여 N월(18) 및 P월(도시되지 않음)을 형성한 다음, 상기 산화층을 제거한다. 이어서, 상기 N월(18) 및 P월이 형성된 반도체기판(10) 상에 통상의 열산화 방법으로 240Å 두께의 제 1 산화막(24)을 형성한 다음, LPCVD 방법으로 상기 제 1 산화막(24) 상에 실리콘막(26) 및 산화방지막(28)을 각각 1,000Å 및 1,500Å 두께로 형성한다.
제 12 도를 참조하면, 상기 산화방지막(28)이 형성된 결과물을 질소 분위기에서 1150℃의 고온에서 8시간 열처리를 한 다음, 상기 산화방지막(28)상에 포토레지스트를 도포하고 이를 노광 및 현상하여 활성영역 상에 포토레지스트 패턴(도시되지 않음)을 형성한다. 이어서, 상기 포토레지스트 패턴을 식각마스크로 사용하여 RIE 방법에 의해 상기 산화방지막(28)을 식각함으로써 개구부(h)를 형성한다.
제 13 도를 참조하면, 통상의 열산화 방법에 의해 상기 개구부에 의해 노출된 실리콘막(26)의 일부 및 상기 개구부 부위의 반도체기판의 표면을 부분적으로 산화함으로써 필드산화막(30)을 형성한다.
제 14 도를 참조하면, 상기 산화방지막(28) 및 실리콘막(26)을 제거함으로써, 트윈 웰(Twin Well) 공정에서의 개별소자를 만든다.
이상, 상술한 바와 같이 본 발명은 산화방지막의 형성 후 실시하는 고온 열처리 공정에 의하여 실리콘막과 산화방지막의 계면을 안정화시키고, 실리콘막의 그레인 사이즈가 증가되어 필드 산화 공정시 상기 그레인 경계를 따라 우선 산화되는 현상이 없어짐으로써, 실리콘막이 산화되는 계면이 깨끗하게 된다.
따라서, 종래의 SEPOX 방법에서 발생하는 산화방지막과 실리콘막 사이의 상부 버즈비크를 근본적으로 제거함으로써, 소자 분리 영역의 크기를 서브 마이크로급으로 축소시킬 때 안정된 분리 특성을 확보할 수 있다.
Claims (3)
- 반도체기판 상에 부분적 열산화막을 형성하는 방법에 있어서, 상기 반도체기판 상에 제 1 산화막을 형성하는 단계; 상기 제 1 산화막 상에 실리콘막을 형성하는 단계; 상기 실리콘막 상에 산화방지막을 형성하는 단계; 상기 결과물을 질소 분위기에서 고온 열처리하는 단계; 상기 산화방지막의 소정부위를 식각하여 개구부를 형성하는 단계; 상기 개구부에 열산화를 실시하여 열산화막을 형성하는 단계; 및 상기 산화방지막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 소자 분리 방법.
- 제 1 항에 있어서, 상기 질소 분위기에서 고온 열처리하는 단계를 상기 산화방지막에 개구부를 형성하는 단계 후에 실시하는 것을 특징으로 하는 반도체장치의 소자 분리 방법.
- 제 1 항에 있어서, 상기 산화방지막을 형성하는 단계 후, 결과를 전면에 질소이온을 주입하여 상기 실리콘막과 산화방지막의 결합 반응을 촉진시키는 것을 특징으로 하는 반도체장치의 소자 분리 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930022236A KR970003893B1 (ko) | 1993-10-25 | 1993-10-25 | 반도체 장치의 소자 분리 방법 |
| DE4422957A DE4422957B4 (de) | 1993-10-25 | 1994-06-30 | Isolierverfahren für eine Halbleitervorrichtung |
| US08/268,948 US5447885A (en) | 1993-10-25 | 1994-06-30 | Isolation method of semiconductor device |
| JP16214294A JP3521963B2 (ja) | 1993-10-25 | 1994-07-14 | 半導体装置の分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930022236A KR970003893B1 (ko) | 1993-10-25 | 1993-10-25 | 반도체 장치의 소자 분리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012683A KR950012683A (ko) | 1995-05-16 |
| KR970003893B1 true KR970003893B1 (ko) | 1997-03-22 |
Family
ID=19366513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930022236A KR970003893B1 (ko) | 1993-10-25 | 1993-10-25 | 반도체 장치의 소자 분리 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5447885A (ko) |
| JP (1) | JP3521963B2 (ko) |
| KR (1) | KR970003893B1 (ko) |
| DE (1) | DE4422957B4 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791779B1 (ko) * | 2002-12-30 | 2008-01-03 | 동부일렉트로닉스 주식회사 | 반도체 장치의 소자 분리방법 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0136518B1 (en) * | 1994-04-01 | 1998-04-24 | Hyundai Electroncis Ind Co Ltd | Method for forming a field oxide layer |
| JPH0851105A (ja) * | 1994-05-31 | 1996-02-20 | Samsung Electron Co Ltd | 半導体装置の素子分離膜形成方法 |
| JPH0883795A (ja) * | 1994-07-13 | 1996-03-26 | Nippon Telegr & Teleph Corp <Ntt> | 素子分離領域の形成方法 |
| JPH08316223A (ja) * | 1995-05-16 | 1996-11-29 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH098020A (ja) * | 1995-06-19 | 1997-01-10 | Nippon Precision Circuits Kk | 半導体装置の製造方法 |
| KR0176155B1 (ko) * | 1995-06-22 | 1999-04-15 | 김광호 | 반도체 장치의 소자분리 방법 |
| KR100190363B1 (ko) * | 1995-06-28 | 1999-06-01 | 김영환 | 반도체 소자의 소자분리 방법 |
| DE19535150A1 (de) * | 1995-09-21 | 1997-03-27 | Mosel Vitelic Inc | Verfahren zur Herstellung eines integrierten Halbleiterkreises |
| US5747357A (en) | 1995-09-27 | 1998-05-05 | Mosel Vitelic, Inc. | Modified poly-buffered isolation |
| US5994203A (en) * | 1996-02-28 | 1999-11-30 | Micron Technology, Inc. | Process for stress reduction in silicon during field isolation |
| KR100399972B1 (ko) * | 1996-06-28 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체장치의소자분리막형성방법 |
| US5726091A (en) * | 1996-08-29 | 1998-03-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer |
| US5972746A (en) * | 1996-10-08 | 1999-10-26 | Mosel Vitelic, Inc. | Method for manufacturing semiconductor devices using double-charged implantation |
| JPH10125773A (ja) * | 1996-10-21 | 1998-05-15 | Nec Corp | 半導体装置の製造方法 |
| US5972777A (en) * | 1997-07-23 | 1999-10-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming isolation by nitrogen implant to reduce bird's beak |
| TW358236B (en) * | 1997-12-19 | 1999-05-11 | Nanya Technology Corp | Improved local silicon oxidization method in the manufacture of semiconductor isolation |
| JPH11214384A (ja) * | 1998-01-28 | 1999-08-06 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US6228733B1 (en) * | 1999-09-23 | 2001-05-08 | Industrial Technology Research Institute | Non-selective epitaxial depostion technology |
| US20090004812A1 (en) * | 2007-06-29 | 2009-01-01 | Lee Yung Chung | Method for producing shallow trench isolation |
| US8835261B2 (en) * | 2011-03-14 | 2014-09-16 | International Business Machines Corporation | Field effect transistor structure and method of forming same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5197385A (en) * | 1975-02-21 | 1976-08-26 | Handotaisochino seizohoho | |
| JPS5790960A (en) * | 1980-11-27 | 1982-06-05 | Toshiba Corp | Manufacture of semiconductor device |
| JPS57153429A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Manufacture of semiconductor device |
| US4407696A (en) * | 1982-12-27 | 1983-10-04 | Mostek Corporation | Fabrication of isolation oxidation for MOS circuit |
| US4900396A (en) * | 1987-08-19 | 1990-02-13 | Agency Of Industrial Science And Technology | Method of forming modified layer and pattern |
| US4897364A (en) * | 1989-02-27 | 1990-01-30 | Motorola, Inc. | Method for locos isolation using a framed oxidation mask and a polysilicon buffer layer |
| US5192707A (en) * | 1991-07-31 | 1993-03-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
| US5260229A (en) * | 1991-08-30 | 1993-11-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
| US5338750A (en) * | 1992-11-27 | 1994-08-16 | Industrial Technology Research Institute | Fabrication method to produce pit-free polysilicon buffer local oxidation isolation |
| US5236862A (en) * | 1992-12-03 | 1993-08-17 | Motorola, Inc. | Method of forming oxide isolation |
| KR960011861B1 (ko) * | 1993-06-10 | 1996-09-03 | 삼성전자 주식회사 | 반도체장치의 소자 분리 방법 |
-
1993
- 1993-10-25 KR KR1019930022236A patent/KR970003893B1/ko not_active IP Right Cessation
-
1994
- 1994-06-30 US US08/268,948 patent/US5447885A/en not_active Expired - Lifetime
- 1994-06-30 DE DE4422957A patent/DE4422957B4/de not_active Expired - Lifetime
- 1994-07-14 JP JP16214294A patent/JP3521963B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791779B1 (ko) * | 2002-12-30 | 2008-01-03 | 동부일렉트로닉스 주식회사 | 반도체 장치의 소자 분리방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3521963B2 (ja) | 2004-04-26 |
| US5447885A (en) | 1995-09-05 |
| DE4422957A1 (de) | 1995-04-27 |
| JPH07130726A (ja) | 1995-05-19 |
| DE4422957B4 (de) | 2006-10-12 |
| KR950012683A (ko) | 1995-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003893B1 (ko) | 반도체 장치의 소자 분리 방법 | |
| EP0428283B1 (en) | Method for local oxidation of silicon | |
| US5543343A (en) | Method fabricating an integrated circuit | |
| KR100278729B1 (ko) | 집적 회로에서의 전기적 분리 구조체 형성 방법 | |
| US5895252A (en) | Field oxidation by implanted oxygen (FIMOX) | |
| KR0176155B1 (ko) | 반도체 장치의 소자분리 방법 | |
| US6087241A (en) | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method | |
| JPH06326090A (ja) | 集積回路の素子分離方法 | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| US4600445A (en) | Process for making self aligned field isolation regions in a semiconductor substrate | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| EP0158715B1 (en) | Process for making semiconductor devices using high temperature treatment in an oxidizing environment | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| US6635537B2 (en) | Method of fabricating gate oxide | |
| US5773336A (en) | Methods of forming semiconductor active regions having channel-stop isolation regions therein | |
| US5612247A (en) | Method for fabricating isolation region for a semiconductor device | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| US5726091A (en) | Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| KR0138324B1 (ko) | 소자분리막 형성방법 | |
| KR100336567B1 (ko) | 반도체장치의소자분리방법 | |
| KR100521790B1 (ko) | 반도체기판에좁은열적산화실리콘측면분리영역을형성하는방법및이방법에의해제조된mos반도체소자 | |
| JPH097967A (ja) | 半導体装置の製造方法 | |
| KR930006731B1 (ko) | 반도체장치의 소자 분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 17 |
|
| EXPY | Expiration of term |