KR100399972B1 - 반도체장치의소자분리막형성방법 - Google Patents

반도체장치의소자분리막형성방법 Download PDF

Info

Publication number
KR100399972B1
KR100399972B1 KR1019960025405A KR19960025405A KR100399972B1 KR 100399972 B1 KR100399972 B1 KR 100399972B1 KR 1019960025405 A KR1019960025405 A KR 1019960025405A KR 19960025405 A KR19960025405 A KR 19960025405A KR 100399972 B1 KR100399972 B1 KR 100399972B1
Authority
KR
South Korea
Prior art keywords
film
silicon
layer
rich oxide
oxide film
Prior art date
Application number
KR1019960025405A
Other languages
English (en)
Other versions
KR980006081A (ko
Inventor
박인옥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960025405A priority Critical patent/KR100399972B1/ko
Publication of KR980006081A publication Critical patent/KR980006081A/ko
Application granted granted Critical
Publication of KR100399972B1 publication Critical patent/KR100399972B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 버즈비크의 발생을 억제하여 상대적으로 넓은 활성영역의 확보가 가능하고, 900℃ 이하의 저온공정이 가능하여 소자의 신뢰성을 향상시킬 수 있는 고집적 반도체 소자분리막 형성방법을 제공하는데 그 목적이 있는 것으로, 이를 위한 본 발명의 소자분리막 형성방법은, 반도체기판에 실리콘리치산화막(SiOx, 단 X<2)과 폴리실리콘막 및 산화방지막을 차례로 적층 형성하는 단계; 상기 산화막방지막, 폴리실리콘막 및 실리콘리치산화막을 선태적으로 식각하여 소자분리영역의 상기 반도체기판을 노출시키는 단계; 및 상기 노출된 반도체기판을 열산화시켜 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체장치의 소자분리막 형성방법
본 발명은 반도체 장치 제조방법에 관한 것으로, 특히, 소자와 소자간의 전기적 격리을 위한 소자분리막을 고집적으로 구현할 수 있는 반도체장치의 소자분리막 형성방법에 관한 것이다.
일반적으로, 반도체 기판상에 소자간의 전기적인 분리를 구현할 시, 소자가 위치하는 소정의 활성영역에 패드산화막과 산화방지막용 질화막을 차례로 적층하고, 선택적으로 식각하여 기판을 노출한 후, 열산화 공정을 통해 소자분리막을 형성하는 국부산화공정(Local Oxidation of Silicon;이하LOCOS라칭함)을 사용하는 것이 통상적인 방법이다.
상기, 종래의 LOCOS 공정에 따른 기판상의 소자분리막의 제조공정을 제 1A 도 내지 제 1B 도를 통해 설명한다.
제 1A 도는 900℃ 이상의 고온의 확산로에서 O2와 H2가스 분위기로 실리콘기판(11) 표면에 얇은 실리콘산화막(SiO2, 12)을 70 - 250Å 두께 형성한 상태고, 이어서, 상기 실리콘기판을 저압화학증착(Low Pressure Chemical Vapor Deposition; 이하 LPCVD라 칭함)장비로 이송하여 실란(SiH4)가스를 열분해한 후에, 폴리실리콘막(13)을 500Å 두께 형성한 상태이다. 이때, 상기 실리콘산화막(12)과 폴리실리콘막(13)은 후속의 고온의 필드산화 공정에서 실리콘질화막(14)의 응력(Stress)이 상기 실리콘 기판(11)에 미치어 결정 결함이 형성되는 것을 방지하기 위한 응력완화용 제 1, 2 패드막으로 사용된 것이다.
또한, 기판(11)상의 필드(Field) 산화 단계에서 후속 공정인 고온의 열산화막이 실리콘기판상에 위치한 얇은 실리콘산화막(12)을 통하여 측면으로 확산하므로 활성영역의 실리콘 기판(11)과 산화반응되어 예정하지 않은 버즈비크(Bird's Beak)가 형성된다.
따라서, 버즈비크가 소자의 활성영역을 감소시키는 것을 방지하기 위하여 상기 실리콘산화막(12) 상층에 제2패드막인 폴리실리콘(13)막이 적층하면서, 버즈비크를 감소시켜 소자의 활성영역 감소를 극대화한다.
제 1B 도는 상기 웨이퍼를 다른 LPCVD 장비로 이송하여 NH3와 SiH2Cl2의 혼합가스 분위기에서 실리콘질화막(14)을 1000 - 2000Å 두께 형성하고, 계속해서, 실리콘질화막(14), 폴리실리콘막(13) 및 실리콘산화막(12)를 선택적으로 식각하여 소자분리영역의 실리콘기판(1)을 노출시킨 다음, 열산화 공정을 진행하므로써 소자분리막(15)를 형성한다.
이때 상기 기판상의 활성영역에 잔존하는 실리콘질화막(14)은 산화방지막의 역할을 수행하면서 상기 실리콘기판(11)의 소자분리영역에만 선택적으로 열산화가 이루어지도록 한다.
상기한 종래의 소자분리막 형성방법은 실리콘산화막 SiO2의 정량적인 구조를 구비하게 되는 바, 후속 공정단계인 반도체기판상의 필드(Field) 산화 과정에 형성된 열산화막이 상기 패드(Pad) 산화막의 측면을 통하여 쉽게 확산되어 버즈비크(Bird's Beak)가 상대적으로 넓게 형성되므로 소자의 고집적 구현을 저해시킬 수가 있다.
또한, 900℃ 이상의 고온 열산화 방식은 기판상의 실리콘 소모와 기판 내부의 불순물 분포 특성을 변화시키면서 소자 특성을 악화시키어 소자의 신뢰성을 저하시킬수 있는 문제점도 있다.
상기한 문제점을 해결하기 위하여 안출된 본 발명은, 버즈비크의 발생을 억제하여 상대적으로 넓은 활성영역의 확보가 가능하고, 900℃ 이하의 저온공정이 가능하여 소자의 신뢰성을 향상시킬 수 있는 고집적 반도체 소자분리막 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 소자분리막 형성방법은, 반도체기판에 실리콘리치산화막(SiOx, 단 X<2)과 폴리실리콘막 및 산화방지막을 차례로 적층 형성하는 단계; 상기 산화막방지막, 폴리실리콘막 및 실리콘리치산화막을 선태적으로 식각하여 소자분리영역의 상기 반도체기판을 노출시키는 단계; 및 상기 노출된 반도체기판을 열산화시켜 소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 제 2A 도 내지 제 2E 도를 참조하며 본 발명에 따른 일실시예를 상세히 설명한다.
먼저, 제 2A 도에 도시한 바와 같이, 실리콘기판(21)을 PCVD 장비에 로딩한 후, 상기 확산로 내부를 1Torr 미만의 정압의 상태로 유지하며, 상기 LPCVD 장비의 내부온도를 800 - 850 ℃의 상태로 형성한다.
이어서, 상기 실리콘기판(21) 상에 N2O와 실란(SiH4) 또는 N2O와 SiH2Cl2혼합가스 분위기에서 실리콘리치산화막(Silicon-Rich Oxide, 22)을 증착하여 70 - 200Å 두께로 형성한다. 이때, 상기 N2O와 실란(SiH4) 또는 N2O와 SiH2Cl2는 다음과 같은 가스 혼합 반응식에 따라 실리콘리치산화막(22)을 형성한다.
즉, 캐미컬 반응으로 생성된 실리콘산화막 SiOx 화학구조에서 상기 X가 2 미만인 경우, 종래의 SiO2에서 보다 실리콘 원자수가 많은 실리콘리치산화막(22)이 형성되게 된다.
이어서, 제 2B 도에 도시한 바와 같이 상기 실리콘리치산화막(22)이 형성된 웨이퍼를 다른 LPCVD장비로 이송하여 실란(SiH4)가스를 열분해하여 폴리실리콘막(23)을 500Å 두께로 형성한다.
계속해서, 제 2C 도에 도시한 바와 같이 상기 실리콘리치산화막(22)상에 폴리실리콘막(23)이 적층이된 상기 웨이퍼를 다른 LPCVD 장비로 이송하여 NH3와 SiH2Cl2의 혼합가스 분위기에서 산화방지막인 실리콘질화막(24)을 1000 - 2000Å 두께로 형성한다.
이어서, 제 2D 도에 도시한 바와 같이, 필드영역이 오픈된 포토레지스트(25) 패턴을 형성하고 적층된 막들(22,23,24)를 식각한다.
이어서, 제 2E 도에 도시한 바와 같이, 상기 포토레지스트(25) 패턴을 제거하고 드러난 실리콘기판(21)을 열산화하여 소자분리막(25)를 형성한다. 이때 상기실리콘리치산화막(22)는 열산화막의 측면 확산을 방해하여 버즈비크(Bird's Beak)가 최소화로 형성된다.
제 3A 도 및 제 3B 도를 참조하며 본 발명의 다른 일실시예에 따른 소자 분리막 형성 방법을 설명한다.
먼저, 제 3A 도는 상기 실리콘 기판(31) 상에 N2O와 실란(SiH4) 또는 N2O와 SiH2Cl2가스 분위기에서 실리콘리치(Silicon-Rich;32) 산화막을 70 - 200Å 두께 형성한 것이며, 이어서 상기 동일한 LPCVD 장비에서 내부온도를 600 - 650℃의 온도로하여 실란(SiH4)가스 분위기에서 폴리실리콘막(33)을 형성한 후, 동일한 LPCVD 장비하에서 780 - 820℃의 온도범위 내에서 NH3와 SiH2Cl2가스분위기로 실리콘질화막(34)을 형성한 것이다.
제 3B 도는 실리콘 기판(31)의 소자분리 형성영역을 선택식각한 후, 열산화 공정을 실시하여 최소한의 크기인 버즈비크(Bird's Beak)를 갖는 열산화막(35)을 형성한 것이다.
본 발명의 다른 실시예는 동일한 LPCVD 장비에서 연속적으로 실리콘리치산화막(32)과, 폴리실리콘막(33) 및 실리콘질화막(34)의 증착을 수행한 것이다. 이는 본 발명의 제1실시예와는 달리 LPCVD 장비 이송간 불순물의 오염을 최대한 방지하며 제품의 생산 수율을 증가시킬 수 있다.
상기한 본 발명은 소자분리막 형성 공정에서 패드막으로서 SiOx(X<2)인 실리콘리치(Silicon rich)산화막을 형성하여, 후속공정인 필드 열산화 과정에서 실리콘기판과 패드막의 계면을 통한 산화의 확산을 억제할수 있어 버즈비크(Bird's Beak)의 크기(Length)가 최소화된다. 따라서, 반도체 소자의 동작영역이 보다 넓게 확보된다.
또한, LPCVD 방법은 900℃ 이하의 저온 증착으로 수행되는 것이기에, 고온 공정에 따른 기판에 손상이 없으며, 기판 내부의 불순물 분포 특성이 변동이 없어 소자 신뢰성을 확보할 수 있는 효과가 있다.
이상에서, 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가는함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
제 1A 도 및 제 1B 도는 종래의 반도체 소자간 분리막의 제조방법에 따른 공정단면도,
제 2A 도 내지 제 2E 도는 본 발명의 반도체 소자간 분리막의 제조방법에 따른 실시예에 따른 공정단면도,
제 3A 도 및 제 3B 도는 본 발명의 반도체 소자간 분리막의 제조 방법의 다른 실시예에 따른 공정단면도.
* 도면의 주요부호에 대한 부호설명
21: 실리콘기판 22 : 실리콘리치산화막
23: 폴리실리콘막 24: 실리콘질화막
25: 포토레지스트패턴 26: 소자분리막

Claims (4)

  1. 반도체장치의 소자분리막 형성방법에 있어서,
    반도체기판에 실리콘리치산화막(SiOx, 단 X<2)과 폴리실리콘막 및 산화방지막을 차례로 적층하여 형성하는 단계;
    상기 산화막방지막, 폴리실리콘막 및 실리콘리치산화막을 선택적으로 식각하여 소자분리영역의 상기 반도체기판을 노출시키는 단계; 및
    상기 노출된 반도체기판을 열산화시켜 소자분리막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
  2. 제1항에 있어서,
    상기 실리콘리치산화막은 N2O/SiH4또는 N2O/SiH2Cl 혼합가스를 사용한 LPCVD 방법으로 형성하는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
  3. 제1항에 있어서
    상기 산화방지막은 실리콘질화막인 것을 특징으로 하는 반도체장치의 소자분리막 형성 방법.
  4. 제3항에 있어서
    상기 폴리실리콘막 및 상기 실리콘질화막을 상기 실리콘리치산화막을 형성한 장비에서 LPCVD 방법으로 형성하는 것을 특징으로 하는 반도체장치의 소자분리막 형성방법.
KR1019960025405A 1996-06-28 1996-06-28 반도체장치의소자분리막형성방법 KR100399972B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025405A KR100399972B1 (ko) 1996-06-28 1996-06-28 반도체장치의소자분리막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025405A KR100399972B1 (ko) 1996-06-28 1996-06-28 반도체장치의소자분리막형성방법

Publications (2)

Publication Number Publication Date
KR980006081A KR980006081A (ko) 1998-03-30
KR100399972B1 true KR100399972B1 (ko) 2003-12-24

Family

ID=37422306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025405A KR100399972B1 (ko) 1996-06-28 1996-06-28 반도체장치의소자분리막형성방법

Country Status (1)

Country Link
KR (1) KR100399972B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123737A (ja) * 1982-01-19 1983-07-23 Seiko Instr & Electronics Ltd 半導体装置の製造方法
US5374585A (en) * 1994-05-09 1994-12-20 Motorola, Inc. Process for forming field isolation
KR950012683A (ko) * 1993-10-25 1995-05-16 김광호 반도체장치의 소자 분리 방법
JPH0831811A (ja) * 1994-07-15 1996-02-02 Sony Corp 半導体装置の素子分離領域の形成方法
KR970003893A (ko) * 1995-06-30 1997-01-29 김광호 패드리스 리드프레임과 이를 이용한 플라스틱 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58123737A (ja) * 1982-01-19 1983-07-23 Seiko Instr & Electronics Ltd 半導体装置の製造方法
KR950012683A (ko) * 1993-10-25 1995-05-16 김광호 반도체장치의 소자 분리 방법
US5374585A (en) * 1994-05-09 1994-12-20 Motorola, Inc. Process for forming field isolation
JPH0831811A (ja) * 1994-07-15 1996-02-02 Sony Corp 半導体装置の素子分離領域の形成方法
KR970003893A (ko) * 1995-06-30 1997-01-29 김광호 패드리스 리드프레임과 이를 이용한 플라스틱 패키지

Also Published As

Publication number Publication date
KR980006081A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US6001709A (en) Modified LOCOS isolation process for semiconductor devices
US5445989A (en) Method of forming device isolation regions
JPS5851422B2 (ja) 酸化物分離プロセス
KR20000069813A (ko) 붕소의 외부 확산을 방지하고 응력을 감소시키는 ｎ２ｏ 질화산화물 트렌치 측벽
KR100278729B1 (ko) 집적 회로에서의 전기적 분리 구조체 형성 방법
JP2001514445A (ja) 反射防止コーティングを使用する集積回路製作でのアイソレーション法
US5565376A (en) Device isolation technology by liquid phase deposition
US5453395A (en) Isolation technology using liquid phase deposition
US6300671B1 (en) Semiconductor wafer assemblies comprising photoresist over silicon nitride materials
US6380606B1 (en) Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same
US6611038B2 (en) Semiconductor wafer isolation structure formed by field oxidation
KR100399972B1 (ko) 반도체장치의소자분리막형성방법
KR100190363B1 (ko) 반도체 소자의 소자분리 방법
JPH1070117A (ja) フィールド酸化膜形成方法
KR100297171B1 (ko) 반도체소자의소자분리방법
US5994216A (en) Method of forming a reduced size contact in a dielectric layer by using bird&#39;s beak of oxidized polysilicon to create an etching mask
KR100310463B1 (ko) 반도체소자의소자분리막형성방법
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR100329753B1 (ko) 반도체소자의소자분리막형성방법
KR100253268B1 (ko) 반도체 소자 절연방법
KR100233266B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100318426B1 (ko) 반도체소자의소자분리막제조방법
KR940006090B1 (ko) 반도체 소자 격리 방법
KR100189974B1 (ko) 반도체장치의 pbl 소자분리 방법
KR100324813B1 (ko) 반도체소자의소자분리산화막제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee