JPS5851422B2 - 酸化物分離プロセス - Google Patents

酸化物分離プロセス

Info

Publication number
JPS5851422B2
JPS5851422B2 JP55090785A JP9078580A JPS5851422B2 JP S5851422 B2 JPS5851422 B2 JP S5851422B2 JP 55090785 A JP55090785 A JP 55090785A JP 9078580 A JP9078580 A JP 9078580A JP S5851422 B2 JPS5851422 B2 JP S5851422B2
Authority
JP
Japan
Prior art keywords
layer
substrate
silicon
oxide
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55090785A
Other languages
English (en)
Other versions
JPS5640261A (en
Inventor
アーウイン・アール・ミツシエル
ジヨン・レスター・モーア・フオース
レジナルド・フラング・レーバー
ローラ・ベス・ロスマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5640261A publication Critical patent/JPS5640261A/ja
Publication of JPS5851422B2 publication Critical patent/JPS5851422B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

【発明の詳細な説明】 埋設誘電体分離、特に埋設二酸化シリコン分離は、同じ
シリコン・チップに電気的に分離されたポケットを提供
するために、分離されたポケット内に形成されたトラン
ジスタのベース及びコレクタ接点領域を分離するために
、下のシリコン基板から導体を絶縁するために、ＬＳＩ
半導体技術において知られている。
また、例えば米国特許第３９６６５７７号公報に示され
ているように、最初にシリコンを基板から選択的に取り
除き、それから凹所を誘電体物質で満たすことにより、
埋設誘電体分離が形成されることも、知られている。
誘電体で満された凹所が占めるシリコン・チップの領域
を最小にするために、シリコン基板に凹所を形成するの
にスパッタ食刻プロセス及び反応性イオン食刻プロセス
が用いられてきた。
反応性イオン食刻プロセスは、米国特許出願第５９４４
１８号（１９７５年）明細書に示されている。
米国特許第４１０４０８６号公報を参照する。
この米国特許は、接近する垂直な壁を有する深くて狭い
凹所をうまく満たす方法を示している。
この方法は、非常にドープされた埋設Ｓｉ領域を通って
カットされたわずかにテーパのついた狭い凹所を形成し
、この凹所を熱酸化し、凹所の残りを誘電体物質の気相
付着で適当に満すことを含む。
これはわずかにテーパした壁を形成する必要を指摘し、
凹所のテーパ角及び凹所の幅の各々に関しての満たされ
る誘電体物質の質及び平坦性について述べている。
この方法はまた分離ポケットのみを残し表面から全ての
所の物質を取り除く反応性イオン食刻による、ウェハ全
体を覆う充てん物質の後方食刻を含む。
米国特許第４１３９４４２号公報を参照する。
この米国特許は、シリコン中に深く埋設された酸化領域
を形成する方法を示している。
一連の深い凹所は、反応性イオン食刻（ＲＩＥ）法によ
りシリコン・ウェハ中に形成される。
最初は凹所の幅は同じである。
深さの異なる凹所を形成するために、ＲＩＥプロセスで
はブロック・オフ・マスクが選択的に用いられる。
凹所の壁は熱的に酸化されて、同じ時間全ての凹所を酸
化物で完全に満たす。
第２段階のある場合には、凹所の深さ及び幅は同じであ
り、間隔は均一である。
この段階では、凹所の幅は凹所間の距離に等しく、これ
により、凹所間のシリコンが完全にシリコン酸化物に変
換されるのと同じ時間で、熱酸化により完全に凹所は酸
化物で満される。
第２段階の他の場合には、凹所が凹所間の距離よりも広
く、これにより、間に入るシリコンが完全にシリコン酸
化物に変換される時間では、熱酸化によって凹所は部分
的にしか酸化物で満されない。
後者の場合、凹所の充てんは、熱分解付着されるシリコ
ン酸化物のような適当な物質の付着により、完成される
。
集積回路構造体中に誘電体分離を提供する数多くの技術
、方法及び手がかりが、当分針では知られている。
これらのうちの代表的なものが、以下簡単に述べられる
。
米国特許第３４４２０１１号公報を参照する。
この米国特許は、絶縁部分により互いに分離された単結
晶半導体物質の変換されない゛ポケット”を残して、半
導体から絶縁体へ半導体ウェハの部分を選択的に変換す
ることを示している。
この変換は、半導体のままにしておく半導体ウェハの部
分をマスクし、その後、例えば、絶縁性の新しい種類の
物質（酸化の場合には、この新種はシリコン酸化物であ
る）を形成するために、マスクされない部分を酸素で化
学的に反応させることにより、行なわれる。
変換されない半導体物質のポケットは、共通の基板によ
り結合されしかも絶縁部分により基板を通って電気的に
分離された、例えば、集積回路のダイオード又はトラン
ジスタの構造体を形成するために、次の拡散が行なわれ
るか又はエピタキシャル付着が行なわれる領域として働
らく。
米国特許第３５７５７４０号公報を参照する。
この米国特許は、適当なマスクにより半導体基板に分離
チャンネルを食刻することを含む。
マスク・パターンは、分離チャンネル中のある位置でよ
り深い食刻を促進するように設計されている。
誘電体層が分離チャンネルの露出された表面上に形成さ
れ、半導体物質がチャンネル中に成長される。
誘電体分離で満されたより深く食刻された位置は、食刻
が起こる表面とは反対の半導体基板から誘電層を形成す
る時に、深さのガイドとして用いられる。
深さのガイドは深い食刻又はラップ・バック（１ａｐ−
ｂａｃｋ ）プロセスで用いられる。
それ力）ら最後の分離ステップが、半導体基板中に半導
体物質の完全に絶縁された島状部分を形成するために、
深さのガイドを通って分離チャンネルの主要部分まで誘
電体層を進める。
米国特許第３６４８１２５号公報を参照する。
この米国特許は、縦に伸びるＰＮ接合までエピタキシャ
ル層を通って伸びる、エピタキシャル・シリコン物質の
酸化された格子領域により電気的に分離されたポケット
に小分化された、シリコン基板上に形成される薄いシリ
コン・エピタキシャル層を示している。
米国特許第３６９８９６６号公報を参照する。
この米国特許では、電界効実装置が形成されることにな
るウェハの領域を画材するために、半導体ウェハの表面
上に酸化物膜及び窒化物層が選択的に形成される。
電界効実装置が形成される縦方向に分離された半導体の
島状部分を形成するために、酸化物層がマスクされる領
域の回りに形成されて、内側の酸化物膜を窒化物層はマ
スクする。
それから窒化物層の部分は、電界効実装置のゲート領域
を画成する酸化物膜をマスクするために用いられる。
窒化物層が電界効実装置の接点領域をマスクすると、導
電性の領域が拡散により島状部分内に形成される。
接点は接点領域に形成される。米国特許第３７９６６１
３号公報を参照する。
この米国特許は、集積回路の１部分を形成するように特
に適用されたもので、誘電体分離されたペデスタル半導
体装置の形成を示している。
この構造は、表面領域の大きな節約及びキャパシタンス
の減少が先行技術をしのいで得られる、電界効果及び又
はバイポーラのトランジスタを含む、集積回路に有用で
ある。
この方法は、バイポーラ装置が形成される拡散領域を有
する半導体基体上に誘電体物質の層を形成すること、そ
れから半導体基体の拡散領域の表面の１部分を露出する
ために層に開孔を形成することを含む。
シリコンのエピタキシャル層が上部に付着される。
単結晶シリコンが露出したシリコン領域上に成長し、も
し拡散領域が基板中に存在するなら、埋設拡散領域から
同じ領域面を通ってペデスタルが外方拡散することにな
る。
多結晶シリコンが誘電体物質の上部上に成長する。
ペデスタルは、他の不純物タイプの単結晶エピタキシャ
ル層中に形成される。
それからエミッタ及び真性ベース領域のようなバイポー
ラ・トランジスタの２つの他の能動素子が、同じ単結晶
エピタキシャル層内に形成される。
一方不純物ベース領域のような不活性領域が多結晶シリ
コン内に形成される。
リーチ・スルー領域は、コレクク領域であるトランジス
タの第３の素子まで誘電体層を通って形成される。
米国特許第３８７３３８３号公報を参照する。
この米国特許は、絶縁物質の挿入パターンを有する半導
体基体の主表面内に、及びさらにドープされたゾーンが
挿入パターンに隣接して提供される主表面内に、半導体
装置を形成する方法を示している。
酸化用の挿入パターン及び挿入パターンが形成される領
域面に開孔を有する不純物マスキング層のパターンを準
備する前に、開孔を通して基体をドーピングし、その後
、開孔を通で基体部分を酸化する。
これにより、酸化及び接合の分離並びにチャンネル・ス
トップが提供される。
米国特許第３８８６０００号公報を参照する。
この米国特許は、基板上のエピタキシャル層及び基板の
エビクキシャル表面上のシリコン酸素窒化物（Ｓ ｉＯ
ｘ Ｎｙ ）層に形成された開孔を酸化することにより
、シリコン基板内に形成される誘電体分離障壁を示して
いる。
開孔のこの酸化の間に、シリコン酸素窒化物層は熱的に
酸化され、エピタキシャル層の表面上ＳｉＯ２層及び誘
電体分離障壁のＳｉＯ２と同質の電気絶縁層を形成する
ことになる。
シリコン酸素窒化物層の屈折率は、誘電体分離障壁が形
成される開孔の酸化が完了した後に所望の厚さのＳ ｉ
ｏ ２層を形成するためのその厚さにより選択される。
シリコン酸素窒化物の屈折率は１．５５及至１．７０が
好ましい。
米国特許第３８９４８９３号公報を参照する。
この米国特許は、半導体装置の製造方法を示している。
この装置は、多くの多結晶領域及び基板上にエピタキシ
ャルに成長した単結晶領域とを含むものであり、それで
、２種類の領域間に少なくとも１つの単結晶対多結晶接
合が形成され、これにより実施が困難な通常の拡散型分
離プロセスは、完全に取り除かれる。
米国特許第３９００３５０号公報を参照する。
この米国特許では、基板と酸化マスクとの間に多結晶シ
リコンの中間層が提供される。
米国特許第３９３５３２８号公報を参照するに、プラズ
マ酸化を用いて化合物半導体のエピタキシャル層内に誘
電体分離を提供する方法が示されている。
米国特許第３９９８６７３号公報を参照する。
この米国特許は、領域を囲む誘電体マート（ｙ７）ｏａ
ｔ）及び領域の下にあるＰ−Ｎ接合の形の集積回路内に
電気的に分離された領域を形成するためのプロセスを示
している。
マート又はＶ溝が、埋設分離層の形成をする前に基板中
へ食刻される。
Ｓ ｔ ０２のような誘電体物質がＶ溝又はマート内に
付着され、その後多結晶シリコンがＶ溝又はマートを満
すためにウェハの表面上に成長される。
それからウェハ表面に形成された過剰の多結晶シリコン
が、ラッピング（ｌａｐｐｉｎｇ ）又はポリシングに
より取り除かれる。
ドーピング又はエビクキシャル成長が存在しなかったの
で、表面から多結晶シリコン及び酸化物を全て取り除く
ためにウェハは基板まで直接にラップされる。
一方、■溝又はマートは誘電体物質に並べられ多結晶シ
リコンで満されたままである。
米国特許第４００１４６５号公報を参照する。
この米国特許は、Ｓｉ単結晶層の表面へ食刻されたリン
グ又は格子形状の溝又は凹所を示している。
このように食刻された溝又は凹所の少なくとも１境界は
、Ｓｉ３Ｎ４のような酸化防止物質のス） ＩＪツブ形
状の層で被覆される。
そしてＳｉ３Ｎ４層に隣接する基板の領域及び又はその
ような層により囲まれる基板が、Ｓｉ３Ｎ４層が伸びる
よりもより深＜ Ｓｉ表面へ伸びる比較的厚いＳｉＯ２
層と共に提供される。
一方溝又は凹所内のＳｉ表面は被覆されないままである
。
このようにして得られた装置はそれから、少なくとも部
分的に溝又は凹所を８１０２で満すのに十分な条件の下
で熱的に酸化される。
その後、酸化防止層及びリング又は格子形状の凹所以外
のＳ ｉｏ ２層の少なくとも１部分が、適当な食刻剤
により単結晶表面から取り除かれ、こうして覆われてい
ないＳｉ表面はさらに小さなＰ−Ｎ接合を形成するため
に処理される。
本発明の主目的は、改良された平らで深い酸化物分離の
プロセスを提供することである。
さらに本発明の目的は、平らで深い酸化物分離を含む改
良された半導体構造体を提供することである。
さらに本発明の他の目的は、樹脂ガラス（ｒｅ−ｓｉｎ
ｇｌａｓｓ ）が電子ビームルジスト及び深い凹所内の
酸化物分離として用いられる、改良された平らで深い酸
化物分離のプロセスを提供することである。
また本発明の他の目的は、凹所の大きさに独立な深い酸
化物分離を形成するための平らで深い酸化物分離のプロ
セスを提供することである。
“樹脂ガラス″という語は、次のように定義される。
有機グループがシリコン原子と結合したシリコンと酸素
の交互の原子配列をした重合体である。
有機グループのタイプ及び有機の置換量により、樹脂が
液体となるか固体となるかが決まり、またこれにより硬
化される樹脂の性質が決まる。
有機残留物を取り除くことにより、この重合体の膜は加
熱処理でＳｉＯ２に変換される。
”樹脂ガラス”という語は、米国特許第３９８５５９７
号及び第４００４０４４号公報において定義されている
。
電子ビーム・レジストとしてポリシロキサンを用いるこ
とが、Ｅ、Ｄ、Ｒｏｂｅｒｔｓ著″ＴｈｅＰｒｅ−ｐａ
ｒａｔｉｏｎ ａｎｄ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ
ＡＰｏｌｙｓｉｌ−ｏｘａｎｅ Ｅｌｅｃｔｒｏｎ Ｒ
ｅ５ｉ ｓｔ”、Ｊ 、 Ｅｌｅｃｔｒｏ−ｃｈｅｍｌ
Ｓｏｃ、Ｖｏｌ 、 １２０、Ａ１２、Ｄｅｃｅｍ−ｂ
ｅｒ １９７３の文献に示されている。
樹脂ガラスの相当数が商業的に利用できる。
例えば、Ｄｏｗ−Ｃｏｒｎｉｎｇ ８０５、Ｏｗｅｎｓ
−１１１ｉ−ｎｏｉｓ ６５０． Ｄｏｗ−Ｃｏｒｎｉ
ｎｇ ６４９、Ｇｅｎｅ−ｒａｌ Ｅｌｅｃｔｒｉｃ
ＳＲ１２５及びＧｅｎｅｒａｌ Ｅｌ ｅ −ｃｔｒｉ
ｃ ＳＲ１２４である。
本発明は次のように要約される。
シリコン半導体基板の平らな表面内に深くて幅広いＳ
ｉｏ ２で満された凹所を提供するための平らで深い酸
化物分離のプロセスであって、このプロセスは次のステ
ップを含む。
ａ、シリコン基板の平らな表面内に深くて幅広い凹所を
形成する。
ｂ、シリコン基板の平らな表面上及び露出した上記深く
て幅広い凹所のシリコン表面上にＳｉＯ２の薄い層を形
成する。
Ｃ０上記半導体基板の平らな表面及び上記深くて幅広い
凹所内に樹脂ガラスのポリシロキサンを適用する。
ｄ、基板の平らな表面上の樹脂ガラスの少なくとも１部
分をスピン・オフ（５ｐｉｎ ｏｆｆ ）する。
ｅ、低温で基板をベークする。
ｆ、基板の深くて幅広い凹所内に含まれる樹脂ガラスに
電子ビームを照射する。
ｇ、上記基板上にある樹脂ガラスを溶剤中で現像する。
ｈ、酸素中で上記深くて幅広い凹所内に含まれる上記樹
脂ガラスを５１０２へ変換するために基板を加熱する。
ｉ、基板の露出された表面上に平らなＳｉＯ２の表面を
提供するためにＳ １０２層を付着する。
ｊ、露出した５１０２の表面をシリコン基板まで平らに
する。
先に述べたような、シリコン基板の平らな表面内に深く
て幅広いＳｉＯ２で満された凹所を提供するための平ら
で深い酸化物分離のプロセスは、ステップｉの代わりに
次のステップが行なわれる。
（ｉ−１） スピン・コーティングにより樹脂ガラス
の第２の薄い層を適用する。
（ｉ−２） 上記樹脂ガラスを５ｉ０２へ変換する。
前記のシリコン基板の平らな表面内に深くて幅広いＳｉ
Ｏ２で満された凹所を提供するための平らで深い酸化物
分離のプロセスのどちらも、ステップｂの次にそしてス
テップＣの前に、次のステップが行なわれる。
（ｂ−１） ステップｂで形成されたＳｉＯ２の薄い
層上にシリコン窒化物の薄い層を形成する。
ＶＬＳＩ領域の非常に小さな装置に対するチップ設計に
おいては、種々の大きさの深い凹所分離が必要とされる
。
これらの凹所の深さは約４μ位であり、−太幅は２μか
ら５０μまで変化する。
より大きな凹所では、凹所を満すために用いられるＣＶ
Ｄ酸化物は、これらのより大きな大きさのもの（≧８μ
）を平らにはしないので、特別の問題が存在する。
この問題を解決する公知の方法は、非常に大きな膜の厚
さ又は非常に困難なリングラフィを必要とする。
前者の方法の膜の厚さく〜８μ）により、シリコン表面
において重大な不均一性及び続く過剰食刻の問題が生じ
る。
本発明による次のプロセスは、最終的な酸化物の前によ
り大きな凹所を満すことにより、平らで深い酸化物分離
を提供するものである。
以下、本発明のプロセス・ステップである。
１、第１図に示されているように、反応性イオン食刻に
よりＳｉ中に所望の形の深い凹所を形成する。
反応性イオン食刻は、Ａ ｒ ／ Ｃ１２混合物又はＡ
ｒ／ＣＣｌ４混合物のような塩素含有のプラズマ中で行
なわれる。
ＣＦ４のようなフッ化ガスもまた用いられる。
Ｓｉ中に深い凹所を画成するための他の技術は、アルゴ
ンのような不活性ガス中のスパッタ食刻又はイオン・ミ
リング（ｍｉｌｌｉｎｇ）である。
２、ウェハを酸化してＳｉ上に熱ＳｉＯ２の薄い層（２
０００人）を形成する。
３、熱分解Ｓ ｉ３ Ｎ４の薄い層（３００人）を付着
する（ナトリウム障壁として任意に）。
４、樹脂ガラス（ポリシロキサン）をウェハに適用しス
ピン・オフする。
溶液中の固体含有量及びスピン速度が、所望の膜厚を達
成するために変えられる。
膜は充てんされる凹所の深さよりもわずかに厚くあるべ
きである。
第２図参照。樹脂ガラスの厚さは、ポリシロキサン中の
シリコンと酸素の含有量に必然的に依存する。
シリコンと酸素の含有量がより多いと、結果としてＳｉ
Ｏ□への変換の間に厚さの損失が少なくなり、それ故に
より薄い樹脂ガラス膜が初めに被覆され得る。
５、溶剤を取り除くためにホットプレイド上で低温ベー
ク（８０°Ｃ）する。
６、電子ビームを照射する。
樹脂ガラスはネガティブな電子ビーム・レジストである
。
第２図に示されているように幅広い凹所のみを照射する
。
２５ｋｅＶの電子ビーム加速で、２０μク一ロン／Ｃ１
１１以上の量が必要である。
７、アセトン又は用いる樹脂ガラスに依存する同様の溶
剤中で現像する。
第３図参照。８．０２雰囲気中、約６００℃の炉内で加
熱することにより樹脂ガラスをＳｉＯ２へ変換する。
９ａ、樹脂ガラスの第２の薄い層（〜２μｍ）を適用す
る。
・・・・・・５ｉ０２へ変換する。又は９ｂ、熱分解Ｓ
ｉｎ、の薄い層（〜２μｍ）を付着する。
第４図に示されているように、この段階で表面は平らな
５ｉ０２であるべきだ。
１０、 ＣＦ４又はＨ２−ＣＦ、プラズマ中でのＳｉ表
面への後方食刻により、第５図に示されているように平
らな酸化物分離を生じる。
本発明のプロセスは、樹脂ガラスを電子ビームのレジス
ト及び深い凹所用の酸化物分離として用いることを結合
させた点が独特である。
幅広い凹所は別々に充てんされるので、本発明のプロセ
スは凹所に独立に平らな表面を提供する。
この深い凹所分離プロセスに用いるために、５つの商業
的に利用できるポリシロキサンが評価された。
最も適用可能な物質は、ｌ）ｏｗ−Ｃｏｒｎｉｎｇ８０
５である。
しかしながら、全ての物質は本発明のプロセスで機能す
る。
これらの物質量の主な違いは、それらの電子ビーム感度
及び次の現像の間の厚さの損失である。
以下、各物質に対するプロセスが述べられる。
全てのポリシロキサンは用いる前にろ過された。
１．０μ扉の細孔の大きさの銀フィルターが、ミリの大
きさの細孔で圧力調節されたろ過装置内で用いられた。
購入した全ての物質は、良質の膜を得るために取り除か
なければならない粒子及びゲルを多量に含んでいた。
以下述べられる全てのプロセスでは、凹所はＳｉウェハ
中に画成されているものと仮定する。
反応性イオン食刻、スパッタ食刻又はイオン・ミリング
の技術のような数多くのＳｉ凹所を食刻するためのプロ
セスが存在する。
凹所が食刻された後、熱酸化物及びシリコン窒化物の薄
い層が付着される。
シリコン窒化物の目的は、イオン性の汚染に対する障壁
又はゲッタとしてである。
熱酸化物は、Ｓｉウエハヘシリコン窒化物膜を付着する
ために必要である。
凹所の深さは４．０μ扉であるとすると仮定する。
浅い凹所に対しては、樹脂ガラスのより薄い層が用いら
れるであろう。
これは、ウェハを被覆する前にスピン速度を増加するこ
と又はポリシロキサンを希釈することにより達成され得
る。
Ｉ Ｄｏｗ−Ｃｏｒｎｉｎｇ ８０５ １、 ＨＭＤＳ（ｈｅｘａｍｅｔｈｙｄｉｓｉｌａｚ
ａｎｅ）をウェハへ適用する。
３０秒後に、３０秒の間２００Ｏｒｐｍのドウエル（ｄ
ｗｅｌｌ ）・タイムのスピンを行なう。
ＨＭＤＳは付着促進として働らく。２、 Ｄｏｗ−Ｃ
ｏｒｎｉｎｇ ８０５ポリシロキサンを適用する。
ウェハを完全に水に浸す。３０秒のドウエル・タイムの
後に、３００秒間、２０００ｒｐｍでウェハをスピンす
る。
３、４５秒間、１００℃のホットプレイド上でウェハを
ベークする。
４、２０μクーロン／−の電子ビームを照射する。
５、アセトン中で２０秒現像する。
それから水／アセトン（１：１のＨ２０／アセトン）で
急冷する。
６、 １５分間、２００℃のホットプレ・イト上でベー
クする。
７、６０分間、０２雰囲気中、６００℃の炉の中で、最
終的なＳｉＯ２への変換が行なわれる。
上記プロセスについて少し説明する。
ベーク時間は１００℃で３０分から６０分まで変えられ
、良くてきれいな現像がさらに得られる。
最初に１００℃で９０分間ベークすることにより、樹脂
を現像することができなくなる。
また１２０℃以上のベーキングは、樹脂のアセトン中で
の現像を不可能にしてしまうが、しかし１０分間の長い
現像サイクルが、樹脂がこの段階になると、ＮＭＰ中で
得られる。
より強い電子ビーム照射により、現像後わずかに厚さの
損失が少なくなるが、しかし２０μクーロン／ｃｒ７ｔ
の照射で十分である。
次の溶剤が可能な現像液として調べられた。
即チ、キシレン、トルエン、ｎ−ブチル・アセテート（
ＮＢＡ）、イソプロパツール、メタノール、アセトン、
ｎ−メチル・ピロリディノン（ＮＭＰ）である。
キシレン、トルエン及びＮＢＡでは、２０μクーロン／
ｃｙｓｔの電子ビーム照射の後に、パターンの現像が起
こる。
しかしながら、得られたパターンは現像液としてアセト
ンを用いた場合程、はっきりと画成されなかった。
８、平坦化ステップは、（ａ）さらに樹脂ガラスを用い
て行なう場合と（ｂ）ＣＶＤ Ｓ、ｉｏ２を用いて行
なう場合とがある。
８（ａ）希釈された溶剤ＤＣ８０５（ＤＣ８０５：キシ
レンが５：１）を適用し、３０秒のドウエル・タイム後
、３０秒間、４０００ ｒｐｍでスピンする。
１５分間、１００℃のホットプレイド上でベークする。
１５分間、２００°Ｃのホットプレイド上でベークする
。
６０分間６００℃の炉（０２）内でベークする。
１３．５６ＭＨｚ 、０．２５ワツト／ｃｒｉｔ 、
２０ミリトールのＣＦ４でダイオード・システム内で反
応性イオン食刻する。
８（ｂ）上記と同様に、２．ＯＩＪ、ｍのＣｖＤ−８ｉ
Ｏ２を付着し、ＲＩＥ後方食刻する。
ＩＩ Ｇｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ Ｓ
Ｒ１２４１、ＨＭＤＳをウェハへ適用する。
３０秒のドウエル・タイム後、３０秒間、２００ Ｏｒ
ｐｍでスピンする。
２、ＧＥ−８Ｒ１２４ポリシロキサンヲウエハヘ適用す
る。
３０秒のドウエル・タイム後、３０秒間、２０００ｒｐ
ｍでスピンする。
３、４５分間、１００℃のホットプレイド上でベークす
る。
４、２０μクーロン／歴の電子ビームを照射する。
５、１５秒間、アセトン中で現像する。
それから水／アセトン（１：１）で急冷し、Ｎ２を送風
して乾燥する。
６、１５分間、２００℃のホットプレイド上でベータす
る。
７、６０分間、０□雰囲気中、６００℃の炉の中で最終
的なＳ ｉ０２への変換が行なわれる。
８、 ＤＣ８０５について示したのと同じである。
ベーク時間は、３０乃至９０分の間であれば問題になら
ない。
最初のベータ温度は、樹脂の現像に影響を及ぼすことな
く１２５℃までまた上げることができる。
しかしながら、１２０分間、１２５℃でベークされた物
質では現像の損失が生じる。
また、２００℃まで上げることにより、その結果パター
ンの現像が不可能になる。
ｍ Ｇｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ Ｓ Ｒ
１２５ＳＲ１２４及び１２５のプロセス・ステップは同
じである。
違いは、ポリシロキサンの固体含有量及び溶剤システム
であり、その結果、わずかに異なる膜の厚さを生じる。
（２００℃のベーク後、５Ｒ１２４は５．８μｍの厚さ
に一方ＳＲＩ ２５は４．８μｍの厚さになる。
）他のもう１つの違いは、物質の許容及び現像可能な臨
界温度及び時間である。
５Ｒ１２５は、もし最初に１００８０４５分以上長くベ
ークされると現像され得ない。
Ｎ Ｏｗｅｎｓ−１１１ｉｎｏｉｓ ６５０この物
質は固体の形をしているので、溶液に溶さなければなら
ない。
これは数多くの溶剤に溶ける。
次のプロセスのためにＮ−ブチル・アセテートに５０％
溶かした溶液を用いた。
１、’ＨＭＤＳをウェハへ適用する。
３０秒のドウエル・タイムの後、３０秒間、２０００
ｒｐｍでスピンする。
２．０Ｉ−６５０の５０％溶液を適用する。
３０秒のドウエル・タイムの後、３０秒間、２０００ｒ
ｐｍでスピンする。
３、１０分間、８０℃のホットプレイド上でベークする
。
４、２０μクーロン／瀝の電子ビームを照射する。
５、２０秒間、アセトン中で現像し、それから水／アセ
トンにより急冷し、Ｎ２を送風して乾燥する。
６、１５分間、２００℃のホットプレイド上でベークす
る。
７、６０分間、０２雰囲気中、６００℃の炉で最終的な
変換を行なう。
８、前記と同じ。
Ｏｗｅｎｓ−１１１ｉｎｏｉｓ ６５０樹脂は、最初
のベークに対して非常に敏感である。
８０℃で３０分間ベークされるなら、樹脂は、電子ビー
ムの照射後には適当に現像されない。
また１００℃でのベーキングは、結果として樹脂を現像
しない。
低温ベークにより電子ビームの照射前に、樹脂膜は非常
に不安定な状態になるので、数多くのシェルフライフ（
ｓｈｅｌｆ １ｉｆｅ）又はエイジング効果（ａｇｉｎ
ｇｅｆｆｅｃｔｓ ）が観察された。
この物質により得られた結果は、再生するのが最も困難
なことであった。
膜が古くなると、それらの現像時間が増加し、またエイ
ジングが起こる周囲の状況に大きく依存することが示さ
れる。
Ｖ Ｄｏｗ−Ｃｏｒｎｉｎｇ ６４９この物質は溶
液である。
プロセスは、８０℃でわずかに長いベーク時間、耐える
ことができることを除いては０−Ｉ６５０物質の場合と
同じである。
最初に８０℃で４５分間までベークすることにより、パ
ターンの良い現像が生じる。
また、この物質を現像するのに最も良い溶剤は、ＮＭＰ
であり約３０秒間これを用いて、それから水でリンスし
て乾燥する。
調べた５つの商業的に利用できるポリシロキサンについ
てのプロセスを述べた。
利用できるより多くのポリシロキサンが存在する。
本発明は使用した物質に限定されるものではない。
また、樹脂を現像するために用いる溶剤は、十分に調べ
られていない。
より良い現像剤もまた見出し得る。実施例として容易に
利用できしかも操作が容易である物質（ポリシロキサン
及び溶剤の両方）を用いて実施する適用例を示した。
【図面の簡単な説明】
第１乃至第５図は、本発明による平らで深い酸化物分離
のプロセスの各段階における、半導体構造体の１部分の
各々概略断面図である。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板表面に凹所を形成し、上記基板表面及び
    上記凹所表面に薄い絶縁層を形成し、上記基板の表面及
    び上記凹所内に樹脂ガラスを付着し、上記基板を低温ベ
    ークし、上記凹所内の樹脂ガラスに電子ビームを照射し
    、上記基板上の樹脂ガラスを現像し、上記凹所内の樹脂
    ガラスを酸化物へ変換するために上記基板を酸素中で加
    熱し、上記基板上に酸化物層を形成することを含む酸化
    物分離プロセス。 ２ 上記加熱の後に上記基板上に樹脂ガラスの薄い第２
    層を適用し、上記第２層を酸化物へ変換することによっ
    て上記酸化物層を形成する特許請求の範囲第１項記載の
    酸化物分離プロセス。
JP55090785A 1979-09-10 1980-07-04 酸化物分離プロセス Expired JPS5851422B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/073,593 US4222792A (en) 1979-09-10 1979-09-10 Planar deep oxide isolation process utilizing resin glass and E-beam exposure

Publications (2)

Publication Number Publication Date
JPS5640261A JPS5640261A (en) 1981-04-16
JPS5851422B2 true JPS5851422B2 (ja) 1983-11-16

Family

ID=22114622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55090785A Expired JPS5851422B2 (ja) 1979-09-10 1980-07-04 酸化物分離プロセス

Country Status (4)

Country Link
US (1) US4222792A (ja)
EP (1) EP0025129A3 (ja)
JP (1) JPS5851422B2 (ja)
CA (1) CA1142272A (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307180A (en) * 1980-08-22 1981-12-22 International Business Machines Corp. Process of forming recessed dielectric regions in a monocrystalline silicon substrate
DE3164742D1 (en) * 1980-09-22 1984-08-16 Tokyo Shibaura Electric Co Method of smoothing an insulating layer formed on a semiconductor body
DE3170644D1 (en) * 1980-11-29 1985-06-27 Toshiba Kk Method of filling a groove in a semiconductor substrate
EP0061855B1 (en) * 1981-03-20 1985-08-14 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
CA1165014A (en) * 1981-04-13 1984-04-03 Kei Kurosawa Method for manufacturing semiconductor device
US4374011A (en) * 1981-05-08 1983-02-15 Fairchild Camera & Instrument Corp. Process for fabricating non-encroaching planar insulating regions in integrated circuit structures
US4493740A (en) * 1981-06-01 1985-01-15 Matsushita Electric Industrial Company, Limited Method for formation of isolation oxide regions in semiconductor substrates
US4472874A (en) * 1981-06-10 1984-09-25 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming planar isolation regions having field inversion regions
JPS57204148A (en) * 1981-06-10 1982-12-14 Toshiba Corp Manufacture of semiconductor device
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
US4544576A (en) * 1981-07-27 1985-10-01 International Business Machines Corporation Deep dielectric isolation by fused glass
DE3279874D1 (en) * 1981-08-21 1989-09-14 Toshiba Kk Method of manufacturing dielectric isolation regions for a semiconductor device
US4385975A (en) * 1981-12-30 1983-05-31 International Business Machines Corp. Method of forming wide, deep dielectric filled isolation trenches in the surface of a silicon semiconductor substrate
JPS58164238A (ja) * 1982-03-24 1983-09-29 Fujitsu Ltd 半導体装置の製造方法
JPS59123266A (ja) * 1982-12-28 1984-07-17 Toshiba Corp Ｍｉｓトランジスタ及びその製造方法
JPS59189634A (ja) * 1983-04-13 1984-10-27 Matsushita Electronics Corp 絶縁皮膜の形成方法
US4600624A (en) * 1983-09-20 1986-07-15 International Business Machines Corporation Composite insulator structure
US4601939A (en) * 1983-09-20 1986-07-22 International Business Machines Corporation Composite insulator structure
US4456501A (en) * 1983-12-22 1984-06-26 Advanced Micro Devices, Inc. Process for dislocation-free slot isolations in device fabrication
US4654113A (en) * 1984-02-10 1987-03-31 Fujitsu Limited Process for fabricating a semiconductor device
JPS61234545A (ja) * 1985-04-04 1986-10-18 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体基板のセグメントを絶縁分離する方法
US4576834A (en) * 1985-05-20 1986-03-18 Ncr Corporation Method for forming trench isolation structures
FR2588418B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
FR2588417B1 (fr) * 1985-10-03 1988-07-29 Bull Sa Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
US4723978A (en) * 1985-10-31 1988-02-09 International Business Machines Corporation Method for a plasma-treated polysiloxane coating
US4732841A (en) * 1986-03-24 1988-03-22 Fairchild Semiconductor Corporation Tri-level resist process for fine resolution photolithography
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US4842675A (en) * 1986-07-07 1989-06-27 Texas Instruments Incorporated Integrated circuit isolation process
US4717448A (en) * 1986-10-09 1988-01-05 International Business Machines Corporation Reactive ion etch chemistry for providing deep vertical trenches in semiconductor substrates
US4983545A (en) * 1987-03-20 1991-01-08 Nec Corporation Planarization of dielectric films on integrated circuits
US4980311A (en) * 1987-05-05 1990-12-25 Seiko Epson Corporation Method of fabricating a semiconductor device
KR930000293B1 (ko) * 1987-10-26 1993-01-15 마쯔시다덴기산교 가부시기가이샤 미세패턴형성방법
US4981530A (en) * 1988-11-28 1991-01-01 International Business Machines Corporation Planarizing ladder-type silsesquioxane polymer insulation layer
US4996165A (en) * 1989-04-21 1991-02-26 Rockwell International Corporation Self-aligned dielectric assisted planarization process
US5043789A (en) * 1990-03-15 1991-08-27 International Business Machines Corporation Planarizing silsesquioxane copolymer coating
US5448111A (en) * 1993-09-20 1995-09-05 Fujitsu Limited Semiconductor device and method for fabricating the same
US5308786A (en) * 1993-09-27 1994-05-03 United Microelectronics Corporation Trench isolation for both large and small areas by means of silicon nodules after metal etching
US5294562A (en) * 1993-09-27 1994-03-15 United Microelectronics Corporation Trench isolation with global planarization using flood exposure
KR950034673A (ko) * 1994-04-20 1995-12-28 윌리엄 이. 힐러 로우-케이 유전체를 사용하는 트랜지스터 분리 방법 및 장치
US5456952A (en) * 1994-05-17 1995-10-10 Lsi Logic Corporation Process of curing hydrogen silsesquioxane coating to form silicon oxide layer
US5459096A (en) * 1994-07-05 1995-10-17 Motorola Inc. Process for fabricating a semiconductor device using dual planarization layers
US5518950A (en) * 1994-09-02 1996-05-21 Advanced Micro Devices, Inc. Spin-on-glass filled trench isolation method for semiconductor circuits
US6607991B1 (en) 1995-05-08 2003-08-19 Electron Vision Corporation Method for curing spin-on dielectric films utilizing electron beam radiation
MY113904A (en) * 1995-05-08 2002-06-29 Electron Vision Corp Method for curing spin-on-glass film utilizing electron beam radiation
US6652922B1 (en) * 1995-06-15 2003-11-25 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
US5952243A (en) * 1995-06-26 1999-09-14 Alliedsignal Inc. Removal rate behavior of spin-on dielectrics with chemical mechanical polish
US6465865B1 (en) 1996-01-05 2002-10-15 Micron Technology, Inc. Isolated structure and method of fabricating such a structure on a substrate
US6110798A (en) * 1996-01-05 2000-08-29 Micron Technology, Inc. Method of fabricating an isolation structure on a semiconductor substrate
KR100246779B1 (ko) 1996-12-28 2000-03-15 김영환 반도체 소자의 스핀 온 글라스막 형성방법
US6153525A (en) * 1997-03-13 2000-11-28 Alliedsignal Inc. Methods for chemical mechanical polish of organic polymer dielectric films
US6080526A (en) * 1997-03-24 2000-06-27 Alliedsignal Inc. Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
US6333274B2 (en) 1998-03-31 2001-12-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a seamless shallow trench isolation step
US6469390B2 (en) 1999-01-26 2002-10-22 Agere Systems Guardian Corp. Device comprising thermally stable, low dielectric constant material
US6174801B1 (en) * 1999-03-05 2001-01-16 Taiwan Semiconductor Manufacturing Company E-beam direct writing to pattern step profiles of dielectric layers applied to fill poly via with poly line, contact with metal line, and metal via with metal line
US6204201B1 (en) 1999-06-11 2001-03-20 Electron Vision Corporation Method of processing films prior to chemical vapor deposition using electron beam processing
US6380047B1 (en) * 1999-08-10 2002-04-30 Advanced Micro Devices, Inc. Shallow trench isolation formation with two source/drain masks and simplified planarization mask
US6746969B2 (en) * 2000-10-20 2004-06-08 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
KR100389929B1 (ko) * 2001-07-28 2003-07-04 삼성전자주식회사 트렌치 소자분리막을 구비하는 ｓｏｉ 소자 및 그 제조 방법
KR100428805B1 (ko) * 2001-08-09 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
AU2002331074A1 (en) * 2001-08-13 2003-03-03 Honeywell International Inc. Providing photonic control over wafer borne semiconductor devices
US20030148019A1 (en) * 2001-11-19 2003-08-07 Hwang Byung Keun Compositions and methods for forming dielectric layers using a colloid
US6784076B2 (en) 2002-04-08 2004-08-31 Micron Technology, Inc. Process for making a silicon-on-insulator ledge by implanting ions from silicon source
US6828211B2 (en) * 2002-10-01 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control
JP2006286720A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 半導体装置およびその製造方法
JP2009093758A (ja) * 2007-10-10 2009-04-30 Shin Etsu Chem Co Ltd 磁気記録媒体用シリコン基板の製造方法および磁気記録媒体
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
CN111430294B (zh) * 2020-05-20 2023-02-10 合肥晶合集成电路股份有限公司 沟槽隔离结构的制作方法、半导体器件
CN111584419B (zh) * 2020-05-20 2023-06-16 合肥晶合集成电路股份有限公司 沟槽隔离结构的形成方法及沟槽隔离结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3575740A (en) * 1967-06-08 1971-04-20 Ibm Method of fabricating planar dielectric isolated integrated circuits
US3834939A (en) * 1970-02-19 1974-09-10 Ibm Method of forming doped silicon oxide layers on substrates and paint-on compositions useful in such methods
US3832202A (en) * 1972-08-08 1974-08-27 Motorola Inc Liquid silica source for semiconductors liquid silica source for semiconductors
US3966577A (en) * 1973-08-27 1976-06-29 Trw Inc. Dielectrically isolated semiconductor devices
US3892608A (en) * 1974-02-28 1975-07-01 Motorola Inc Method for filling grooves and moats used on semiconductor devices
US3998673A (en) * 1974-08-16 1976-12-21 Pel Chow Method for forming electrically-isolated regions in integrated circuits utilizing selective epitaxial growth
DE2506457C3 (de) * 1975-02-15 1980-01-24 S.A. Metallurgie Hoboken-Overpelt N.V., Bruessel Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht
US3985597A (en) * 1975-05-01 1976-10-12 International Business Machines Corporation Process for forming passivated metal interconnection system with a planar surface
US4004044A (en) * 1975-05-09 1977-01-18 International Business Machines Corporation Method for forming patterned films utilizing a transparent lift-off mask
US4104086A (en) * 1977-08-15 1978-08-01 International Business Machines Corporation Method for forming isolated regions of silicon utilizing reactive ion etching
US4139442A (en) * 1977-09-13 1979-02-13 International Business Machines Corporation Reactive ion etching method for producing deep dielectric isolation in silicon

Also Published As

Publication number Publication date
CA1142272A (en) 1983-03-01
US4222792A (en) 1980-09-16
JPS5640261A (en) 1981-04-16
EP0025129A3 (de) 1981-07-22
EP0025129A2 (de) 1981-03-18

Similar Documents

Publication Publication Date Title
JPS5851422B2 (ja) 酸化物分離プロセス
EP0084635B1 (en) Method of forming a wide deep dielectric filled isolation trench in the surface of a silicon semiconductor substrate
US4274909A (en) Method for forming ultra fine deep dielectric isolation
US5518950A (en) Spin-on-glass filled trench isolation method for semiconductor circuits
US4493740A (en) Method for formation of isolation oxide regions in semiconductor substrates
JPS6072268A (ja) バイポ−ラ・トランジスタ構造の製造方法
JPH0548617B2 (ja)
US3874919A (en) Oxidation resistant mask layer and process for producing recessed oxide region in a silicon body
JP3414590B2 (ja) 半導体装置の製造方法
US4696095A (en) Process for isolation using self-aligned diffusion process
JP2953447B2 (ja) 溝分離型半導体装置の製造方法
US4662986A (en) Planarization method and technique for isolating semiconductor islands
JP2000100926A (ja) 半導体装置の製造方法及び半導体装置
US3615940A (en) Method of forming a silicon nitride diffusion mask
JPH0729971A (ja) 半導体装置の製造方法
JPH0313745B2 (ja)
KR100399972B1 (ko) 반도체장치의소자분리막형성방법
JPS5939042A (ja) 半導体装置の製造方法
JPH0656866B2 (ja) 半導体素子分離領域の形成方法
JPS5931215B2 (ja) 絶縁層の形成方法
JPH0215650A (ja) 半導体装置及びその製造方法
JPS5950540A (ja) 半導体装置の製造方法
KR940005720B1 (ko) 반도체 장치의 소자분리 제조방법
KR940009578B1 (ko) 반도체 장치 및 그 제조방법
EP0197422A2 (en) Resin glass filled deep trench isolation