KR100246779B1 - 반도체 소자의 스핀 온 글라스막 형성방법 - Google Patents

반도체 소자의 스핀 온 글라스막 형성방법 Download PDF

Info

Publication number
KR100246779B1
KR100246779B1 KR1019960074981A KR19960074981A KR100246779B1 KR 100246779 B1 KR100246779 B1 KR 100246779B1 KR 1019960074981 A KR1019960074981 A KR 1019960074981A KR 19960074981 A KR19960074981 A KR 19960074981A KR 100246779 B1 KR100246779 B1 KR 100246779B1
Authority
KR
South Korea
Prior art keywords
sog film
film
electron beam
energy
semiconductor device
Prior art date
Application number
KR1019960074981A
Other languages
English (en)
Other versions
KR19980055745A (ko
Inventor
홍상기
전상호
권혁진
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960074981A priority Critical patent/KR100246779B1/ko
Priority to GB9727073A priority patent/GB2320808B/en
Priority to US08/997,911 priority patent/US6689701B1/en
Priority to JP37026297A priority patent/JP3390647B2/ja
Priority to TW086119833A priority patent/TW372334B/zh
Publication of KR19980055745A publication Critical patent/KR19980055745A/ko
Application granted granted Critical
Publication of KR100246779B1 publication Critical patent/KR100246779B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 금속층간 평탄화막인 SOG막을 전자 빔방식으로 소성(Curing)할 때 문턱전압(Threshould Voltage)의 쉬프트(Shift)가 발생하여 소자의 전기적 특성을 저하시키는 것을 방지하기 위하여, 전자 빔의 에너지와 주입량을 적정한 수준으로 제어하는 방법이 개시된다.

Description

반도체 소자의 스핀 온 글라스막 형성방법
본 발명은 반도체 소자의 스핀 온 글라스(Spin On Glass ; 이하 SOG라 칭함)막 형성방법에 관한 것으로, 특히 금속층간 평탄화막인 SOG막을 효과적으로 소성(Curing)할 수 있는 반도체 소자의 SOG막 형성방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정에서 금속층간 평탄화막으로 SOG막이 널리 사용되고 있다. SOG막은 도포공정과 소성공정으로 형성된다. SOG막을 소성하는 방법에는 반응로(Furnace)를 이용하는 방법과 전자 빔(Electron Beam)을 이용하는 방법 등이 있다.
상기한 전자 빔을 이용하는 방법은 전자를 고에너지(10kV 이상)로 가속시킨 후 SOG막에 주입하여 SOG막을 소성시키는 방법으로, 주입시 전자와 SOG원자들간의 충돌에 의해 발생하는 열과 충돌에너지에 의해 SOG가 견고하게 된다. 전자 빔을 이용한 소성공정은 기존의 반응로를 통한 소성공정에 비해 수분제거 효과가 탁월하고 SOG막의 구조도 치밀하게 만들어 줄 수 있으므로, 향후 반응로에 의한 소성공정을 대체할 수 있는 소성방법으로 예상되고 있다.
종래 전자 빔을 이용한 소성공정은 10kV 이상의 높은 에너지의 전자빔을 이용하므로 소성공정 후에 문턱 전압(Threshould Voltage)의 쉬프트(Shift)가 발생하거나, 소성공정시 에너지가 너무 낮게 주입되어 충분한 소성이 되지 않는 문제점이 발생한다.
따라서, 본 발명은 전자 빔의 에너지와 주입되는 전자의 양을 적절히 조절하여 문턱전압의 쉬프트가 발생되는 것을 방지할 수 있는 방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 반도체 소자의 SOG막 형성방법에 있어서, 금속배선이 형성되어 있는 실리콘 기판상에 산화막을 형성하는 단계와, 상기 산화막상에 SOG막을 도포하는 단계와, 상기 도포된 SOG막을 6 내지 7kV 에너지 및 전자의 주입량이 적어도 3000uC/㎠인 전자 빔을 이용하여 소성공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
제1도는 본 발명에 따른 반도체 소자의 SOG막 형성방법을 설명하기 위한 소자의 단면도.
제2(a)도 내지 제2(c)도는 반응로(Furnace)와 전자 빔방식 감각으로 SOG막을 소성할 때 SOG막의 수축현상을 보여주는 사진.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 금속배선
3 : 산화막 4 : SOG막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도는 금속배선(2)이 형성되어 있는 실리콘기판(1)상에 산화막(3) 및 SOG막(4)을 순차적으로 형성하고, 형성된 SOG막(4)을 전자 빔을 이용하여 소성하는 것이 도시된다. 이때, 전자 빔을 이용한 소성공정은 6내지 7kV 범위의 에너지와 3000uC/㎠ 이상의 전자 주입량으로하여 실시된다. 에너지를 6 내지 7kV로 하므로서 문턱전압의 쉬프트가 발생되는 것이 방지되고, 전자주입량을 3000uC/㎠ 이상으로 하므로서 충분한 양의 전자가 SOG막(4)에 주입되어 SOG막(4)에 주입되어 SOG막(4)의 구조가 치밀하게 된다.
아래 표는 16M DRAM에서 전자 주입깊이를 좌우하는 공정인 주입에너지(가속에너지)에 따라 문턱전압의 변화율을 나타낸 것이다.
표에서와 같이 에너지 8kV 이상에서는 문턱전압의 변화가 급격히 증가하는 것을 알 수 있으나 7kV 이하에서는 5%이하로 큰 문제가 없는 것으로 나타났다. 또한 에너지가 너무 낮게 되면 전자가 주입되는 깊이가 얕아져 SOG박막의 바닥부분까지 충분한 소성이 되지 않는 문제가 발생할 수 있다.
따라서, 문턱 전압의 변화를 방지하는 동시에 SOG막의 소성도 충분히 될수 있도록 적정한 수준의 에너지를 선택하여야 한다. 적정 에너지를 얻기 위해 상기 표의 실험 결과를 참조하면 6 내지 7kV일 때 SOG막의 바닥부분가지 충분한 소성이 이루어지고 실리콘기판까지 전자가 침투하지 않는다는 것을 확인할 수 있었다. 이때 전자의 주입량은 3000uC/㎠ 이상으로하여 충분한 양의 전자가 주입되도록 한다.
제2(a)도 내지 제2(c)도는 반응로(Furnace)와 전자 빔방식 각각으로 SOG막을 소성할 때 SOG막의 수축(Shrinkage)현상을 보여주는 사진이다.
제2(a)도 내지 제2(c)도는 실리콘기판상에 제1층간절연막, SOG막 및 제2층간절연막을 각각 1000Å, 8500Å 및 6000Å의 두께로 순차적으로 형성한 후 비아 홀(Via Hole)을 형성한 상태를 SEM장비로 찍은 단면사진이다.
제2(a)도는 반응로(Furnace)에서 소성한 경우 비아 홀 양측벽에 SOG막의 수축(Shrinkage)에 의해 양측벽의 휨(Bowing)현상을 나타낸 단면사진이다.
제2(b)도는 5kV의 에너지가 인가된 전자 빔으로 소성한 경우 비아 홀 바닥 부분에 약간의 휨만이 있는 상태를 나타낸 단면 사진이다.
제2(c)도는 6kV의 에너지가 인가된 전자 빔으로 소성한 경우 비아 홀에 휨 현상이 전혀 나타나지 않은 상태의 단면사진이다.
상기와 같은 실험결과를 유추해 볼 때 6kV 이상의 에너지가 인가된 전자 빔 소성시 SOG막의 바닥가지 충분한 소성이 이루어짐을 알 수 있다.
상술한 바와같이 전자 빔 방식으로 SOG막 소성 후에 발생하는 문턱 전압의 변화를 방지하기 위하여 전자 빔의 에너지를 6 내지 7kV로하고 전자의 주입량을 3000uC/㎠ 이상으로하여 SOG막을 소성한다. 그 결과 SOG막의 수분제거 효과가 탁월하고 문턱전압의 변화를 방지할 수 있으며, 비아 홀에 휨 현상이 발생되지 않아 소자의 신뢰성 향상 및 수율증대의 효과가 있다.

Claims (1)

  1. 반도체 소자의 SOG막 형성방법에 있어서, 금속배선이 형성되어 있는 실리콘 기판상에 산화막을 형성하는 단계와, 상기 산화막상에 SOG막을 도포하는 단계와, 상기 도포된 SOG막을 6 내지 7kV 에너지 및 전자의 주입량이 적어도 3000uC/㎠인 전자 빔을 이용하여 소성공정을 실시하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 SOG막 형성방법.
KR1019960074981A 1996-12-28 1996-12-28 반도체 소자의 스핀 온 글라스막 형성방법 KR100246779B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960074981A KR100246779B1 (ko) 1996-12-28 1996-12-28 반도체 소자의 스핀 온 글라스막 형성방법
GB9727073A GB2320808B (en) 1996-12-28 1997-12-23 Method of forming a spin on glass film of a semiconductor device
US08/997,911 US6689701B1 (en) 1996-12-28 1997-12-24 Method of forming a spin on glass film of a semiconductor device
JP37026297A JP3390647B2 (ja) 1996-12-28 1997-12-26 半導体素子のスピンオンガラス膜形成方法
TW086119833A TW372334B (en) 1996-12-28 1997-12-27 Spin on glass film forming method on integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074981A KR100246779B1 (ko) 1996-12-28 1996-12-28 반도체 소자의 스핀 온 글라스막 형성방법

Publications (2)

Publication Number Publication Date
KR19980055745A KR19980055745A (ko) 1998-09-25
KR100246779B1 true KR100246779B1 (ko) 2000-03-15

Family

ID=19491722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074981A KR100246779B1 (ko) 1996-12-28 1996-12-28 반도체 소자의 스핀 온 글라스막 형성방법

Country Status (5)

Country Link
US (1) US6689701B1 (ko)
JP (1) JP3390647B2 (ko)
KR (1) KR100246779B1 (ko)
GB (1) GB2320808B (ko)
TW (1) TW372334B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480232B1 (ko) * 2000-12-14 2005-04-06 주식회사 하이닉스반도체 반도체 소자의 비트라인 콘택홀 형성방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4222792A (en) * 1979-09-10 1980-09-16 International Business Machines Corporation Planar deep oxide isolation process utilizing resin glass and E-beam exposure
JP2599714B2 (ja) 1987-04-20 1997-04-16 富士通株式会社 半導体装置の製造方法
JPH01102942A (ja) 1987-10-16 1989-04-20 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH02152258A (ja) 1988-12-05 1990-06-12 Kawasaki Steel Corp Ｌｓｉ用中間酸化膜の製造方法
US5192697A (en) 1992-01-27 1993-03-09 Chartered Semiconductor Manufacturing Pte Ltd. SOG curing by ion implantation
US5376586A (en) * 1993-05-19 1994-12-27 Fujitsu Limited Method of curing thin films of organic dielectric material
MY113904A (en) * 1995-05-08 2002-06-29 Electron Vision Corp Method for curing spin-on-glass film utilizing electron beam radiation
US6652922B1 (en) * 1995-06-15 2003-11-25 Alliedsignal Inc. Electron-beam processed films for microelectronics structures
US5952243A (en) * 1995-06-26 1999-09-14 Alliedsignal Inc. Removal rate behavior of spin-on dielectrics with chemical mechanical polish
US5759906A (en) * 1997-04-11 1998-06-02 Industrial Technology Research Institute Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits

Also Published As

Publication number Publication date
JPH10199876A (ja) 1998-07-31
TW372334B (en) 1999-10-21
GB2320808A8 (en) 1998-08-03
GB2320808A (en) 1998-07-01
US6689701B1 (en) 2004-02-10
KR19980055745A (ko) 1998-09-25
GB9727073D0 (en) 1998-02-18
JP3390647B2 (ja) 2003-03-24
GB2320808B (en) 2001-10-17

Similar Documents

Publication Publication Date Title
CN101882619A (zh) 半导体器件及其制造方法
US4631248A (en) Method for forming an electrical contact in an integrated circuit
GB2314676A (en) Method for forming shallow junction of a semiconductor device
KR100246779B1 (ko) 반도체 소자의 스핀 온 글라스막 형성방법
KR100571410B1 (ko) 반도체 소자의 트랜치 소자 분리막 형성 방법
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR0151184B1 (ko) 반도체 소자의 평탄화방법
KR101019699B1 (ko) 반도체 소자의 절연막 형성방법
KR100871383B1 (ko) 반도체 소자의 절연막 형성방법
KR100333365B1 (ko) 반도체 소자 및 그 제조 방법
KR100440265B1 (ko) 반도체 소자의 스핀 온 글래스막 형성 방법
KR100247481B1 (ko) 반도체 소자의 금속 콘택 형성방법
KR19990005142A (ko) 이온주입을 이용한 반도체장치의 소자분리막의 응력 감소방법 및 반도체기판의 휨 감소방법
KR100208446B1 (ko) 반도체 소자의 제조방법
KR100425998B1 (ko) 실리콘 섭스트레이트의 소자 분리 방법
KR100190382B1 (ko) 반도체소자의 소자분리막 형성방법
KR100241538B1 (ko) 반도체 소자의 비아홀 형성방법
KR100945497B1 (ko) 고밀도플라즈마 장비를 이용한 배선간의 절연막 매립방법
KR20040002014A (ko) 반도체 소자의 소자 분리막 형성 방법
KR19980037163A (ko) 금속배선층 형성방법
KR0184056B1 (ko) 에스오아이 웨이퍼 제조방법
KR100250732B1 (ko) 반도체 소자의 절연막 형성방법
KR0172264B1 (ko) 반도체 소자의 다층 금속배선 형성방법
KR100609563B1 (ko) 반도체 소자의 제조 방법
KR101007987B1 (ko) 이온 주입을 이용한 게이트 산화막 보호 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee