KR0184056B1 - 에스오아이 웨이퍼 제조방법 - Google Patents
에스오아이 웨이퍼 제조방법 Download PDFInfo
- Publication number
- KR0184056B1 KR0184056B1 KR1019950043736A KR19950043736A KR0184056B1 KR 0184056 B1 KR0184056 B1 KR 0184056B1 KR 1019950043736 A KR1019950043736 A KR 1019950043736A KR 19950043736 A KR19950043736 A KR 19950043736A KR 0184056 B1 KR0184056 B1 KR 0184056B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon
- substrate
- ions
- manufacturing
- wafer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 42
- 239000010703 silicon Substances 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- -1 silicon ions Chemical class 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 28
- 239000001301 oxygen Substances 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 5
- 230000005465 channeling Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 9
- 230000007547 defect Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 실리콘기판의 과다한 산소농도를 감소시켜 디바이스의 특성을 향상시킬 수 있는 에스오아이웨이퍼 제조방법에 관한 것으로, 실리콘기판에 상부방향으로 실리콘이온을 주입하여 비정질인 채널스톱층을 형성하는 단계와 기판에 하부방향으로 산소이온을 주입한 후 열처리를 실시함으로서 절연층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
따라서, 본 발명에서는 반도체 소자구현에 직접적으로 필요한 상부기판 내부에 산소이온에 의해 발생되는 결함을 제거할 수 있는 잇점이 있다.
Description
제1도는 본 발명에 따른 에스오아이 제조공정도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 하부기판 11 : 상부기판
12 : 채널스톱층 13 : 절연막
본 발명은 에스오아이(SOI: Silicon On Insulator)웨이퍼 제조방법에 관한 것으로, 특히 실리콘기판의 과다한 산소농도를 감소시켜 디바이스의 특성을 향상시킬 수 있는 에스오아이웨이퍼 제조방법에 관한 것이다.
에스오아이는 고속의 씨모스(CMOS: Complementary Metal Oxide Silicon)회로와 고전력 디바이스 등에 적용되는 기술로서 산소이온을 높은 에너지로 실리콘기판에 이식하여 적정한 영역에 산소이온을 주입한 후, 기판 상에 열처리를 실시함으로써 실리콘기판의 실리콘이온이 Rp(projected range) 영역을 SiO2로 변화시키고 상부 실리콘의 손상된 결정구조를 회복시킴으로써 얻어지는 기술이다. 여기에서, Rp영역은 실리콘이온이 기판 내에 침투된 영역을 의미한다.
즉, 일반적으로 실리콘기판에 소자를 형성함에 있어서, 에스오아이는 절연층(상기에서 언급한 SiO2) 상에 실리콘단결정 박막을 형성하고 그 위에 집적회로를 형성하는 기술을 말하는 것으로, 에스오아이 구조는 완전한 소자분리구조를 실현할 수 있다.
종래의 에스오아이웨이퍼의 제조방법에서는 실리콘기판 상에 상부방향으로 산소이온 주입하고, 열처리함으로써 얻는다.
따라서, 종래의 방법은 기판 상부방향으로부터 산소이온 주입이 이루어지므로 실리콘기판 표면에 상당한 양의 산소이온이 잔류하게 된다.
따라서, 격자복원을 위한 열처리 시, 이 영역에서는 완전한 SiO2가 형성되기보다는 SiO2내에 다량의 실리콘섬(silicon island) 또는 SiO2의 거대석출물이 잔류하게 되므로, 실리콘 내에 결정결함이 발생되어 반도체 소자의 전기적 특성에 좋지 않은 영향을 미치는 문제점이 있었다.
본 발명의 목적은 산소이식을 이용하는 기술에 있어서 문제가 되는 상부 실리콘층의 손상 및 상부 실리콘층에 잔류하는 산소에 의해 디바이스의 특성이 저하됨을 방지하고, SiO2막을 보다 안정적으로 형성할 수 있는 에스오아이웨이퍼 제조방법을 제공하려는 것이다.
상기 목적을 달성하고자, 본 발명의 에스오아이웨이퍼 제조방법은 실리콘기판에 상부방향으로 실리콘이온을 주입하여 비정절인 채널스톱층을 형성하는 단계와, 기판에 하부방향으로 산소이온을 주입한 후 열처리를 실시함으로써 절연층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
제1도(a)(b)(c)는 본 발명에 따른 에스오아이웨이퍼의 제조공정도이다.
이하, 도면을 참고하여 본 발명의 에스오아이웨이퍼 제조방법을 설명하면 다음과 같다.
본 발명의 에스오아이웨이퍼 제조방법은 제1aa도 와같이, 실리콘기판(10)에 기판 상부방향으로부터 실리콘이온을 주입함으로써 일정깊이의 영역을 비정질시키어 채널스톱층(12)을 형성한다.
도면에서, 화살표 표시는 실리콘이온 주입을 뜻한다.
이때, 실리콘 이온 주입 조건은 30 Kev 이상의 에너지를 가하여 실리콘이온이 1E14 atom/cm2이상 주입되도록 한다.
제1ab도는 실리콘기판 깊이에 따른 실리콘 분포를 표시한 그래프로, 실리콘 이온이 주입 시, 실리콘이온이 실리콘기판의 일정깊이의 영역에 모이게 됨으로써 채널스톱층(12)을 형성하게 된다.
그리고 제1ba도와 같이, 실리콘기판(10) 하부방향으로 산소이온을 주입하여 채널스톱층(12)에만 산소이온을 모은다. 도면에서 화살표 표시는 산소이온 주입을 뜻한다.
제1ab는 실리콘이온과 실리콘기판의 깊이와의 상관관계를 나타낸 그래프이다. 그래프에서 알 수 있듯이, 기판(10) 상부에는 산소이온이 분포되어 있지 않는다.
이때, 비정질된 채널스톱층(12)은 산소주입시 산소의 투영을 효과적으로 억제하며 산소이온을 모으는 역할을 한다.
즉, 비정질층인 채널스톱층(12)에 도달하는 산소이온은 비정질층에 의해 스케터링이 일어나 더 이상의 투영이 억제되어 산소이온이 모이게 된다.
산소이온 주입시에는 채널링이 일어나는 110 방향을 선택하여 주입한다. 그럼으로써 보다 작은 에너지로도 산소의 침투거리가 증가하게 된다.
이어서 제1도의 (c)와 같이, 기판을 열처리함으로써 절연층(13)을 형성한다.
즉, 열처리를 통해 안정한 절연층(13)을 실리콘기판 내부에 형성시켜 에스아이오층을 얻는다.
본 발명의 에스오아이웨이퍼 제조방법으로는 산소이온을 하부 실리콘기판 방향으로 주입함으로써 실리콘기판 상부의 산소농도를 감소시킬 수 있다. 따라서, 반도체 소자구현에 직접적으로 필요한 상부 실리콘기판 내부에 산소이온에 의해 발생되는 결함을 방지할 수 있는 잇점이 있다.
Claims (3)
- 에스오아이웨이퍼를 제조함에 있어서, 실리콘기판에 상부방향으로 실리콘이온을 주입하여 비정질인 채널스톱층을 형성하는 단계와, 상기 기판에 하부방향으로 산소이온을 주입한 후 열처리를 실시함으로써 절연층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 에스오아이웨이퍼 제조방법.
- 제1항에 있어서, 상기 실리콘이온 주입시 가해지는 에너지는 에스아이오층의 두께에 Rp가 위치하도록 조절된 것을 특징으로 하는 에스오아이웨이퍼 제조방법.
- 제1항에 있어서, 상기 산소이온은 채널링이 일어나는 110 방향으로 주입된 것을 특징으로 하는 에스오아이웨이퍼 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043736A KR0184056B1 (ko) | 1995-11-25 | 1995-11-25 | 에스오아이 웨이퍼 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043736A KR0184056B1 (ko) | 1995-11-25 | 1995-11-25 | 에스오아이 웨이퍼 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970030864A KR970030864A (ko) | 1997-06-26 |
| KR0184056B1 true KR0184056B1 (ko) | 1999-03-20 |
Family
ID=19435717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950043736A KR0184056B1 (ko) | 1995-11-25 | 1995-11-25 | 에스오아이 웨이퍼 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0184056B1 (ko) |
-
1995
- 1995-11-25 KR KR1019950043736A patent/KR0184056B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970030864A (ko) | 1997-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100305623B1 (ko) | 이온주입을이용한반도체장치의제조방법 | |
| WO1987004860A1 (en) | Partially dielectrically isolated semiconductor devices | |
| KR0184056B1 (ko) | 에스오아이 웨이퍼 제조방법 | |
| CN112071751B (zh) | 一种半导体器件的制造方法 | |
| JP3556407B2 (ja) | 半導体装置の製造方法 | |
| JP2700320B2 (ja) | 半導体装置の製造方法 | |
| KR0144493B1 (ko) | 불순물 접합 영역 형성방법 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| KR100244413B1 (ko) | 반도체소자의소오스/드레인형성방법 | |
| US6977207B2 (en) | Method for fabricating dual-gate semiconductor device | |
| KR100337199B1 (ko) | 반도체소자의모스펫형성방법 | |
| KR0136532B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100256813B1 (ko) | 반도체소자의 소자분리방법 | |
| KR100251989B1 (ko) | 반도체 소자 제조방법 | |
| KR100313090B1 (ko) | 반도체장치의 소오스/드레인 형성방법 | |
| KR970006261B1 (ko) | 반도체소자의 확산영역 제조방법 | |
| KR100345521B1 (ko) | 트랜지스터의 게이트 형성 방법 | |
| KR0166812B1 (ko) | 반도체소자의 격리형성방법 | |
| KR0143709B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH06151348A (ja) | 半導体装置の製造方法 | |
| KR100321753B1 (ko) | 모스트랜지스터의제조방법 | |
| KR930011499B1 (ko) | 반도체장치의 소자격리방법 | |
| KR100370118B1 (ko) | 반도체소자의웰제조방법 | |
| KR950002185B1 (ko) | 얕은 접합 현상을 가진 반도체소자 및 그 제조방법 | |
| KR20000044853A (ko) | 반도체 소자의 금속 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |