KR100256813B1 - 반도체소자의 소자분리방법 - Google Patents

Abstract

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, LOCOS 방법으로 소자분리막을 형성한 후, 소자분리막의 상층부를 식각하고 소자분리막을 습식방법으로 제거하여 실리콘기판에 홈을 형성한 다음, 열산화공정으로 실리콘기판의 상부에 열산화막을 성장시키고 다결정실리콘을 홈의 깊이만큼 증착한 후, 홈내부의 열산화막과 다결정실리콘만을 두고 기판 상부의 모든층을 제거한 다음, 전체상부구조에 열산화막을 성장시키고 전면식각하여 소자분리막을 형성하고, 남아있는 다결정실리콘을 필드플레이트로 사용하고 필드플레이트를 둘러싸는 열산화막을 필드플레이트 산화막으로 사용함으로써, 기계적인 응력 대신에 전기적인 보안을 하여 소자가 고집적화되면서 발생하는 소자분리 특성과 누설전류를 줄여 반도체소자의 신뢰도를 향상시키는 기술이다.

Description

반도체소자의 소자분리방법

제1도 내지 제9도는 본 발명의 실시예에 의한 반도체소자의 소자공정을 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 산화막 2 : 질화막

3 : 소자분리산화막 4 : 열산화막

5 : 다결정실리콘 7 : 홈

9 : 필드 플레이트 10 : 반도체기판

본 발명은 반도체소자의 소자분리방법에 관한 것으로, 특히 로코스(LOCal Oxidation of Silicon, 이하에서 LOCOS라 함) 방법으로 소자분리막을 형성한 후 소자분리막을 습식방법으로 제거하여 실리콘기판에 홈을 형성한 다음, 열산화공정으로 실리콘기판의 전면에 열산화막을 성장시키고 다결정실리콘을 홈을 메우도록 증착한 후, 홈내부의 열산화막과 다결정실리콘만을 두고 기판 상부의 모든층을 제거한 다음 전체상부구조에 열산화막을 성장시키고 전면식각하여 소자분리막을 형성하고, 남아 있는 다결정실리콘을 필드플레이트로 사용하고 필드플레이트를 둘러싸는 열산화막을 필드플레이트 산화막으로 사용함으로써, 기계적인 응력 대신에 전기적인 보안을 하여 소자가 고집적화되면서 발생하는 소자분리 특성과 누설전류를 줄여 반도체소자의 신뢰도를 향상시키는 기술이다.

고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자의 크기(dimension)를 촉소시키는 것과, 소자간에 존재하는 분리영역의 폭과 면적을 축소하는 것이 필요하며, 이 축소 정도가 셀의 크기를 좌우한다는 점에서 소자분리 기술이 메모리 셀 사이즈(memory cell size)를 결정하는 기술이라고 할 수 있다.

초기의 소자분리기술은 바이폴라 집적소자가 제조되면서 이용된 접합분리(junction isolation) 이고, 오늘날의 소자분리기술은 MOS IC, 즉 LSI 및 VLSI 등에 이용되는 절연물 분리방식의 LOCOS 방법과 기판에 홈을 형성한 후에 절연물질로 매립하는 트렌치(trench) 법이 사용되고 있다.

상기 LOCOS 기술을 미세화할 때 공정상 또는 전기적인 문제가 발생한다.

그중의 하나는, 소자분리 산화막만으로는 전기적으로 소자를 완전히 분리할 수 없다는 것이다. 그래서, 소자분리산화막을 형성하는 산화공정 직전 또는 이후에 고농도의 B 또는 BF₂이온을 소자분리 산화막의 하부에 주입시켜 격리효과를 보상해 주는데, 이 공정을 N 채널 필드 임플란트(N-channel field implant) 공정, 즉, 채널스토퍼(channel stopper) 형성공정이라고 한다.

이때 채널스토퍼로 사용되는 B 또는 BF₂는 소자분리 산화 공정중에 또는 기타 열처리 공정시에 활성영역으로 측면확산하여 활성영역이 좁아지며, 트랜지스터의 문턱전압(Vt)을 높이는 얕은 채널 효과를 일으키고, 소오스/드레인을 향해 측면 확산하여 N⁺접합과 중첩되면서 일어나는 N⁺접합 항복 전압(breakdown voltage)의 감소나, 접합누출 전류를 증대시키는 등의 문제를 일으키며, 소자분리산화막의 형성후에 채널스톱 불순물을 주입할 경우에는 고에너지의 이온주입을 하기 때문에 소자분리막의 끝부분이 손상되어 게이트 산화막의 열화를 가져올 수 있다.

또한 소자분리막의 상층부는 기판 표면과 단차가 형성되어 후속공정의 진행시 어려움이 있다.

상기한 바와같이 소자가 감소될수록 소자분리 특성이 악화되는 것을 해결하기 위하여 소자분리산화막의 두께를 증가시키면 버즈빅이 증가하여 트랜지스터의 특성을 악화시키므로 소자분리막의 두께를 증가시키는데 한계가 있다. 그래서, 이를 해결하기 위하여 트렌치법이 사용되었다.

그러나, 트렌치법을 사용하는 경우, 반도체기판을 식각하여 트렌치를 형성함으로써, LOCOS 법에 의해 형성되는 버즈빅을 감소시키고 버즈빅에 의한 단차를 없앨 수는 있지만, 기판의 손상으로 인하여 다량의 누설전류가 발생해 소자의 신뢰성을 저하시킨다.

따라서, 본 발명에서는 소자분리막의 두께를 증가시키지 않고 소자분리 특성을 개선시키기 위하여, LOCOS를 이용하여 소자분리산화막을 형성하고 소자분리산화막을 습식식각한 후, 소자분리산화막에 의해서 소실된 실리콘기판의 홈안에 산화막으로 둘러싸인 다결정실리콘층을 형성하여, 상기 다결정실리콘을 필드 플레이트로 사용함으로써, 버즈빅의 크기를 줄이기 위하여 기계적인 응력을 가하는 대신에 전기적인 보안을 하여 소자분리 특성을 개선할 뿐아니라 누설전류를 줄이는 소자분리 방법을 제공하는데 그 목적이 있다.

이상의 목적을 달성하기위한 본 발명의 특징은, LOCOS 방법으로 실리콘기판에 소자분리산화막을 형성하는 공정과, 상기 소자분리산화막을 습식방법을 제거하여 실리콘기판에 홈을 형성하는 공정과, 상기 노출된 실리콘기판 표면에 열산화막과 홈을 메우는 다결정실리콘층을 순차적으로 증착하는 공정과, 상기 다결정실리콘층을 에치백하여 상기 홈에만 다결정실리콘층을 남기고, 실리콘기판상에 노출된 열산화막을 제거하는 공정과, 상기 구조의 전표면에 열산화막을 형성시키되, 다결정실리콘에서의 산화막 성장이 단결정의 실리콘기판보다 빠르게 성장하는 것을 이용하여 성장시키는 공정과, 상기 산화막의 일정두께를 식각하여 상기 실리콘기판의 홈에 있는 다결정실리콘이 산화막으로 둘러싸여 실리콘기판과는 절연되도록 하는 공정을 포함하는 것에 있다.

이하, 본 발명에 따른 반도체소자의 소자분리 방법에 관하여 첨부도면을 참조하여 상세히 설명한다.

제1도 내지 제9도는 본 발명의 실시예에 의한 반도체소자의 소자공정을 도시한 단면도이다.

제1도는 LOCOS 공정을 진행하기 위하여 반도체기판(10)의 상부에 열산화마스크인 산화막(1)과 질화막(2)을 증착한 후, 소자분리영역을 개방한 상태이다.

제2도는 상기 노출되어있는 반도체기판(10)에 열산화 공정으로 소자분리산화막(3)을 성상시킨 것을 도시한 단면도이다. 상기 소자분리산화막(3)의 두께는 버즈빅을 공정 목표 내로 조절할 수 있을 정도로 한다.

제3도는 제2도의 공정후에 소자분리산화막(3)의 성장시 절연막 역할을 한 질화막(2) 및 산화막(1)을 제거한 것을 도시한 단면도이다.

제4도는 상기 소자분리산화막(3)을 습식식각방법으로 제거하여 실리콘기판 (10)에 홈(7)을 형성한 것을 도시한 단면도이다.

제5도는 열산화공정으로 실리콘기판(10)의 상부에 얇은 열산화막(4)을 형성한 것을 도시한 단면도이다.

제6도는 전체구조 상부에 다결정실리콘(5)을 일정한 두께로 증착한 것을 도시한 단면도이다.

제7도는 에치백 공정을 이용하여 건식식각으로 실리콘기판(10) 상부의 열산화막(4)과 같은 높이로 상기 다결정실리콘(5)을 제거한 것을 도시한 단면도이다.

제8도는 상기 홈(7) 외부의 열산화막(4)과 상기 열산화막(4)과 같은 높이의 다결정실리콘(5)을 습식 방법으로 식각하여 상기 다결정실리콘(5)으로 필드 플레이이트(9)를 형성한 것을 도시한 단면도이다. 여기서, 상기 필드 플레이트(9)는 그라운드(ground)로 바이어스(bias)하며, 그라운드된 필드 플레이트(9)는 활성영역에 가해진 전압에 의해서 나타나는 전계를 감소시켜서 소자분리 특성을 향상시킨다. 또한, 상기 열산화막(4)을 식각하지 않고 이온주입공정을 할 경우에 스크린 산화막으로서 사용될 수도 있다.

한편, 에치백공정을 이용하여 제7도 및 제8도를 한번에 실행할 수도 있다.

제9도는 열산화 공정으로 전체 구조 상부에 열산화막(4')을 성장시킨 다음, 상기 열산화막(4')을 기판에 성장된 열산화막(4')의 두께만큼 전면식각하여 홈(7)의 상부에만 열산화막(4')을 남겨놓은 것을 도시한 단면도이다. 여기서, 상기 열산화막(4')은 다결정실리콘(5)의 상부에서는 실리콘기판(10)에서보다 4배 더 잘자라기 때문에 일정두께 식각하면 다결정실리콘(5)의 상부에만 열산화막(4')이 남는다. 여기서, 필드 플레이트를 둘러싸고 있는 열산화막(4, 4')은 필드 플레이트 산화막으로 사용된다.

상기한 본 발명에 의하면, 종래기술로 소자분리산화막을 형성할 때 발생하는 버즈빅 및 누설전류 등에 의해 소자분리 특성의 악화되는 것을 방지하여 반도체소자의 신뢰성을 향상시키는 기술이다.

Claims (5)

1. LOCOS 방법으로 실리콘기판에 소자분리산화막을 형성하는 공정과, 상기 소자분리산화막을 습식방법을 제거하여 실리콘기판에 홈을 형성하는 공정과, 상기 노출된 실리콘기판 표면에 열산화막과 홈을 메우는 다결정실리콘층을 순차적으로 증착하는 공정과, 상기 다결정실리콘층을 에치백하여 상기 홈에만 다결정실리콘층을 남기고, 실리콘기판상에 노출된 열산화막을 제거하는 공정과, 상기 구조의 전표면에 열산화막을 형성시키되, 다결정실리콘에서의 산화막 성장이 단결정의 실리콘기판보다 빠르게 성장하는 것을 이용하여 성장시키는 공정과, 상기 산화막의 일정두께를 식각하여 상기 실리콘기판의 홈에 있는 다결성실리콘이 산화막으로 둘러싸여 실리콘기판과는 절연되도록 하는 공정을 포함하는 것을 특징으로하는 반도체소자의 소자분리방법.
2. 제1항에 있어서, 상기 홈의 내부에 있는 다결정실리콘을 필드 플레이트로 사용되는 것을 특징으로하는 반도체소자의 소자분리방법.
3. 제2항에 있어서, 상기 필드 플레이트는 그라운드 또는 네가티브 전압을 인가되어 절연특성을 향상시키는 것을 특징으로 하는 반도체소자의 소자분리방법.
4. 제1항에 있어서, 상기 다결정실리콘을 둘러싸는 열산화막은 필드 플레이트 산화막으로 사용되는 것을 특징으로하는 반도체소자의 소자분리방법.
5. 제1항에 있어서, 상기 다결정실리콘을 에치백할 때, 노출되는 열산화막도 함께 식각하는 것을 특징으로하는 반도체소자의 소자분리방법.