KR0144493B1 - 불순물 접합 영역 형성방법 - Google Patents

불순물 접합 영역 형성방법

Info

Publication number
KR0144493B1
KR0144493B1 KR1019950012740A KR19950012740A KR0144493B1 KR 0144493 B1 KR0144493 B1 KR 0144493B1 KR 1019950012740 A KR1019950012740 A KR 1019950012740A KR 19950012740 A KR19950012740 A KR 19950012740A KR 0144493 B1 KR0144493 B1 KR 0144493B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
junction region
impurity junction
region
forming
Prior art date
Application number
KR1019950012740A
Other languages
English (en)
Other versions
KR960042940A (ko
Inventor
이길호
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950012740A priority Critical patent/KR0144493B1/ko
Priority to TW085105912A priority patent/TW373270B/zh
Priority to US08/651,856 priority patent/US5668020A/en
Priority to JP8126134A priority patent/JP2834712B2/ja
Priority to CN96106670A priority patent/CN1079165C/zh
Publication of KR960042940A publication Critical patent/KR960042940A/ko
Application granted granted Critical
Publication of KR0144493B1 publication Critical patent/KR0144493B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/061—Gettering-armorphous layers

Abstract

본 발명은 불순물 접합영역 형성방법에 관한 것으로, 반도체기판에 소자분리절연막, 게이트산화막, 게이트전극 및 절연막 스페이서를 순차적으로 형성하고 상기 절연막 스페이서와 상기 소자분리절연막의 근접수분을 노출시키는 제1감광막패턴을 형성한 다음, 상기 제1감광막패턴을 마스크로하여 상기 반도체기판을 선손상화시키과 상기 제1감광막패턴과 상이 반대인 제2감광막패턴을 이용하여 상기 반도체기판을 선비정질화시킴으로써 상기 선손상화공정과 선비정질화공정시 무거운 이온의 측면 흩어짐으로 인하여 상기 선손상화된 영역에 전재하는 베이컨시와 선비정질화된 영역 하단에 인터스티셜이 풍부한 영역의 공존영역을 형성한 다음, 상기 반도체기판 상부에 형성된 상부구조물을 마스크로하여 상기 반도체기판에 불순물을 이온주입해 얇은 불순물 접합영역을 형성하고 후공정에서 수반되는 열공정으로인하여 발생되는 확장결함의 폭을 감소시킴으로써 쇼트채널효과 및 펀치쓰루등의 현상을 없애고 접합누설전류를 감소시켜 반도체소자의 특성을 향상시킬 수 있는 기술이다.

Description

불순물 접합영역 형성방법
제1a도 및 제1b도는 종래기술에 의한 불순물 접합영역 형성방법을 도시한 단면도.
제2a도 내지 제2c도는 본 발명의 실시예에 따른 불순물 접합영역 형성방법을 도시한 단면도.
*도면의 주요부분에 대한 부호의 설명
11,41,61:엔웰 13,43,63:소자분리산화막
15,45,65:게이트산화막 17,47,67:게이트전극
19,49,69:절연막 스페이서 21:제1감광막
23:선손상화된 영역 25:제2감광막
27:인터스티셜이 풍부 영역
29,73:비정질화된 영역
31:베이컨시와 인터스티셜의 공존영역
33,51,71:불순물 접합영역 35,53,75:확장결함
100,200,300:반도체기판
본 발명은 불순물 접합영역 형성방법에 관한 것으로, 특히 반도체기판에 선택적 선손상화와 선비정질화공정을 이용하여 낮은 깊이의 불순물 접합영역을 형성함으로써 반도체소자의 특성을 향상시킬 수 있는 기술에 관한 것이다.
반도체소자의 불순물 접합영역 형성에서 N+P접합은 질량이 크고 작은 이온투사범위를 갖고 있으며 낮은 확산계수로 얇은 접합을 쉽게 형성할 수 있다.
그러나, P+N접합을 형성하기위해 BF2를 주입하는 경우, 붕소(B)의 채널링(channeling)이 심하며, 높은 확산계수로 인하여 얕은 접합을 형성하기가 매우 어렵다. 그리고, 상기 이온주입공정시 이온이 측면으로 흩어짐(straggling)현상으로 인하여 게이트산화막의 끝부분과 게이트전극의 측면에 형성되는 절연막 스페이서의 하단에 상기 붕소가 침투할 수 있다. 그리고, 상기 붕소의 높은 확산계수에 의하여 측면확산이 발생한다.
그로인하여, 유효전극의 길이가 감소, 즉 채널길이가 감소한다. 그리고, 상기 채널길이가 짧아짐으로해서 드레인전압이 핀치오프(pinch off)점을 넘어 포화영역에 도달하여도 소오스/드레인간의 전류는 포화되지 않고 계속 증가하는 쇼트채널(short channel)효과와 펀치쓰루(punch-through)현상이 발생한다.
그리고, 상기 BF2 이온주입시 함께 주입되는 불소(F)에 의한 비정질화로 인하여 얇은 비정질층이 형성되고 상기 이온주입공정시 발생된 일차결함으로 인하여 후속 열공정에서 확장결함이 형성됨으로써 콘택형 성공정시 콘택저항을 증가시킨다.
상기와 같은 현상에 의하여 반도체소자의 접합누설전류가 증가하는등의 반도체소자 특성이 저하되어 반도체소자의 신뢰성을 저하시키고 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
제1a도 및 제1b도는 종래 기술에 따른 불순물 접합영역 형성방법을 도시한 단면도이다.
제1a도를 참조하면, 엔웰(41)이 형성된 반도체기판(200)에 소자분리산화막(43), 게이트산화막(45), 게이트전극(47) 및 절연막 스페이서(49)를 순차적으로 형성한다. 그리고, 상기 게이트전극(45), 절연막 스페이서(49) 및 소자분리산화막(43)을 마스크로하여 상기 반도체기판(200)에 불순물을 주입함으로써 불순물 접합영역(51)을 형성한다. 이때, 상기 불순물은 BF2 불순물을 이온주입방법으로 주입한 것이다. 그리고, 상기 불순물 접합영역(51)에 확장결함(53)이 형성된다. 그리고, 상기 확장결함(53)은 ⓐ 의 폭만큼 형성된다.
여기서, 상기 BF2에 함유된 붕소의 높은 확산계수의 의한 측면확산으로 인하여 쇼트채널효과와 펀치쓰루현상이 발생한다. 그리고, 상기 BF2에 함유된 불소의 의한 비정질화로 인하여 얇은 비정질층이 형성됨으로써 상기 이온주입공정시 발생된 일차결함으로 인하여 후속열공정에서 확장결함이 상기 엔웰(41)이 형성된 반도체기판(200)의 표면에, 특히 상기 절연막 스페이서(49)와 소자분리산화막(43)의 하부까지 형성된다.
제1b도는 상기 제1a도는 따른 불순물 접합영역 형성방법으로 인하여 발생되는 문제점을 해결할 수 있는 다른 종래 기술을 도시한다.
제1b도를 참조하면, 엔웰(61)이 형성된 반도체기판(300) 상부에 소자분리산화막(63), 게이트산화막(65), 게이트전극(67) 및 절연막 스페이서(69)을 순차적으로 형성한다. 그리고, 상기 게이트전극(67), 절연막 스페이서(69) 및 소자분리산화막(63)을 형성한다. 그리고, 무거운 이온을 먼저 주입하여 상기 반도체기판(61)을 비정질화시킨 후에 BF2 불순물을 이온 주입함으로써 붕소이온으로 채널링 억제에 따른 얇은 불순물 접합영역을 형성할 수 있다. 그러나, 상기 무거운 이온주입에 의한 비정질화로 인하여 후속열공정 후에 상기 비정질층(73), 즉 비정질화된 부분과 되지않은 부분의 계면하단에 확장결함(75)이 상기 소자분리산화막(63)부분에서 상기 게이트산확막(65) 끝부분의 하단까지 폭넓게 분포하여 접합누설전류가 증가하는 문제점이 있다. 이때, 상기 확장결함은 상기 이온주입공정시 발생된 일차결함으로 인하여 후속열처리공정후 발생된다. 그리고, 상기 확장결함(75)은 ⓑ의 폭만큼 형성된 것이다.
따라서, 본 발명은 종래 기술의 문제점을 해결하기위하여, 무거운 이온을 이용하여 상기 반도체기판의 예정된 부분을 각각 선손상화 및 선빈정질화시킴으로써 얇은 불순물 접합영역을 형성하여 반도체소자의 특성을 향상시킬 수 있는 불순물 접합영역 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기위한 본 발명인 불순물 접합영역 형성방법의 특징은, 반도체기판에 소자분리절연막, 게이트산화막, 게이트전극 및 절연막 스페이서를 순차적으로 형성하는 공정과, 상기 반도체기판 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 마스크로하여 상기 반도체기판의 노출된 부분을 선손상화시키는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 상기 제1감광막패턴과 상이 반대인 제2감광막패턴을 형성하는 공정과, 상기 제2감광막패턴을 마스크로하여 상기 반도체기판의 노출된 부분을 선비정질화시키는 공정과, 상기 제2감광막패턴을 제거하는 공정과, 상기 소자분리절연막, 게이트전극 및 절연막 스페이서를 마스크로하여 상기 반도체기판에 불순물을 이온주입하는 공정을 포함하는데 있다.
또한, 상기 제1감광막패턴은 상기 절연막 스페이서와 소자분리절연막 근접부분을 노출시키는 것과, 상기 선손상화공정은 무거운 이온이 비정질화시키는 임계주입량 미만으로 주입되며, 이때, 상기 무거운 이온은 실리콘, 게르마늄, 비소, 인듐, 안티몬 등으로 이루어지는 군에서 임의의 한가지가 사용되는 것과, 상기 선손상화공정은 상기 반도체기판의 불순물 접합영역 형성시 사용되는 이온주입에너지의 4배 내지 6배로 실시되는 것과, 상기 선비정질화공정은 상기 반도체기판의 불순물 접합영역 형성시 사용되는 이온주입에너지의 2배 내지 2.5배로 실시되는 것과, 상기 불순물은 BF2이 사용되는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2c도는 본 발명에 따른 불순물 접합영역 형성방법을 도시한 단면도이다.
제2a도를 참조하면, 반도체기판(100)에 엔웰(N-well)(11), 소자분리산화막(13), 게이트산화막(15), 게이트전극(17) 및 절연막 스페이서(19)을 순차적으로 형성한다. 그리고, 상기 절연막 스페이서(19)와 상기 소자분리산화막(13) 사이의 중앙부에 제1감광막(21)패턴을 형성한다. 상기 제1감광막(21)패턴은 상기 절연막 스페이서(19) 및 소자분리산화막(13) 근접부분이 노출된 것이다. 그 다음에, 상기 반도체기판(100) 상부에 형성된 구조물, 즉 소자분리산화막(13), 게이트전극(17), 절연막 스페이서(19) 및 제1감광막(21)패턴을 마스크로하여 상기 반도체기판(100)에 무거운 불순물 이온을 주입하여 선손상화된 영역(23)을 형성한다. 이때, 상기 무거운 불순물 이온은 게르마늄(Ge), 실리콘(Si), 비소(As)중에서 한가지가 사용된 것이다. 그리고, 상기 선손상화된 영역(23)은 상기 반도체기판(100)에 불순물 접합영역을 형성하기위한 이온주입에너지의 4배 내지 6배를 갖는 에너지로 상기 무거운 이온을 주입함으로써 형성된다. 그리고, 상기 무거운 이온의 주입량은 상기 방반도체기판(100)을 비정질화시킬 수 있는 임계주입량미만으로 실시함으로써 상기 반도체기판(100)을 형성하는 실리콘원자의 결정성을 유지할 수 있다.
한편, 상기 무거운 이온의 임계주입량은 상기 게르마늄이 9E13/cm2, 상기 실리콘이 5E14/cm2그리고 상기 비소가 2E14/cm2이다. 이때, 상기 이온주입에너지는 반도체소자의 집적도를 판단하는 디자인룰(design)에 따른 불순물 접합영역의 접합깊이에 맞추어 조절한다.
여기서, 상기 이온주입공정시 측면 흩어짐 형상으로 인하여 상기 선손상화된 영역(23)은 상기 제1감광막(21)패턴의 하단에도 일부 형성된다. 그리고, 큰 이온에너지로 인하여 상기 선손상화된 영역(23)에는 결함의 일종인 베이컨시가 다수 형성된다. 이때, 상기 베이컨시는 상기 이온주입 공정시 주입되는 이온이 상기 반도체기판(100)을 형성하는 실리콘원자와 충돌하여 상기 실리콘원자가 이탈된 자리를 말한다.
제2b도를 참조하면, 상기 제1감광막(21)패턴을 제거한다. 그리고, 상기 제1감광막(21)패턴과 상이 반대인 제2감광막(25)패턴을 형성된다. 이때, 상기 제2감광막(25)패턴은 상기 소자분리산화막(13)과 절연막 스페이서(19)가 형성된 게이트전극(17)을 포함한 것이다. 그 다음에, 상기 제2감광막(25)패턴을 마스크로하여 상기 반도체기판(100)에 상기 선손상화 공정에 사용된 불순물과 같은 불순물을 이용하여 선비정질화공정을 형성함으로써 선비정질화된 영역(29)을 형성한다. 이때, 상기 선비정질화 공정은 상기 제2감광막(25)패턴을 마스크로하여 상기 엔웰(11)에 상기 무거운 이온을 주입화되, 상기 반도체기판(100)에 불순물 확산영역을 형성하기위한 이온주입에너지의 2배 내지 2.5배 이상의 에너지로 주입한 것이다. 그리고, 상기 무거운 이온이 비정질화시킬 수 있는 임계주입량보다 많이 주입한 것이다.
한편, 상기 선비정질화 공정은 선비정질화시키기위해 주입되는 무거운 불순물이온으로 인하여 상기 반도체기판(100)의 표면에 형성된 실리콘원자가 상기 표면 하부로 밀려나가 표면하부에 위치한 실리콘원자 사이에 위치하는 실리콘원자, 즉 인터스티셜(interstitial)을 형성한다. 그리하여, 상기 선비정질화된 영역(29)의 하부에는 인터스티셜이 풍부한 영역(27)이 형성된다. 그리고, 상기 선비정질화공정은 측면 흩어짐으로 인해 상기 제2감광막(25)패턴의 끝부분에도 인터스티셜이 풍부한 영역(27)이 존재한다. 그로인하여, 상기 선손상화된 영역(23)과 상기 인터스티셜이 풍부한 영역(27)이 겹쳐져 상기 선손상화된 영역(23)과 인터스티셜이 풍부한 영역(27)에 각각 형성된 다수의 상기 베이컨시와 인터스티셜이 형성되는 베이컨시와 인터스티셜 공존영역(31)을 형성한다.
제2C도를 참조하면, 상기 제2감광막(25)패턴을 제거한다. 그리고, 상기 게이트전극(17), 절연막 스페이서(19) 및 소자분리산화막(13)을 마스크로 하여 상기 반도체기판(100)에 BF2 불순물을 주입하여 불순물 접합영역(33)을 형성한다. 그리고, 후공정에서 수반되는 열공정으로 인하여 상기 베이컨시와 인터스티셜 공존영역(31)의 상기 베이컨시와 인터스티셜이 재결합함으로써 상기 공존영역(31)에서의 결함이 제거된다. 그리고, 상기 인터스티셜이 풍부한 영역(27)에만 확장결함(35)이 형성된다. 따라서, 상기 확장결함(35)은 종래 기술에 의한 확장결함(53,75)보다 작은 ⓒ 만큼의 폭으로 형성된다.
여기서, 상기 BF2에 함유된 붕소는 인터스티셜 메카니즘(interstitial mechanism)에 의하여 확산되기 때문에 상기 선손상화된 영역(23)은 베이컨시가 깊이 형성되어 상기 비정질화된 영역(29) 하단에 형성된 인터스티셜이 풍부한 영역(27)보다 상대적으로 확산이 덜 일어난다. 그로인하여, 상기 확장결함(35)의 폭이 좁고 얇은 접합깊이를 갖는 불순물 접합영역(33)을 형성한다. 이때, 상기 선손상화된 영역(23)을 위한 주입에너지가 상기 선비정질화된 영역(27)을 형성하기위한 주입에너지보다 높은 이온주입에너지를 이용하여 주입하였기 때문에 상기 선비정질화된 영역(27) 하단보다 훨씬 깊은 부분에 인터스티셜이 형성되어 있어 붕소의 확산에 기여하지 못한다.
이상에서 설명한 바와 같이 본 발명에 따른 불순물 접합영역 형성방법은, 선손상하 및 선비정화공정후에 불순물이온을 주입함으로써 확장결함의 폭을 줄이고 얇은 접합깊이를 갖는 불순물 접합영역을 형성하여 쇼트 채널효과, 펀치쓰루 현상을 없애고 접합누설전류를 감소시켜 반도체소자의 특성을 향상시킬 수 있는 잇점이 있다.

Claims (7)

  1. 반도체기판에 소자분리절연막, 게이트산화막, 게이트전극 및 절연막 스페이서를 순차적으로 형성하는 공정과, 상기 반도체기판 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 마스크로하여 상기 반도체기판의 노출된 부분을 선손상화시키는 공정과, 상기 제1감광막패턴을 제거한는 공정과, 상기 제1감광막패턴과 상이 반대인 제2감광막패턴을 형성하는 공정과, 상기 제2감광막패턴을 마스크로하여 상기 반도체기판의 노출된 부분을 선비정질화시키는 공정과, 상기 제2감광막패턴을 제거하는 공정과, 상기 소자분리절연막, 게이트전극 및 절연막 스페이서를 마스크로 하여 상기 반도체기판에 불순물을 이온주입하는 공정을 포함하는 불순물 접합영역 형성방법.
  2. 제1항에 있어서, 상기 제1감광막패턴은 상기 절연막 스페이서와 소자분리절연막 근접 부분을 노출시키는 것을 특징으로하는 불순물 접합영역 형성방법.
  3. 제1항에 있어서, 상기 선손상화공정은 무거운 이온이 비정질화시키는 임계주입량 미만으로 주입되는 것을 특징으로하는 불순물 접합영역 형성방법.
  4. 제3항에 있어서, 상기 무거운 이온은 실리콘, 게르마늄, 비소, 인듐, 안티몬 등등으로 이루어지는 군에서 임의의 한가지가 사용되는 것을 특징으로 하는 불순물 접합영역 형성방법.
  5. 제1항에 있어서, 상기 선손상화공정은 상기 반도체기판의 불순물 접합영역 형성시 사용되는 이온주입에너지의 4배 내지 6배로 실시되는 것을 특징으로 하는 불순물 접합영역 형성방법.
  6. 제1항에 있어서, 상기 선비정질화공정은 상기 반도체기판의 불순물 접합영역 형성시 사용되는 이온주입에너지의 2배 내지 2.5배로 실시되는 것을 특징으로 하는 불순물 접합영역 형성방법.
  7. 제1항에 있어서, 상기 불순물은 BF2이 사용되는 것을 특징으로 하는 불순물 접합영역 형성방법.
KR1019950012740A 1995-05-22 1995-05-22 불순물 접합 영역 형성방법 KR0144493B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950012740A KR0144493B1 (ko) 1995-05-22 1995-05-22 불순물 접합 영역 형성방법
TW085105912A TW373270B (en) 1995-05-22 1996-05-18 Method for forming impurity junction regions of semiconductor device
US08/651,856 US5668020A (en) 1995-05-22 1996-05-21 Method for forming impurity junction regions of semiconductor device
JP8126134A JP2834712B2 (ja) 1995-05-22 1996-05-21 半導体装置の不純物接合領域形成方法
CN96106670A CN1079165C (zh) 1995-05-22 1996-05-22 用于形成半导体器件杂质结区的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950012740A KR0144493B1 (ko) 1995-05-22 1995-05-22 불순물 접합 영역 형성방법

Publications (2)

Publication Number Publication Date
KR960042940A KR960042940A (ko) 1996-12-21
KR0144493B1 true KR0144493B1 (ko) 1998-08-17

Family

ID=19415040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950012740A KR0144493B1 (ko) 1995-05-22 1995-05-22 불순물 접합 영역 형성방법

Country Status (5)

Country Link
US (1) US5668020A (ko)
JP (1) JP2834712B2 (ko)
KR (1) KR0144493B1 (ko)
CN (1) CN1079165C (ko)
TW (1) TW373270B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848439B2 (ja) * 1995-11-10 1999-01-20 日本電気株式会社 半導体装置の製造方法
US9087773B2 (en) * 2013-09-11 2015-07-21 Taiwan Semiconductor Manufacturing Company Limited Implant region definition
US9780250B2 (en) * 2016-01-14 2017-10-03 Varian Semiconductor Equipment Associates, Inc. Self-aligned mask for ion implantation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60182171A (ja) * 1984-02-29 1985-09-17 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5223445A (en) * 1990-05-30 1993-06-29 Matsushita Electric Industrial Co., Ltd. Large angle ion implantation method
EP0607658A3 (en) * 1992-11-13 1995-08-30 At & T Corp Manufacturing of a MOSFET.

Also Published As

Publication number Publication date
TW373270B (en) 1999-11-01
CN1140330A (zh) 1997-01-15
US5668020A (en) 1997-09-16
JPH09237765A (ja) 1997-09-09
KR960042940A (ko) 1996-12-21
JP2834712B2 (ja) 1998-12-14
CN1079165C (zh) 2002-02-13

Similar Documents

Publication Publication Date Title
US4818714A (en) Method of making a high performance MOS device having LDD regions with graded junctions
EP0056856B1 (en) Method for forming p-n junctions, particularly in igfet devices, with improved drain voltage characteristics
KR100268871B1 (ko) 반도체소자의제조방법
US5045486A (en) Transistor fabrication method
CN1088914C (zh) 制造金属氧化物半导体场效应晶体管的方法
KR100203131B1 (ko) 반도체 소자의 초저접합 형성방법
KR0144493B1 (ko) 불순물 접합 영역 형성방법
KR950008257B1 (ko) 모스(mos) 트랜지스터 및 그 제조방법
KR100257074B1 (ko) 모스팻 및 이의 제조방법
JPH04259258A (ja) Ｍｉｓ電界効果形半導体装置の製造方法
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR19990025085A (ko) 트랜지스터 제조방법
KR100260366B1 (ko) 반도체 소자의 제조 방법
KR100422326B1 (ko) 반도체 소자의 제조방법
KR940001399B1 (ko) 고집적 반도체 트랜지스터의 구조 및 제조방법
KR100505623B1 (ko) Ｌｄｄ 구조의 모스 트랜지스터 및 그 제조방법
KR20030001942A (ko) 반도체소자 및 그 제조방법
KR100265851B1 (ko) 반도체장치의전계효과트랜지스터제조방법
KR100223994B1 (ko) 고집적 엔형 전계효과 금속산화물반도체 구조 및 그 제조방법
KR0137996B1 (ko) 엘디디 구조의 모스펫 제조방법
KR100421899B1 (ko) 반도체소자제조방법
KR970006219B1 (ko) 반도체소자 제조방법
KR100305205B1 (ko) 반도체소자의제조방법
KR100328690B1 (ko) 반도체 소자의 접합 형성방법
KR100205348B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee