JP2834712B2 - 半導体装置の不純物接合領域形成方法 - Google Patents
半導体装置の不純物接合領域形成方法Info
- Publication number
- JP2834712B2 JP2834712B2 JP8126134A JP12613496A JP2834712B2 JP 2834712 B2 JP2834712 B2 JP 2834712B2 JP 8126134 A JP8126134 A JP 8126134A JP 12613496 A JP12613496 A JP 12613496A JP 2834712 B2 JP2834712 B2 JP 2834712B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- forming
- semiconductor substrate
- region
- junction region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 99
- 239000012535 impurity Substances 0.000 title claims description 94
- 238000000034 method Methods 0.000 title claims description 53
- 239000000758 substrate Substances 0.000 claims description 71
- 238000002955 isolation Methods 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 18
- 238000005280 amorphization Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910021480 group 4 element Inorganic materials 0.000 claims 2
- 230000007547 defect Effects 0.000 description 15
- 150000002500 ions Chemical class 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 230000005465 channeling Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/061—Gettering-armorphous layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に選択的な損傷化と非晶質化工程を介し、
半導体基板に形成される不純物接合領域に小さい深さを
持たせることにより半導体素子の特性を向上できるよう
にした半導体装置の不純物接合領域形成方法に関する。
法に関し、特に選択的な損傷化と非晶質化工程を介し、
半導体基板に形成される不純物接合領域に小さい深さを
持たせることにより半導体素子の特性を向上できるよう
にした半導体装置の不純物接合領域形成方法に関する。
【０００２】
【従来の技術】一般に、半導体装置の製造において、半
導体素子の不純物接合領域形成の際にＮ＋Ｐ接合は質量
が大きく小さなイオン投射範囲を有しており、低い拡散
係数で薄い接合を容易に形成することができる。しか
し、前記のようなＮ＋Ｐ接合を形成するため半導体基板
内にＢＦ2 を注入する場合、硼素（Ｂ）のチャネリング
（ｃｈａｎｎｅｌｉｎｇ）が激しく、高い拡散係数のた
め浅い接合を形成することが非常に難しい。
導体素子の不純物接合領域形成の際にＮ＋Ｐ接合は質量
が大きく小さなイオン投射範囲を有しており、低い拡散
係数で薄い接合を容易に形成することができる。しか
し、前記のようなＮ＋Ｐ接合を形成するため半導体基板
内にＢＦ2 を注入する場合、硼素（Ｂ）のチャネリング
（ｃｈａｎｎｅｌｉｎｇ）が激しく、高い拡散係数のた
め浅い接合を形成することが非常に難しい。
【０００３】また、イオン注入工程の際、イオンが側面
に散乱する（ｓｔｒａｇｇｌｉｎｇ）現象のため硼素イ
オン等がゲート酸化膜の端部とゲート電極の側壁に形成
される絶縁膜スペーサーの下端に浸透することになる。
に散乱する（ｓｔｒａｇｇｌｉｎｇ）現象のため硼素イ
オン等がゲート酸化膜の端部とゲート電極の側壁に形成
される絶縁膜スペーサーの下端に浸透することになる。
【０００４】このように絶縁膜スペーサーの下端に浸透
する硼素は高い拡散係数を有するため、側面拡散が発生
することにより有効電極の長さ、即ちチャネル長さが減
少する。
する硼素は高い拡散係数を有するため、側面拡散が発生
することにより有効電極の長さ、即ちチャネル長さが減
少する。
【０００５】さらに、素子のチャネル長さが短くなるこ
とによりドレイン電圧がピンチオフ（ｐｉｎｃｈ ｏｆ
ｆ）点を越え飽和領域に到達しても、ソース／ドレイン
の間の電流は飽和されず引続き増加するショートチャネ
ル（ｓｈｏｒｔ ｃｈａｎｎｅｌ）効果とパンチスルー
（ｐｕｎｃｈ−ｔｈｒｏｕｇｈ）現象が発生する。
とによりドレイン電圧がピンチオフ（ｐｉｎｃｈ ｏｆ
ｆ）点を越え飽和領域に到達しても、ソース／ドレイン
の間の電流は飽和されず引続き増加するショートチャネ
ル（ｓｈｏｒｔ ｃｈａｎｎｅｌ）効果とパンチスルー
（ｐｕｎｃｈ−ｔｈｒｏｕｇｈ）現象が発生する。
【０００６】また、ＢＦ2 イオン注入の際に共に注入さ
れる弗素（Ｆ）により非晶質化が進行し薄い非晶質層が
形成され、イオン注入工程の際に発生する１次欠陥のた
め後続熱工程で拡張欠陥が形成されることにより、コン
タクト形成工程の際にコンタクト抵抗が増加するように
なる。
れる弗素（Ｆ）により非晶質化が進行し薄い非晶質層が
形成され、イオン注入工程の際に発生する１次欠陥のた
め後続熱工程で拡張欠陥が形成されることにより、コン
タクト形成工程の際にコンタクト抵抗が増加するように
なる。
【０００７】前記のような現象のため半導体素子の接合
漏洩電流が増加する等の半導体素子の特性が低下するこ
とにより半導体素子の信頼性が低下し、半導体素子の高
集積化が困難となる問題点がある。
漏洩電流が増加する等の半導体素子の特性が低下するこ
とにより半導体素子の信頼性が低下し、半導体素子の高
集積化が困難となる問題点がある。
【０００８】このような観点から、従来技術による半導
体素子の不純物接合形成方法を説明すると次の通りであ
る。
体素子の不純物接合形成方法を説明すると次の通りであ
る。
【０００９】図１は、従来技術の第１実施例による不純
物接合領域の形成方法を説明するための半導体素子の断
面図である。
物接合領域の形成方法を説明するための半導体素子の断
面図である。
【００１０】従来技術の第１実施例による不純物接合領
域の形成方法は、先ず図１に示すように、基板表面内に
Ｎウェル（２）が形成された半導体基板（１）にＬＯＣ
ＯＳ工程により活性領域とフィールド領域を定義する素
子分離酸化膜（３）を形成する。その次に、活性領域の
半導体基板（１）上にゲート酸化膜（４）を形成し、ゲ
ート酸化膜（４）上にゲート電極（５）を形成する。
域の形成方法は、先ず図１に示すように、基板表面内に
Ｎウェル（２）が形成された半導体基板（１）にＬＯＣ
ＯＳ工程により活性領域とフィールド領域を定義する素
子分離酸化膜（３）を形成する。その次に、活性領域の
半導体基板（１）上にゲート酸化膜（４）を形成し、ゲ
ート酸化膜（４）上にゲート電極（５）を形成する。
【００１１】次いで、ゲート酸化膜（４）及びゲート電
極（５）の両側壁に絶縁膜スペーサー（６）を形成す
る。
極（５）の両側壁に絶縁膜スペーサー（６）を形成す
る。
【００１２】その次に、ゲート電極（５）の上部面と絶
縁膜スペーサー（６）及び素子分離酸化膜（３）をマス
クとし、半導体基板（１）の活性領域にＢＦ2 不純物を
注入して不純物接合領域（７）を形成する。
縁膜スペーサー（６）及び素子分離酸化膜（３）をマス
クとし、半導体基板（１）の活性領域にＢＦ2 不純物を
注入して不純物接合領域（７）を形成する。
【００１３】この際、半導体基板（１）の表面内に位置
する不純物接合領域（７）部分に拡張欠陥（８）が
“ａ”幅ほど形成される。
する不純物接合領域（７）部分に拡張欠陥（８）が
“ａ”幅ほど形成される。
【００１４】前記の如く、従来技術の第１実施例による
不純物接合領域の形成方法においては次のような問題点
があった。
不純物接合領域の形成方法においては次のような問題点
があった。
【００１５】従来技術の第１実施例においては、ＢＦ2
に含まれた硼素の高い拡散係数により側面拡散が進めら
れショートチャネル効果とパンチスルー現象が発生す
る。
に含まれた硼素の高い拡散係数により側面拡散が進めら
れショートチャネル効果とパンチスルー現象が発生す
る。
【００１６】従って、ＢＦ2 に含まれた弗素（Ｆ）によ
る非晶質化が進められて薄い非晶質層が形成されること
によりイオン注入工程の際、発生した１次欠陥により後
続熱工程で拡張欠陥がＮウェルが形成された半導体基板
表面の内、即ち、絶縁膜スペーサーと素子分離酸化膜の
下部部分まで形成される問題点がある。
る非晶質化が進められて薄い非晶質層が形成されること
によりイオン注入工程の際、発生した１次欠陥により後
続熱工程で拡張欠陥がＮウェルが形成された半導体基板
表面の内、即ち、絶縁膜スペーサーと素子分離酸化膜の
下部部分まで形成される問題点がある。
【００１７】さらに、従来技術の第２実施例による不純
物接合領域形成方法を図２を参照して説明すると次の通
りである。
物接合領域形成方法を図２を参照して説明すると次の通
りである。
【００１８】図２は、従来技術の第２実施例による不純
物接合領域の形成方法を説明するための半導体素子の断
面図である。
物接合領域の形成方法を説明するための半導体素子の断
面図である。
【００１９】従来技術の第２実施例による不純物接合領
域の形成方法は、先ず図２に示すように、基板表面内に
Ｎウェル（２）が形成された半導体基板（１１）にＬＯ
ＣＯＳ工程により活性領域とフィールド領域を定義する
素子分離酸化膜（１３）を形成する。その次に、活性領
域の半導体基板（１１）上にゲート酸化膜（１４）を形
成し、ゲート酸化膜（１４）上にゲート電極（１５）を
形成する。
域の形成方法は、先ず図２に示すように、基板表面内に
Ｎウェル（２）が形成された半導体基板（１１）にＬＯ
ＣＯＳ工程により活性領域とフィールド領域を定義する
素子分離酸化膜（１３）を形成する。その次に、活性領
域の半導体基板（１１）上にゲート酸化膜（１４）を形
成し、ゲート酸化膜（１４）上にゲート電極（１５）を
形成する。
【００２０】次いで、ゲート酸化膜（１４）及びゲート
電極（１５）の両側壁に絶縁膜スペーサー（１６）を形
成する。
電極（１５）の両側壁に絶縁膜スペーサー（１６）を形
成する。
【００２１】その次に、ゲート電極（１５）の上部面と
絶縁膜スペーサー（１６）及び素子分離酸化膜（１３）
をマスクとし、半導体基板（１１）の活性領域に重い不
純物イオンを先に注入して半導体基板（１１）表面内を
非晶質化させ半導体基板（１１）内に非晶質層（１７）
を形成する。
絶縁膜スペーサー（１６）及び素子分離酸化膜（１３）
をマスクとし、半導体基板（１１）の活性領域に重い不
純物イオンを先に注入して半導体基板（１１）表面内を
非晶質化させ半導体基板（１１）内に非晶質層（１７）
を形成する。
【００２２】その次に、再び半導体基板（１１）の活性
領域にＢＦ2 不純物をイオン注入し、非晶質層（１７）
下部に硼素イオンでチャネリング抑制による薄い不純物
接合領域（１８）を形成する。
領域にＢＦ2 不純物をイオン注入し、非晶質層（１７）
下部に硼素イオンでチャネリング抑制による薄い不純物
接合領域（１８）を形成する。
【００２３】この際、重いイオン注入による非晶質化の
ため後続熱工程の後に非晶質化された非晶質層（１７）
と非晶質化されない不純物接合領域（１８）の間の界面
下端に“ｂ”幅ほど拡張欠陥（１９）が分布する。
ため後続熱工程の後に非晶質化された非晶質層（１７）
と非晶質化されない不純物接合領域（１８）の間の界面
下端に“ｂ”幅ほど拡張欠陥（１９）が分布する。
【００２４】前記のように、従来の第２実施例による不
純物接合領域形成方法においては次のような問題点があ
る。
純物接合領域形成方法においては次のような問題点があ
る。
【００２５】従来の第２実施例においては、素子分離酸
化膜部分でゲート酸化膜の端部の下段まで拡張欠陥が幅
広く分布することにより半導体素子の接合漏洩電流が増
加する問題点がある。
化膜部分でゲート酸化膜の端部の下段まで拡張欠陥が幅
広く分布することにより半導体素子の接合漏洩電流が増
加する問題点がある。
【００２６】
【発明が解決しようとする課題】本発明は従来技術の各
種問題点を解決するため考案したもので、重い不純物イ
オン注入に半導体基板を損傷化及び非晶質化させ半導体
基板に薄い不純物接合領域を形成することにより、半導
体素子の特性を向上させることができる半導体装置の不
純物接合領域形成方法を提供することにその目的があ
る。
種問題点を解決するため考案したもので、重い不純物イ
オン注入に半導体基板を損傷化及び非晶質化させ半導体
基板に薄い不純物接合領域を形成することにより、半導
体素子の特性を向上させることができる半導体装置の不
純物接合領域形成方法を提供することにその目的があ
る。
【００２７】
【課題を解決するための手段】前記目的を達成するため
の本発明による半導体装置の不純物接合領域形成方法は
半導体基板を準備する工程と、半導体基板上にフィール
ド領域と活性領域を定義する素子分離酸化膜を形成する
工程と、半導体基板の活性領域上に第１感光膜パターン
を形成する工程と、第１感光膜パターンをマスクとし、
半導体基板の露出した部分に第１不純物を注入して損傷
化させる工程と、第１感光膜パターンを除去し第１感光
膜パターンがあった部分を除く半導体基板の露出した表
面上に第２感光膜パターンを形成する工程と、第２感光
膜パターンをマスクとし半導体基板の露出した部分に第
２不純物を注入して非晶質化させる工程と、第２感光膜
パターンを除去し、半導体基板の活性領域に第３不純物
を注入して不純物接合領域を形成する工程を含んで成る
ことを特徴とする。
の本発明による半導体装置の不純物接合領域形成方法は
半導体基板を準備する工程と、半導体基板上にフィール
ド領域と活性領域を定義する素子分離酸化膜を形成する
工程と、半導体基板の活性領域上に第１感光膜パターン
を形成する工程と、第１感光膜パターンをマスクとし、
半導体基板の露出した部分に第１不純物を注入して損傷
化させる工程と、第１感光膜パターンを除去し第１感光
膜パターンがあった部分を除く半導体基板の露出した表
面上に第２感光膜パターンを形成する工程と、第２感光
膜パターンをマスクとし半導体基板の露出した部分に第
２不純物を注入して非晶質化させる工程と、第２感光膜
パターンを除去し、半導体基板の活性領域に第３不純物
を注入して不純物接合領域を形成する工程を含んで成る
ことを特徴とする。
【００２８】また、本発明による半導体装置の不純物接
合領域形成方法は半導体基板を準備する工程と、半導体
基板上にフィールド領域と活性領域を定義する素子分離
酸化膜を形成する工程と、半導体基板の活性領域上にゲ
ート酸化膜とゲート酸化膜上にゲート電極を形成しゲー
ト酸化膜とゲート電極の側面に絶縁膜スペーサーを形成
する工程と、半導体基板の活性領域上に第１感光膜パタ
ーンを形成する工程と、第１感光膜パターンをマスクと
し半導体基板の露出した部分に第１不純物を注入して損
傷化させる工程と、第１感光膜パターンを除去し第１感
光膜パターンがあった部分を除く露出した基板の全体表
面上に第２感光膜パターンを形成する工程と、第２感光
膜パターンをマスクとして半導体基板の露出した部分に
第２不純物を注入して非晶質化させる工程と、第２感光
膜パターンを除去し、素子分離酸化膜、ゲート電極及び
絶縁膜スペーサーをマスクとし半導体基板の活性領域に
第３不純物をイオン注入して不純物接合領域を形成する
工程を含んでなることを特徴としても良い。
合領域形成方法は半導体基板を準備する工程と、半導体
基板上にフィールド領域と活性領域を定義する素子分離
酸化膜を形成する工程と、半導体基板の活性領域上にゲ
ート酸化膜とゲート酸化膜上にゲート電極を形成しゲー
ト酸化膜とゲート電極の側面に絶縁膜スペーサーを形成
する工程と、半導体基板の活性領域上に第１感光膜パタ
ーンを形成する工程と、第１感光膜パターンをマスクと
し半導体基板の露出した部分に第１不純物を注入して損
傷化させる工程と、第１感光膜パターンを除去し第１感
光膜パターンがあった部分を除く露出した基板の全体表
面上に第２感光膜パターンを形成する工程と、第２感光
膜パターンをマスクとして半導体基板の露出した部分に
第２不純物を注入して非晶質化させる工程と、第２感光
膜パターンを除去し、素子分離酸化膜、ゲート電極及び
絶縁膜スペーサーをマスクとし半導体基板の活性領域に
第３不純物をイオン注入して不純物接合領域を形成する
工程を含んでなることを特徴としても良い。
【００２９】
【発明の実施の形態】以下、本発明を添付した図を参照
して詳細に説明する。
して詳細に説明する。
【００３０】図３（ａ）〜３（ｄ）は、本発明による不
純物接合領域形成方法を示す半導体素子の工程断面図で
ある。
純物接合領域形成方法を示す半導体素子の工程断面図で
ある。
【００３１】本発明による不純物接合領域の形成方法
は、先ず図３（ａ）に示すように、基板表面内にＮウェ
ル（２２）が形成された半導体基板（２１）にＬＯＣＯ
Ｓ工程により活性領域とフィールド領域を画定する素子
分離酸化膜（２３）を形成する。
は、先ず図３（ａ）に示すように、基板表面内にＮウェ
ル（２２）が形成された半導体基板（２１）にＬＯＣＯ
Ｓ工程により活性領域とフィールド領域を画定する素子
分離酸化膜（２３）を形成する。
【００３２】その次に、活性領域の半導体基板（２１）
上にゲート酸化膜（２４）を形成し、ゲート酸化膜（２
４）上にゲート電極（２５）を形成する。
上にゲート酸化膜（２４）を形成し、ゲート酸化膜（２
４）上にゲート電極（２５）を形成する。
【００３３】続いて、ゲート酸化膜（２４）及びゲート
電極（２５）の両側面に絶縁膜スペーサー（２６）を形
成する。
電極（２５）の両側面に絶縁膜スペーサー（２６）を形
成する。
【００３４】また、絶縁膜スペーサー（２６）と素子分
離酸化膜（２３）の両側の間にある半導体基板（２１）
の活性領域上に第１感光膜パターン（２７）を形成す
る。
離酸化膜（２３）の両側の間にある半導体基板（２１）
の活性領域上に第１感光膜パターン（２７）を形成す
る。
【００３５】この際、第１感光膜パターン（２７）と、
絶縁膜スペーサー（２６）及び素子分離酸化膜（２３）
の間にある半導体基板（２１）の活性領域部分がそれぞ
れ露出する。
絶縁膜スペーサー（２６）及び素子分離酸化膜（２３）
の間にある半導体基板（２１）の活性領域部分がそれぞ
れ露出する。
【００３６】その次に、図３（ｂ）に示すように、素子
分離酸化膜（２３）、ゲート電極（２５）、絶縁膜スペ
ーサー（２６）及び第１感光膜パターン（２７）をマス
クとし、半導体基板（２１）の露出した部分に重い不純
物イオンを注入して損傷化領域（２８）を形成する。
分離酸化膜（２３）、ゲート電極（２５）、絶縁膜スペ
ーサー（２６）及び第１感光膜パターン（２７）をマス
クとし、半導体基板（２１）の露出した部分に重い不純
物イオンを注入して損傷化領域（２８）を形成する。
【００３７】この際、重い不純物イオンではゲルマニウ
ム（Ｇｅ）、シリコン（Ｓｉ）、砒素（Ａｓ）、アンチ
モン（Ｓｎ）、インジウム（Ｉｎ）等より一つを選択的
に用いる。
ム（Ｇｅ）、シリコン（Ｓｉ）、砒素（Ａｓ）、アンチ
モン（Ｓｎ）、インジウム（Ｉｎ）等より一つを選択的
に用いる。
【００３８】さらに、損傷化領域（２８）は、半導体基
板（２１）に不純物接合領域を形成するためのイオン注
入エネルギーの約２〜１０倍を有するエネルギーで重い
不純物イオンを注入することにより形成される。
板（２１）に不純物接合領域を形成するためのイオン注
入エネルギーの約２〜１０倍を有するエネルギーで重い
不純物イオンを注入することにより形成される。
【００３９】また、重い不純物のイオン注入量を半導体
基板（２１）を非晶質化させることができる臨界注入量
未満で行うことにより、半導体基板（２１）を形成する
シリコン原子の結晶性を維持することができる。
基板（２１）を非晶質化させることができる臨界注入量
未満で行うことにより、半導体基板（２１）を形成する
シリコン原子の結晶性を維持することができる。
【００４０】一方、重い不純物イオン等の臨界注入量の
場合に、ゲルマニュムは約９Ｅ１３／ｃｍ2 であり、シ
リコンは約５Ｅ１４／ｃｍ2 であり、砒素は約２Ｅ１４
／ｃｍ2 程度を用いる。
場合に、ゲルマニュムは約９Ｅ１３／ｃｍ2 であり、シ
リコンは約５Ｅ１４／ｃｍ2 であり、砒素は約２Ｅ１４
／ｃｍ2 程度を用いる。
【００４１】この際、不純物イオンの臨界注入量及びイ
オン注入エネルギーは、半導体素子の集積度を判断する
デザインルールによる不純物接合領域の接合深さに合わ
せて適切に調節することができる。
オン注入エネルギーは、半導体素子の集積度を判断する
デザインルールによる不純物接合領域の接合深さに合わ
せて適切に調節することができる。
【００４２】一方、不純物イオン注入工程の際、側面散
乱（ｌａｔｅｒａｌ ｓｔｒａｇｇｌｉｎｇ）現象のた
め損傷化領域（２８）の一部分は第１感光膜パターン
（２７）下側部分にまで分布する。
乱（ｌａｔｅｒａｌ ｓｔｒａｇｇｌｉｎｇ）現象のた
め損傷化領域（２８）の一部分は第１感光膜パターン
（２７）下側部分にまで分布する。
【００４３】また、イオン注入工程の際に大きなイオン
エネルギーのためイオン注入されるイオン等が、半導体
基板（２１）を形成するシリコン原子等と衝突して、シ
リコン原子等が離脱しながら損傷化領域（２８）に欠陥
の一種である空位（ｖａｃａｎｃｙ）が多数形成され
る。
エネルギーのためイオン注入されるイオン等が、半導体
基板（２１）を形成するシリコン原子等と衝突して、シ
リコン原子等が離脱しながら損傷化領域（２８）に欠陥
の一種である空位（ｖａｃａｎｃｙ）が多数形成され
る。
【００４４】続いて、図３（ｃ）に示すように、第１感
光膜パターン（２７）を完全に除去した後、第１感光膜
パターン（２７）が残っていた部分を除く半導体基板
（２１）上に形成された構造物等の露出した表面上に第
２感光膜パターン（２９）を形成する。
光膜パターン（２７）を完全に除去した後、第１感光膜
パターン（２７）が残っていた部分を除く半導体基板
（２１）上に形成された構造物等の露出した表面上に第
２感光膜パターン（２９）を形成する。
【００４５】この際、第２感光膜パターン（２９）は第
１感光膜パターン（２７）があった半導体基板（２１）
の活性部分のみ露出させる。
１感光膜パターン（２７）があった半導体基板（２１）
の活性部分のみ露出させる。
【００４６】その次に、第２感光膜パターン（２９）を
マスクとして半導体基板（２１）に損傷化工程の際に用
いられた不純物と同様の不純物イオンを注入し、非晶質
化工程を行うことにより非晶質化領域（３０）を形成す
る。
マスクとして半導体基板（２１）に損傷化工程の際に用
いられた不純物と同様の不純物イオンを注入し、非晶質
化工程を行うことにより非晶質化領域（３０）を形成す
る。
【００４７】この際、非晶質化工程の際に、重い不純物
イオンは第２感光膜パターン（２９）をマスクとしてＮ
ウェル（２２）に半導体基板（２１）に不純物拡散領域
を形成するためのイオン注入エネルギーの約１．５〜５
倍以上のエネルギーで注入することが好ましい。
イオンは第２感光膜パターン（２９）をマスクとしてＮ
ウェル（２２）に半導体基板（２１）に不純物拡散領域
を形成するためのイオン注入エネルギーの約１．５〜５
倍以上のエネルギーで注入することが好ましい。
【００４８】また、重い不純物イオンの臨界注入量は非
晶質化させることができる臨界注入量より多く注入する
ことが好ましい。
晶質化させることができる臨界注入量より多く注入する
ことが好ましい。
【００４９】一方、非晶質化工程の際に、非晶質化させ
るため注入される重い不純物イオン等のため、半導体基
板（２１）の表面に形成されたシリコン原子等が基板の
表面下部に押し出され、基板の表面下部に位置したシリ
コン原子等の間にインタスティシャル（ｉｎｔｅｒｓｔ
ｉｔｉａｌ；割込み）を成すことにより、非晶質化領域
（３０）の下部にインタスティシャル化領域（３１）を
形成する。
るため注入される重い不純物イオン等のため、半導体基
板（２１）の表面に形成されたシリコン原子等が基板の
表面下部に押し出され、基板の表面下部に位置したシリ
コン原子等の間にインタスティシャル（ｉｎｔｅｒｓｔ
ｉｔｉａｌ；割込み）を成すことにより、非晶質化領域
（３０）の下部にインタスティシャル化領域（３１）を
形成する。
【００５０】この際、非晶質化工程の際に、側面散乱の
ため第２感光膜パターン（２９）の端部にもインタステ
ィシャル化領域（３１）が存在する。
ため第２感光膜パターン（２９）の端部にもインタステ
ィシャル化領域（３１）が存在する。
【００５１】そのため、損傷化領域（２８）とインタス
ティシャル化領域（３１）が重なる部分に、損傷化領域
（２８）と、インタスティシャル化領域（３１）にそれ
ぞれ形成された多数の空位とインタスティシャルが共存
する空位／インタスティシャル共存領域（３２）が分布
する。
ティシャル化領域（３１）が重なる部分に、損傷化領域
（２８）と、インタスティシャル化領域（３１）にそれ
ぞれ形成された多数の空位とインタスティシャルが共存
する空位／インタスティシャル共存領域（３２）が分布
する。
【００５２】図３（ｄ）に示すように、第２感光膜パタ
ーン（２９）を除去した後、ゲート電極（２５）、絶縁
膜スペーサー（２６）及び素子分離酸化膜（２３）をマ
スクとし、半導体基板（２１）にＢＦ2 不純物を注入し
て不純物接合領域（３３）を形成する。
ーン（２９）を除去した後、ゲート電極（２５）、絶縁
膜スペーサー（２６）及び素子分離酸化膜（２３）をマ
スクとし、半導体基板（２１）にＢＦ2 不純物を注入し
て不純物接合領域（３３）を形成する。
【００５３】この際、後工程で伴う熱工程により空位／
インタスティシャル共存領域（３２）内にある空位とイ
ンタスティシャルが再結合することにより共存領域（３
２）内の欠陥が除去され、インタスティシャル化領域
（３１）にのみ“ｃ”ほどの幅で拡張欠陥（３４）が形
成される。
インタスティシャル共存領域（３２）内にある空位とイ
ンタスティシャルが再結合することにより共存領域（３
２）内の欠陥が除去され、インタスティシャル化領域
（３１）にのみ“ｃ”ほどの幅で拡張欠陥（３４）が形
成される。
【００５４】また、拡張欠陥（３４）は、従来技術の第
１及び第２実施例においての“ａ”、“ｂ”の幅より小
さい“ｃ”ほどの幅で形成される。
１及び第２実施例においての“ａ”、“ｂ”の幅より小
さい“ｃ”ほどの幅で形成される。
【００５５】さらに、ＢＦ2 に含まれた硼素はインタス
ティシャルメカニズム（ｉｎｔｅｒｓｔｉｔｉａｌ ｍ
ｅｃｈａｎｉｓｍ）により拡散されるため、損傷化領域
（２８）は空位が深く形成され非晶質化領域（３０）の
下側に形成されたインタスティシャル化領域（３１）よ
り相対的に拡散の発生が少なくなる。
ティシャルメカニズム（ｉｎｔｅｒｓｔｉｔｉａｌ ｍ
ｅｃｈａｎｉｓｍ）により拡散されるため、損傷化領域
（２８）は空位が深く形成され非晶質化領域（３０）の
下側に形成されたインタスティシャル化領域（３１）よ
り相対的に拡散の発生が少なくなる。
【００５６】そのため、不純物接合領域（３３）は、拡
張欠陥（３４）の幅が狭く、小さな接合深さを有する。
張欠陥（３４）の幅が狭く、小さな接合深さを有する。
【００５７】この際、損傷化領域（２８）を形成するた
めのイオン注入エネルギーが、非晶質化領域（３０）を
形成するためのイオン注入エネルギーより高いイオン注
入エネルギーを用いるため、非晶質化領域（３０）の下
側より遥かに深い部分にインタスティシャルが形成され
るので硼素の拡散には寄与することができない。
めのイオン注入エネルギーが、非晶質化領域（３０）を
形成するためのイオン注入エネルギーより高いイオン注
入エネルギーを用いるため、非晶質化領域（３０）の下
側より遥かに深い部分にインタスティシャルが形成され
るので硼素の拡散には寄与することができない。
【００５８】
【発明の効果】以上で説明したように、本発明による不
純物接合領域形式方法においては半導体基板に損傷化及
び非晶質化工程の後、不純物イオンを注入して拡張欠陥
の幅を減らし、薄い接合深さを有する不純物接合領域を
形成することによりショートチャネル効果とパンチスル
ー現象を無くし、接合漏洩電流を減少させ半導体素子の
特性を向上させることができる。
純物接合領域形式方法においては半導体基板に損傷化及
び非晶質化工程の後、不純物イオンを注入して拡張欠陥
の幅を減らし、薄い接合深さを有する不純物接合領域を
形成することによりショートチャネル効果とパンチスル
ー現象を無くし、接合漏洩電流を減少させ半導体素子の
特性を向上させることができる。
【図１】従来技術の第１実施例による不純物接合領域の
形成方法を説明するための半導体素子の断面図である。
形成方法を説明するための半導体素子の断面図である。
【図２】従来技術の第２実施例による不純物接合領域の
形成方法を説明するための半導体素子の断面図である。
形成方法を説明するための半導体素子の断面図である。
【図３】（ａ）〜（ｄ）は、本発明による不純物接合領
域の形成方法を示す半導体素子の工程断面図である。
域の形成方法を示す半導体素子の工程断面図である。
２１…半導体基板、２２…Ｎウェル（Ｎ−ｗｅｌｌ）、
２３…素子分離酸化膜、２４…ゲート酸化膜、２５…ゲ
ート電極、２６…絶縁膜スペーサー、２７…第１感光膜
パターン、２８…損傷化領域、２９…第２感光膜パター
ン、３０…非晶質化領域、３１…インタスティシャル化
領域、３２…空位／インタスティシャル共存領域、３３
…不純物接合領域、３４…拡張欠陥
２３…素子分離酸化膜、２４…ゲート酸化膜、２５…ゲ
ート電極、２６…絶縁膜スペーサー、２７…第１感光膜
パターン、２８…損傷化領域、２９…第２感光膜パター
ン、３０…非晶質化領域、３１…インタスティシャル化
領域、３２…空位／インタスティシャル共存領域、３３
…不純物接合領域、３４…拡張欠陥
Claims (20)
- 【請求項１】 半導体基板を準備する工程；前記半導体
基板上にフィールド領域と活性領域を画定する素子分離
酸化膜を形成する工程；前記半導体基板の活性領域上に
第１感光膜パターンを形成する工程；前記第１感光膜パ
ターンをマスクとし、前記第１感光膜パターンの両側に
露出する前記半導体基板の活性領域に第１不純物を注入
して損傷化させる工程；前記第１感光膜パターンを除去
し、前記第１感光膜パターンがあった部分を除く前記半
導体基板の露出した表面上に第２感光膜パターンを形成
する工程；前記第２感光膜パターンをマスクとし、前記
半導体基板の露出した部分に第２不純物を注入して非晶
質化させる工程；前記第２感光膜パターンを除去し、前
記半導体基板の活性領域に第３不純物を注入して不純物
接合領域を形成する工程を含んで成ることを特徴とす
る、半導体装置の不純物接合領域形成方法。 - 【請求項２】 前記損傷化工程の際、第１不純物を非晶
質化させる臨界注入量未満で注入することを特徴とする
請求項１記載の半導体装置の不純物接合領域形成方法。 - 【請求項３】 前記第１不純物と前記第２不純物は、同
一のものであることを特徴とする請求項１記載の半導体
装置の不純物接合領域形成方法。 - 【請求項４】 前記第１及び第２不純物では、第４族元
素を用いることを特徴とする請求項１記載の半導体装置
の不純物接合領域形成方法。 - 【請求項５】 前記第１及び第２不純物では、砒素を用
いることを特徴とする請求項１記載の半導体装置の不純
物接合領域形成方法。 - 【請求項６】 前記第１及び第２不純物では、インジウ
ムを用いることを特徴とする請求項１記載の半導体装置
の不純物接合領域形成方法。 - 【請求項７】 前記損傷化工程は、前記半導体基板の不
純物接合領域形成の際に用いるイオン注入エネルギーの
約２〜１０倍で行うことを特徴とする請求項１記載の半
導体装置の不純物接合領域形成方法。 - 【請求項８】 前記非晶質化工程は、前記半導体基板の
不純物接合領域形成の際に用いるイオン注入エネルギー
の約１．５〜５倍で行うことを特徴とする請求項１記載
の半導体装置の不純物接合領域形成方法。 - 【請求項９】 前記第３不純物では、ＢＦ2 を用いるこ
とを特徴とする請求項１記載の半導体装置の不純物接合
領域形成方法。 - 【請求項１０】 素子分離酸化膜形成の後に半導体基板
の活性領域上にゲート酸化膜、ゲート電極及び絶縁膜ス
ペーサーを順次形成する工程をさらに含むことを特徴と
する請求項１記載の半導体装置の不純物接合領域形成方
法。 - 【請求項１１】 半導体基板を準備する工程；前記半導
体基板上にフィールド領域と活性領域を画定する素子分
離酸化膜と、前記半導体基板の活性領域上にゲート酸化
膜と、前記ゲート酸化膜上にゲート電極及び、前記ゲー
ト電極とゲート酸化膜の側面に絶縁膜スペーサーを順次
形成する工程；前記半導体基板の活性領域上に第１感光
膜パターンを形成する工程；前記第１感光膜パターンを
マスクとし、前記半導体基板の露出した部分に第１不純
物を注入して損傷化させる工程；前記第１感光膜パター
ンを除去し、前記第１感光膜パターンがあった部分を除
く露出した前記基板全体の表面上に第２感光膜パターン
を形成する工程；前記第２感光膜パターンをマスクと
し、前記半導体基板の露出した部分に第２不純物を注入
して非晶質化させる工程；前記第２感光膜パターンを除
去し、前記素子分離酸化膜、ゲート電極及び絶縁膜スペ
ーサーをマスクとし、前記半導体基板の活性領域に第３
不純物をイオン注入して不純物接合領域を形成する工程
を含んでなることを特徴とする半導体装置の不純物接合
領域形成方法。 - 【請求項１２】 前記第１感光膜パターンは、前記絶縁
膜スペーサーと素子分離酸化膜近接部分を露出させるこ
とを特徴とする請求項１１記載の半導体装置の不純物接
合領域形成方法。 - 【請求項１３】 前記損傷化工程の際の第１不純物は、
非晶質化させる臨界注入量未満で注入することを特徴と
する請求項１１記載の半導体装置の不純物接合領域形成
方法。 - 【請求項１４】 前記第２不純物と前記第１不純物は、
同一のものであることを特徴とする請求項１１記載の半
導体装置の不純物接合領域形成方法。 - 【請求項１５】 前記第１及び第２不純物では、第４族
元素を用いることを特徴とする請求項１１記載の半導体
装置の不純物接合領域形成方法。 - 【請求項１６】 前記第１及び第２不純物では、砒素を
用いることを特徴とする請求項１１記載の半導体装置の
不純物接合領域形成方法。 - 【請求項１７】 前記第１及び第２不純物では、インジ
ウムを用いることを特徴とする請求項１１記載の半導体
装置の不純物接合領域形成方法。 - 【請求項１８】 前記損傷化工程は、前記半導体基板の
不純物接合領域形成の際に用いるイオン注入エネルギー
の約２〜１０倍で行うことを特徴とする請求項１１記載
の半導体装置の不純物接合領域形成方法。 - 【請求項１９】 前記非晶質化工程は、前記半導体基板
の不純物接合領域形成の際に用いるイオン注入エネルギ
ーの約１．５〜５倍で行うことを特徴とする請求項１１
記載の半導体装置の不純物接合領域形成方法。 - 【請求項２０】 前記第３不純物では、ＢＦ2 を用いる
ことを特徴とする請求項１１記載の半導体装置の不純物
接合領域形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950012740A KR0144493B1 (ko) | 1995-05-22 | 1995-05-22 | 불순물 접합 영역 형성방법 |
| KR95-12740 | 1995-05-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237765A JPH09237765A (ja) | 1997-09-09 |
| JP2834712B2 true JP2834712B2 (ja) | 1998-12-14 |
Family
ID=19415040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8126134A Expired - Fee Related JP2834712B2 (ja) | 1995-05-22 | 1996-05-21 | 半導体装置の不純物接合領域形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5668020A (ja) |
| JP (1) | JP2834712B2 (ja) |
| KR (1) | KR0144493B1 (ja) |
| CN (1) | CN1079165C (ja) |
| TW (1) | TW373270B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2848439B2 (ja) * | 1995-11-10 | 1999-01-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| US9087773B2 (en) * | 2013-09-11 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company Limited | Implant region definition |
| US9780250B2 (en) * | 2016-01-14 | 2017-10-03 | Varian Semiconductor Equipment Associates, Inc. | Self-aligned mask for ion implantation |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182171A (ja) * | 1984-02-29 | 1985-09-17 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US5223445A (en) * | 1990-05-30 | 1993-06-29 | Matsushita Electric Industrial Co., Ltd. | Large angle ion implantation method |
| EP0607658A3 (en) * | 1992-11-13 | 1995-08-30 | At & T Corp | Manufacturing of a MOSFET. |
-
1995
- 1995-05-22 KR KR1019950012740A patent/KR0144493B1/ko not_active IP Right Cessation
-
1996
- 1996-05-18 TW TW085105912A patent/TW373270B/zh not_active IP Right Cessation
- 1996-05-21 JP JP8126134A patent/JP2834712B2/ja not_active Expired - Fee Related
- 1996-05-21 US US08/651,856 patent/US5668020A/en not_active Expired - Lifetime
- 1996-05-22 CN CN96106670A patent/CN1079165C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960042940A (ko) | 1996-12-21 |
| US5668020A (en) | 1997-09-16 |
| KR0144493B1 (ko) | 1998-08-17 |
| JPH09237765A (ja) | 1997-09-09 |
| CN1079165C (zh) | 2002-02-13 |
| TW373270B (en) | 1999-11-01 |
| CN1140330A (zh) | 1997-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4488351A (en) | Method for manufacturing semiconductor device | |
| KR100268871B1 (ko) | 반도체소자의제조방법 | |
| US5045486A (en) | Transistor fabrication method | |
| JPH0231497B2 (ja) | ||
| KR100203131B1 (ko) | 반도체 소자의 초저접합 형성방법 | |
| US5212542A (en) | Semiconductor device having at least two field effect transistors and method of manufacturing the same | |
| JP2834712B2 (ja) | 半導体装置の不純物接合領域形成方法 | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP3371875B2 (ja) | 半導体装置の製造方法 | |
| JP3063834B2 (ja) | 半導体装置の製造方法 | |
| JPH09312397A (ja) | 半導体装置およびその製造方法 | |
| JP2757491B2 (ja) | 半導体装置の製造方法 | |
| JP2897215B2 (ja) | 半導体装置の製造方法 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100470393B1 (ko) | 듀얼게이트 반도체소자의 제조방법 | |
| KR0147679B1 (ko) | 반도체소자 제조방법 | |
| KR100220251B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JPH1041240A (ja) | 半導体装置およびその製造方法 | |
| KR0156147B1 (ko) | 씨모스 제조방법 | |
| KR100205323B1 (ko) | 마스크롬 셀 및 제조방법 | |
| KR0184056B1 (ko) | 에스오아이 웨이퍼 제조방법 | |
| KR970072206A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JPH05144839A (ja) | 半導体装置の製造方法 | |
| JPH10135451A (ja) | 漏れ電流減少領域を備える半導体素子の製造方法 | |
| JPH04179238A (ja) | Ｍｉｓトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |