KR100205323B1 - 마스크롬 셀 및 제조방법 - Google Patents
마스크롬 셀 및 제조방법 Download PDFInfo
- Publication number
- KR100205323B1 KR100205323B1 KR1019960032736A KR19960032736A KR100205323B1 KR 100205323 B1 KR100205323 B1 KR 100205323B1 KR 1019960032736 A KR1019960032736 A KR 1019960032736A KR 19960032736 A KR19960032736 A KR 19960032736A KR 100205323 B1 KR100205323 B1 KR 100205323B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- protrusions
- floating gate
- impurity
- mask
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 150000002500 ions Chemical class 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 마스크롬셀 및 제조방법에 관한 것으로, 불순물영역의 확산으로 인한 채널길이의 감소를 방지하여 충분한 채널마진을 확보할 수 있도록 하므로써 고집적소자 제작에 적합하도록 한 것이다.
본 발명에 따른 마스크롬셀은 반도체기판; 상기 반도체기판상에 소정간격을 두고 형성된 제1 및 2 돌출부; 상기 제1 및 2 돌출부에 각각 형성된 제1 및 2 불순물영역; 상기 제1 및 제2 돌출부 그리고 반도체기판의 노출된 표면에 형성된 부유게이트 절연막; 상기 게이트 절연막위에 형성된 부유게이트를 포함하여 구성된다.
또한 본 발명에 따른 마스크롬셀의 제조방법은 반도체기판을 준비하는 단계; 상기 반도체기판 전면에 불순물이온을 주입하는 단계; 상기 반도체기판을 선택적으로 제거하여 제1 및 2 돌출부를 형성하는 단계; 상기 제1 및 2 돌출부를 포함한 반도체기판의 노출된 표면에 부유게이트 절연막을 형성하는 단계; 상기 부유게이트 절연막상에 부유게이트를 형성하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체소자에 관한 것으로, 특히 채널길이의 감소 및 불순물영역의 농도 변화를 방지하고자 한 마스크롬셀 제조방법에 관한 것이다.
종래의 마스크롬 플랫셀(Mask ROM Flat Cell)을 간략하게 설명하면 다음과 같다.
도1은 종래의 마스크롬 플랫셀의 단면도이다.
상기도면에 따르면, 종래의 마스크롬 플랫셀은 반도체기판(1)과, 상기 반도체기판(1)에 형성되고 채널길이만큼 격리된 제1 및 2 불순물 확산영역(3a)(4a)들과, 상기 반도체기판(1)상에 형성된 부유게이트 절연막(5)과, 상기 부유게이트 절연막(5)상에 형성된 부유게이트(6)를 포함하여 구성된다.
상기 구성으로 된 종래 마스크롬 플랫셀의 제조방법을 설명하면 다음과 같다.
도2a 내지 도2f는 종래 마스크롬 플랫셀의 공정단면도이다.
종래의 마스크롬 플랫셀은 먼저 도2a에 도시된 바와 같이, P형 반도체기판(1)을 준비하고, 문턱전압(VT)을 조절하기 위해 상기 반도체기판(1)에 B+불순물이온을 주입한다.
그다음, 도2b에 도시된 바와 같이, 상기 반도체기판(1)상에 감광막(2)을 도포한다.
이어서 도2c에 도시된 바와 같이, 노광 및 현상공정에 의해 상기 감광막(2)을 선택적으로 제거하여 불순물영역 부분을 정의한다.
그다음 선택적으로 제거되고 남은 감광막(2a)을 마스크로 하여 상기 반도체기판(1)에 N+불순물이온을 주입한다.
이어서 도2d에 도시된 바와 같이, 상기 남아 있던 감광막(2a)을 제거하여 상기 반도체기판(1)에 제1 및 2 불순물영역(3)(4)을 각각 형성한다.
그다음 도2e에 도시된 바와 같이, 반도체기판(1)상에 산화막(oxide)을 증착하여 부유게이트 절연막(5)을 형성한다.
이때, 상기 제1 및 2 불순물영역(3)(4)은 상기 열공정(즉, 부유게이트 절연막(5) 형성)시에 채널영역까지 확산되어져 도2e와 같이, 상기 제1 및 2 불순물영역(3)(4)보다 넓은 제3 및 4 불순물 확산영역(3a)(4a)을 형성한다.
이어서 상기 부유게이트 절연막(5)위에 다결성 실리콘을 증착하고, 도면에는 도시하지 않았지만 사진석판술(photolithography) 및 사진식각 공정에 의해 상기 다결정 실리콘을 선택적으로 제거하여 부유게이트(6)을 형성한다.
그다음 롬데이타 코딩(rom data coding), 즉 프로그래밍(programing)을 하기 위해 상기 부유게이트(6)의 노출된 표면에 감광막(미도시)을 도포하고, 노광 및 현상공정에 의해 상기 감광막을 선택적으로 제거하여 상기 도2f와 같이, 감광막의 일부분(7a)만 남도록 한다.
이어서 상기 남아 있는 감광막(7a)을 마스크로 하여 상기 반도체기판(1)에 B+불순물이온을 주입한다.
이렇게 하여 상기 B+불순물이온은 상기 제1 및 2 불순물 확산영역(3a)(4a)의 상부와 채널영역에 분포한다.
상기와 같이 종래의 마스크롬셀에 있어서는 다음과 같은 문제점들이 있다.
첫째, 종래의 마스크롬셀에 있어서는 소오스와 드레인으로 사용하는 불순물영역이 열공정(예를들면, 부유게이트 형성)에 의해 채널영역에 까지 확산되기 때문에 채널길이가 감소한다.
따라서 채널길이의 감소로 인해 펀치스로우(punch-through) 현상이 발생한다.
둘째, 종래의 마스크롬셀에 있어서는 상기와 같이 채널길이가 감소하므로 충분한 채널마진을 확보하기 위해서는 불순물영역들의 간격을 증가시켜야 한다.
따라서 상기 종래의 마스크롬셀은 셀이 차지하는 전체면적이 증가하게 되므로 고집적소자 제작에는 적합하지 못하다.
셋째, 종래의 마스크롬셀에 있어서는 채널선상에 분포하는 불순물영역들의 농도가 코딩시에 주입되는 불순물이온들과 상호반응에 의해 변하게 되므로써 채널이 전지역에 걸쳐 균일하게 형성되지 못하고 코딩효율 또한 나빠지게 된다.
본 발명은 상기 종래의 제반 문제점을 해결하기 위하여 안출된 것으로서, 불순물영역이 열공정시에 확산되므로써 채널길이가 감소되는 것을 방지할 수 있는 마스크롬셀 및 제조방법을 제공함에 그 목적이 있다.
또한 본 발명의 목적은 코딩시에 채널영역 부근의 불순물영역들의 농도 변화를 억제하여 채널이 전지역에 걸쳐 균일하게 형성되도록 한 마스크롬셀 및 제조방법을 제공함에 있다.
제1도는 종래의 마스크롬셀(Mask ROM Cell)의 단면도.
제2a도 내지 제2f도는 제1도의의 마스크롬셀의 공정단면도.
제3도는 본 발명에 따른 마스크롬셀의 단면도.
제4a도 내지 제4g도는 제3도의 본 발명에 따른 마스크롬셀의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 감광막
13,14 : 돌출부 15,16 : 불순물영역
18 : 부유게이트 19a : 감광막
상기 목적을 달성하기 위한 본 발명에 따른 마스크롬셀은 반도체기판; 상기 반도체기판상에 소정간격을 두고 형성된 제1 및 2 돌출부; 상기 제1 및 2 돌출부에 각각 형성된 제1 및 2 불순물영역들; 상기 제1 및 제2 돌출부 그리고 반도체기판의 노출된 표면에 형성된 부유게이트 절연막; 상기 부유게이트 절연막위에 형성된 부유게이트를 포함하여 구성된 것을 특징으로 한다.
또한 본 발명에 따른 마스크롬셀의 제조방법은 반도체기판을 준비하는 단계; 상기 반도체기판 전면에 불순물이온을 주입하는 단계; 상기 반도체기판을 선택적으로 제거하여 제1 및 2 돌출부를 형성하는 단계; 상기 제1 및 2 돌출부를 포함한 반도체기판의 노출된 표면에 부유게이트 절연막을 형성하는 단계; 상기 부유게이트 절연막상에 부유게이트를 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
본 발명을 첨부된 도면을 참조하여 상세히 설명한다.
도3은 본 발명에 따른 마스크롬(Mask ROM)셀의 단면도이다.
상기 도면에 따르면, 본 발명에 따른 마스크롬셀은 반도체기판(11)에 채널길이만큼 떨어져 형성된 제1 및 2 돌출부(13)(14), 상기 제1 및 2 돌출부(13)(14)에 각각 형성된 제1 및 2 불순물 확산영역(15a)(16a)들과, 상기 제1 및 2 돌출부(13)(14)를 포함한 반도체기판(11)상에 형성된 부유게이트 절연막(17)과, 상기 부유게이트 절연막(17)상에 형성된 부유게이트(18)를 포함하여 구성된다.
여기서, 상기 제1 및 2 돌출부(13)(14)사이의 반도체기판(11) 영역은 채널영역을 이룬다.
상기 구성으로 된 본 발명에 따른 마스크롬셀의 제조방법을 설명하면 다음과 같다.
도4는 본 발명에 따른 마스크롬셀의 공정단면도이다.
본 발명에 따른 마스크롬셀은 먼저 도4a에 도시된 바와 같이, P형 반도체기판(1)을 준비하고, 상기 반도체 기판(11) 전면에 N+불순물이온을 주입한다.
그다음, 도4b에 도시된 바와 같이, 상기 반도체기판(1)상에 감광막(photoresist)(12)을 도포한다.
이어서 도4c에 도시된 바와 같이, 노광 및 현상공정에 의해 상기 감광막(12)을 선택적으로 제거하여 채널영역 부분을 정의한다.
그다음 도4d에 도시된 바와 같이, 남아 있는 감광막(12a)을 마스크로 하여 상기 반도체기판(11)을 선택적으로 제거하여 제1 불순물 이온주입 영역을 가지는 제1 돌출부(13)와, 제2 불순물 이온주입 영역(14)을 가지는 제2 돌출부(14)를 각각 형성한다.
이어서, 도4e에 도시된 바와 같이, 문턱전압(VT)을 조절하기 위해 상기 남아있는 감광막(12a)을 마스크로 하여 상기 반도체기판(11)의 노출된 표면, 즉 채널영역 부분에 B+불순물이온을 주입한다.
그다음 도4f에 도시된 바와 같이, 상기 남아 있던 감광막(12a)을 제거하고, 상기 제1 및 제2 돌출부(13)(14)를 포함한 반도체기판(11)의 노출된 표면에 열산화 공정에 의해 부유게이트 절연막(17)을 형성한다.
이때 상기 제1 및 2 불순물영역(15)(16)은 상기 열공정(즉, 부유게이트 절연막(17) 형성)을거쳐면도 도4f와 같이, 주입된 불순물 이온을 채널영역을 제외한 상기 제1 및 2 돌출부(13)(14)의 바닥아래에까지 확산되어져 제1 및 제2 불순물 확산영역(15a)(16a)을 형성한다.
도4d에서 반도체기판의 식각깊이는 제1 및 제2 불순물 확산영역(15a)(16a)의 접합깊이와 유사하다.
이어서 상기 부유게이트 절연막(17)위에 다결정 실리콘을 증착하고, 도면에는 도시하지 않았지만 사진식각 공정에 의해 상기 다결정 실리콘을 선택적으로 제거하여 부유게이트(18)를 형성한다.
그다음 도4g에 도시된 바와 같이, 도면에는 도시하지 않았지만 상기 부유게이트(18)위에 감광막을 도포하고 롬데이타 코딩(rom data coding)을 하기 위해 제1 및 제2 돌출부의 상측 일부와 제1 및 제2 돌출부 사이의 상기 감광막을 선택적으로 제거한다.
이어서 선택적으로 제거된 상기 감광막(19a) 부분을 마스크로 하여 상기 부유게이트(18)의 노출된 표면에 코딩용 B+불순물이온을 주입한다.
이때 상기 B+불순물이온을 제1 및 2 불순물 확산영역(15a)(16a) 표면과 채널영역의 반도체기판(11) 표면에 각각 분포한다.
따라서, 상기 B+불순물 이온주입들은 채널영역 부근에 존재하는 상기 제1 및 2 불순물 확산영역(15a)(16a)의 농도에 영향을 미치지 않는다.
상기와 같이 본 발명에 따른 마스크롬셀에 있어서는 다음과 같은 특징들이 있다.
첫째, 본 발명에 따른 마스크롬셀에 있어서는 반도체기판에 채널영역만큼의 간격을 두고 돌출부를 형성하여 상기 돌출부에 불순물영역을 형성하기 때문에 불순물영역이 열공정에 의해 확산되더라도 상기 돌출부의 측면에 의해 확산이 제한되므로 정해진 채널길이가 감소되지 않고 유지된다.
따라서 본 발명에 따른 마스크롬셀에 있어서는 충분한 채널마진(margin)을 확보할 수 있으므로 제작수율을 높일 수 있고, 고집적소자 제작에도 적합하다.
둘째, 본 발명에 따른 마스크롬셀에 있어서는 열공정시 불순물영역이 확산되더라도 채널길이의 감소없이 돌출부의 바닥아래에 얕은(shallow) 형태의 소오스와 드레인영역이 형성되므로 채널길이의 감소로 인한 펀치스로우(punch-through) 현상이 방지된다.
따라서 본 발명에 따른 마스크롬셀에 있어서는 채널영역이 상기 불순물 확산영역 상부와 떨어져 있어, 상기 코딩 불순물이온은 채널영역 부근의 불순물 확산영역의 농도에는 영향을 미치지 않으므로 소오스와 드레인으로 사용하는 상기 불순물 확산영역의 농도를 균일하게 유지할 수 있다.
Claims (12)
- 상기 반도체기판상에 제1 돌출부와, 상기 제1 돌출부와 간격을 두고 형성된 제2 돌출부; 상기 제1 및 2 돌출부에 각각 형성된 제1 및 2 불순물 확산영역; 상기 제1 및 제2 돌출부 그리고 반도체기판의 노출된 표면에 형성된 부유게이트 절연막; 상기 부유게이트 절연막위에 형성된 부유게이트를 포함하여 구성된 것을 특징으로 하는 마스크롬셀
- 제1항에 있어서, 상기 제1 및 2 돌출부사이의 반도체기판 영역은 채널영역을 이루는 것을 특징으로 하는 마스크롬셀
- 제1항에 있어서, 상기 제1 및 2 불순물 확산영역은 상기 제1 및 2 돌출부 바닥하부에 걸쳐 형성되어 있는 것을 특징으로 하는 마스크롬셀
- 제1항에 있어서, 상기 제1 및 2 불순물 확산영역은 사이에 제3 불순물 영역이 더 형성됨을 특징으로 하는 마스크롬셀
- 제4항에 있어서, 기판과, 제3 불순물 영역은 동일한 도전형인 것을 특징으로 하는 마스크롬셀
- 반도체기판을 준비하는 단계; 상기 반도체기판 전면에 불순물이온을 주입하는 단계; 상기 반도체기판을 선택적으로 제거하여 제1 불순물 영역을 가진 제1 돌출부 및 제2 불순물 영역을 가진 제2 돌출부를 형성하는 단계; 상기 제1 및 2 돌출부를 포함한 반도체기판의 노출된 표면에 부유게이트 절연막을 형성하는 단계; 상기 부유게이트 절연막상에 부유게이트를 형성하는 단계와 제1 돌출부와 제2 돌출부 사이의 기판에 제3 불순물 영역을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 마스크롬셀의 제조방법
- 제6항에 있어서, 상기 반도체기판은 불순물 영역의 깊이로 제거되는 것을 특징으로 하는 마스크롬셀의 제조방법
- 제6항에 있어서, 상기 제1 및 제2 불순물영역은 상기 열처리 공정에 의해 상기 제1 및 제2 돌출부 바닥 하부에까지 확산되는 것을 특징으로 하는 마스크롬셀의 제조방법
- 제6항에 있어서, 상기 제1 및 2 돌출부는 상기 반도체기판상에 감광막을 도포하여 노광 및 현상공정에 의해 채널부분을 정의하고, 상기 감광막을 마스크로 하여 상기 채널부분에 해당하는 반도체기판 부분을 선택적으로 제거하여 형성하는 것을 특징으로 하는 마스크롬셀의 제조방법
- 제6항에 있어서, 상기 제1 및 제2 돌출부를 제외한 상기 반도체기판의 노출된 표면에 문턱전압을 조절하기 위해 불순물이온을 주입하는 단계를 더 포함하는 것을 특징으로 하는 마스크롬셀의 제조방법
- 제6항에 있어서, 상기 제1 및 제2 돌출부 사이의 간격은 채널길이를 결정하는 것을 특징으로 하는 마스크롬셀의 제조방법
- 제6항에 있어서, 기판과 제3 불순물 영역은 동일한 도전형인 것을 특징으로 하는 마스크롬셀의 제조방법
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960032736A KR100205323B1 (ko) | 1996-08-06 | 1996-08-06 | 마스크롬 셀 및 제조방법 |
| JP9188048A JP3030620B2 (ja) | 1996-08-06 | 1997-07-14 | マスクｒｏｍセル及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960032736A KR100205323B1 (ko) | 1996-08-06 | 1996-08-06 | 마스크롬 셀 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980013983A KR19980013983A (ko) | 1998-05-15 |
| KR100205323B1 true KR100205323B1 (ko) | 1999-07-01 |
Family
ID=19468913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960032736A KR100205323B1 (ko) | 1996-08-06 | 1996-08-06 | 마스크롬 셀 및 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3030620B2 (ko) |
| KR (1) | KR100205323B1 (ko) |
-
1996
- 1996-08-06 KR KR1019960032736A patent/KR100205323B1/ko not_active IP Right Cessation
-
1997
- 1997-07-14 JP JP9188048A patent/JP3030620B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3030620B2 (ja) | 2000-04-10 |
| JPH1079441A (ja) | 1998-03-24 |
| KR19980013983A (ko) | 1998-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980052470A (ko) | 트랜지스터의 구조 및 제조 방법 | |
| KR100205323B1 (ko) | 마스크롬 셀 및 제조방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR100873356B1 (ko) | 고전압 트랜지스터의 제조방법 | |
| KR0146525B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| EP0851478B1 (en) | Method of forming oxide isolation regions | |
| KR100929422B1 (ko) | 반도체소자의 제조방법 | |
| EP0313777A2 (en) | Method for providing increased dopant concentration in selected regions of semiconductor devices | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| KR100266688B1 (ko) | 고전압 수직 확산 모스 트랜지스터 제조방법 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| KR100937650B1 (ko) | 반도체 장치의 트랜지스터 제조 방법 | |
| KR100469147B1 (ko) | 반도체 소자의 제조방법 | |
| KR100406589B1 (ko) | 반도체 소자의 제조방법 | |
| KR100370118B1 (ko) | 반도체소자의웰제조방법 | |
| KR100261185B1 (ko) | 반도체소자 제조방법 | |
| KR19990058935A (ko) | 마스크롬 셀 및 그 제조방법 | |
| KR100268931B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100819686B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100587379B1 (ko) | 반도체 소자의 제조방법 | |
| JPH09237765A (ja) | 半導体装置の不純物接合領域形成方法 | |
| KR100243024B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR0182871B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR0173964B1 (ko) | 래치업 제어구조를 갖는 전력반도체장치의 제조방법 | |
| KR100198607B1 (ko) | 마스크 롬 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050318 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |