KR100243024B1 - 모스 트랜지스터 제조방법 - Google Patents

모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR100243024B1
KR100243024B1 KR1019970049042A KR19970049042A KR100243024B1 KR 100243024 B1 KR100243024 B1 KR 100243024B1 KR 1019970049042 A KR1019970049042 A KR 1019970049042A KR 19970049042 A KR19970049042 A KR 19970049042A KR 100243024 B1 KR100243024 B1 KR 100243024B1
Authority
KR
South Korea
Prior art keywords
source
drain
ion implantation
gate
mos transistor
Prior art date
Application number
KR1019970049042A
Other languages
English (en)
Other versions
KR19990026751A (ko
Inventor
박화식
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970049042A priority Critical patent/KR100243024B1/ko
Publication of KR19990026751A publication Critical patent/KR19990026751A/ko
Application granted granted Critical
Publication of KR100243024B1 publication Critical patent/KR100243024B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 반도체소자 제조방법은 이온주입공정을 사용하여 용이하게 엘디디 구조의 소스 및 드레인을 제조할 수 있으나, 이온주입공정 후, 주입된 이온의 활성화를 위해 어닐링공정을 사용하거나, 후속공정으로 높은 열을 이용하는 공정을 사용함으로써, 공정단계가 복잡한 문제점과 아울러 열의 인가시에 주입된 이온이 확산하여 이온이 주입된 영역이 넓어지게 되어 모스 트랜지스터의 집적도 향상에 따라 게이트의 크기가 작아지면 소스와 드레인이 맞닿는 펀치쓰루(PUNCH THROUGH)현상이 일어나 집적도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판의 상부 일부에 확산 마스크를 증착하고 확산의 소스를 증착한 후, 확산공정을 통해 엘디디 구조의 소스 및 드레인을 형성하는 단계와; 상기 확산 마스크를 제거하고 불순물이온을 주입하여 문턱전압의 조절을 위한 이온주입층을 형성하는 단계와; 상기 이온주입층의 상부에 게이트를 형성하는 단계와; 상기 게이트의 상부와 소스 및 드레인의 상부에 붕소 인 실리콘 글라스를 증착하고, 어닐링하는 단계로 이루어져 접합깊이가 얕은 소스 및 드레인을 형성함으로써, 모스 트랜지스터의 고집적화에 따라 게이트의 크기가 작아져도 펀치쓰루의 영향이 적게 되어 집적도를 향상시킬 수 있는 효과와 아울러 이온주입공정에 비해 공정이 단순해 짐으로써, 제품의 제조비용을 감소시키는 효과가 있다.

Description

모스 트랜지스터 제조방법
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 모스 트랜지스터의 소스 및 드레인을 확산공정으로 극히 얕은 접합(ultra-shallow junction)의 형태로 형성하여 소자의 특성을 개선하고, 집적도를 향상시키는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
일반적으로, 모스 트랜지스터를 포함하는 반도체 소자의 제조공정은 사진식각공정을 이용하여 산화막 등을 식각하여 이온주입의 하드 마스크를 제조한다. 이와 같이 제조된 이온주입의 하드 마스크를 이용하여, 기판의 특정영역에 선택적으로 이온을 주입함이 가능해 지며 이온을 주입하는 에너지를 조절하여 이온이 기판의 하부에 주입되는 깊이도 용이하게 제어할 수 있게 된다.
이온주입공정이란 5가 또는 3가의 이온을 강한 에너지를 이용하여 기판의 특정영역 하부로 주입하는 공정이며, 이와 같이 이온이 주입되면서 기판을 구성하는 실리콘 원자 등의 결합을 파괴하게 된다. 이와 같은 영향으로 이온주입 공정 후에는 기판에 열을 인가하는 어닐링공정을 수행하거나, 후속공정으로 높은 열을 사용하는 공정을 수행하여 어닐링공정을 생략하기도 하며, 이와 같은 이온주입을 이용하여 소스 및 드레인을 형성하는 종래 모스 트랜지스터 제조방법을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도1a 내지 도1g는 종래 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 버퍼산화막(2)을 증착하고 이온주입공정을 통해 상기 기판(1)의 특정영역에 문턱전압조절을 위한 불순물 원자를 주입하여 이온주입층(3)을 형성하는 단계(도1a)와; 상기 버퍼산화막(2)을 제거하고, 기판(1)의 상부에 게이트 산화막(4)을 증착하는 단계(도1b)와; 상기 게이트 산화막(4)의 상부에 다결정실리콘(5)을 증착하고, 사진식각공정을 통해 게이트를 형성하는 단계(도1c)와; 상기 게이트의 측면하부 기판(1) 하부에 저농도의 불순물이온을 이온주입하여 저농도 소스 또는 드레인(6)을 형성하는 단계와; 상기 다결정실리콘(5)과 저농도 소스 또는 드레인(6)의 상부에 열산화막을 증착하고, 건식식각하여 상기 게이트의 측면에 측벽(7)을 형성하는 단계(도1e)와; 상기 측벽(7)의 측면 기판(1)의 하부에 고농도 불순물 이온을 이온주입하여 고농도 소스 또는 드레인(8)을 형성하는 단계(도1f)와; 어닐링공정을 통해 상기 형성한 고농도 소스 또는 드레인(8)을 활성화시키는 단계(도1g)로 이루어 진다.
이하, 상기와 같이 구성된 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부에 버퍼산화막(2)을 증착한 후, 그 버퍼산화막(2)을 이온주입 버퍼로 사용하는 이온주입공정으로 기판(1) 하부의 특정 깊이에 이온주입층(3)을 형성한다. 이와 같이 버퍼산화막(2)을 증착한 후, 이온주입 공정을 실시하는 이유는 주입되는 이온에 의해 기판(1)이 손상되는 것을 최대한 방지하기 위한 것이며, 모스 트랜지스터 제조공정 전에 상기 이온주입층(3)을 형성하는 이유는 모스 트랜지스터의 가장 중요한 특성이라 할 수 있는 문턱전압의 조절을 위한 것이다. 예를 들어 기판(1)이 피형이고 게이트의 하부에 형성되는 채널이 엔채널이라 하면 엔형 불순물 이온을 주입하여 게이트에 인가되는 전압이 낮은 경우에도 쉽게 채널이 형성되게 할 수 있다.
그 다음, 도1b에 도시한 바와 같이 상기 버퍼산화막(2)을 선택적으로 식각한 후, 상기 그 하부에 이온주입층(3)이 형성된 기판(1)의 상부에 게이트 산화막(4)을 증착한다. 이때의 게이트 산화막(4)은 열산화막을 사용하여 특별한 어닐링공정을 수행하지 않고, 상기 이온주입층(3)을 활성화한다.
그 다음, 도1c에 도시한 바와 같이 상기 게이트 산화막(4)의 상부에 다결정실리콘(5)을 증착하고, 그 다결정실리콘(5)의 상부에 산화막(도면 생략) 등을 증착한 후, 사진식각공정을 통해 상기 산화막에 게이트 패턴을 형성한 다음, 다시 상기 게이트 패턴이 형성된 산화막을 식각의 하드마스크로 사용하여 상기 다결정실리콘(5) 및 게이트 산화막(4)을 식각함으로써, 게이트를 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 형성된 게이트의 측면 기판(1)의 하부에 불순물이온을 저농도로 이온주입하여 저농도 소스 또는 드레인(6)을 형성한다.
그 다음, 도1e에 도시한 바와 같이 상기 다결정실리콘(5)과 게이트 산화막(4)을 포함하는 게이트와 상기 저농도 소스 또는 드레인(6)이 형성된 기판(1)의 상부 전면에 열산화막을 두껍게 증착하고, 그 열산화막을 건식식각하여 상기 게이트의 측면에 측벽(7)을 형성한다.
이때, 측벽(7)의 형성을 위해 열산화막을 증착함으로써, 상기 저농도 소스 또는 드레인(6)을 어닐링공정 없이 활성화한다.
그 다음, 도1f에 도시한 바와 같이 상기 측벽(7)과 게이트를 이온주입 마스크로 사용하여 노출된 상기 저농도 소스 또는 드레인(6)에 불순물 이온을 고농도로 주입하여 고농도 소스 또는 드레인(8)을 형성한다.
그 다음, 도1g에 도시한 바와 같이 상기 고농도 불순물의 이온주입으로 형성한 고농도 소스 또는 드레인(8)을 어닐링공정을 통해 활성화시켜 엘디디구조의 모스 트랜지스터를 제조하게 된다.
이와 같이 이온주입공정을 수행하여 엘디디구조의 소스 및 드레인을 제조하면, 도2에 도시한 바와 같이 이온주입을 실시한 순간의 소스 및 드레인 접합의 깊이에 따른 농도의 분포와 어닐링을 실시한 순간의 소스 및 드레인 접합의 깊이에 따른 농도의 분포는 큰 차이를 보임을 알 수 있다. 즉, 어닐링을 실시하면 접합의 깊이는 더 깊어지며, 농도는 낮아짐을 알 수 있다.
또한, 도3은 기판의 농도 분포도로서, 이에 도시한 바와 같이 기판의 깊이에 따른 농도의 변화도 큰 것을 알 수 있다.
상기한 바와 같이 종래 모스 트랜지스터 제조방법은 이온주입공정을 사용하여 용이하게 엘디디구조의 소스 및 드레인을 제조할 수 있으나, 이온주입공정후, 주입된 이온의 활성화를 위해 어닐링공정을 사용하거나, 후속공정으로 높은 열을 이용하는 공정을 사용함으로써, 공정단계가 복잡한 문제점과 아울러 열의 인가시에 주입된 이온이 확산하여 이온이 주입된 영역이 넓어지게 되어 모스 트랜지스터의 집적도 향상에 따라 게이트의 크기가 작아지면 소스와 드레인이 맞닿는 펀치쓰루(PUNCH THROUGH)현상이 일어나 집적도가 감소하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 공정단계를 간소화하고, 모스 트랜지스터의 집적도를 향상시키는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1g는 종래 모스 트랜지스터의 제조공정 수순단면도.
도2는 도1a 내지 도1g에 의해 형성된 소스 및 드레인의 깊이에 따른 농도분포 그래프도.
도3은 도1a 내지 도1g에 의해 형성된 기판의 깊이에 따른 농도분포 그래프도.
도4a 내지 도4f는 종래 모스 트랜지스터의 제조공정 수순단면도.
도5는 도5a 내지 도5f에 의해 형성된 소스 및 드레인의 깊이에 따른 농도분포 그래프도.
도6은 도4a 내지 도4f에 의해 형성된 기판의 깊이에 따른 농도분포 그래프도.
*도면의 주요 부분에 대한 부호의 설명*
1:기판 2:버퍼 산화막
3:이온주입층 4:게이트 산화막
5:다결정실리콘 6:저농도 소스 또는 드레인
8:고농도 소스 또는 드레인 9:패드 산화막
10:질화막 11:고농도 불순물을 포함하는 다결정실리콘
상기와 같은 목적은 기판의 상부 일부에 확산 마스크를 증착하고 확산의 소스를 증착한 후, 확산공정을 통해 엘디디 구조의 소스 및 드레인을 형성하는 단계와; 상기 확산 마스크를 제거하고 불순물이온을 주입하여 문턱전압의 조절을 위한 이온주입층을 형성하는 단계와; 상기 이온주입층의 상부에 게이트를 형성하는 단계와; 상기 게이트의 상부와 소스 및 드레인의 상부에 붕소 인 실리콘 글라스를 증착하고, 어닐링하는 단계로 모스 트랜지스터의 소스 및 드레인을 접합깊이가 낮게 형성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도4a 내지 도4f는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 패드 산화막(9)을 증착하고, 그 패드 산화막(2)의 상부에 질화막(10)을 증착한 후, 게이트 패턴을 형성하여 기판(1)의 일부를 노출시키는 단계(도4a)와; 상기 질화막(10)과 노출된 기판(1)의 상부에 불순물 이온을 포함하는 다결정실리콘(11)을 증착하고, 확산시켜 노출된 기판(1)에 엘디디 구조 소스 또는 드레인(6,8)을 형성하는 단계(도4b)와; 상기 불순물 이온을 포함하는 다결정실리콘(11)과 질화막(10), 패드 산화막(9)을 식각하여 기판(1)의 상부를 모두 노출시키는 단계(도4c)와; 상기 노출된 기판(1)의 상부에 버퍼 산화막(2)을 증착하고, 불순물 이온을 주입하여 상기 질화막(10)이 위치하던 기판(1)의 하부에 이온주입층(3)을 형성하는 단계(도4d)와; 상기 버퍼 산화막(3)을 식각하고, 게이트 산화막(4)과 다결정실리콘(5)을 상기 이온주입층(3)과 고농도 소스 또는 드레인(8)의 상부에 순차적으로 증착하고 사진식각공정을 통해 상기 이온주입층(3)의 상부에 게이트를 형성하는 단계(도4e)와; 상기 게이트와 고농도 소스 또는 드레인(8)의 상부에 붕소 인 실리콘 글라스(12)를 증착하고, 어닐링하는 단계(도4f)로 이루어 진다.
이하, 상기와 같이 구성된 본 발명 모스 트랜지스터 제조방법을 좀더 상세히 설명한다.
먼저, 도4a에 도시한 바와 같이 기판(1)의 상부에 패드 산화막(9)과 질화막(10)을 순차적으로 증착하고, 사진식각공정을 통해 상기 질화막(10)과 패드 산화막(9)의 일부를 식각하여 기판(1)의 일부를 노출시킨다. 이때, 패드 산화막(9)을 증착하는 이유는 잘 알려진 바와 같이 기판(1)에 원자간 거리가 다른 질화막(10)이 증착될 때 발생할 수 있는 기판(1)의 손상을 방지하기 위한 것이다.
그 다음, 도4b에 도시한 바와 같이 상기 노출된 기판(1)과 질화막(10)의 상부 전면에 고농도 불순물을 포함하는 다결정실리콘(11)을 증착한 후, 열을 가해 상기 다결정실리콘(11)에 포함된 고농도 불순물이 노출된 기판(1)의 하부로 확산되게 한다. 이와 같은 동작으로 상기 노출된 기판(1)의 하부에는 고농도의 소스 또는 드레인(8)이 형성되며, 상기 패드 산화막(9)의 측면 일부에는 저농도의 소스 또는 드레인(6)이 형성된다. 이는 확산에 의해 형성하는 특정영역의 가장자리의 농도가 중심보다 낮은 것을 통해 쉽게 알 수 있다.
그 다음, 도4c에 도시한 바와 같이 상기 다결정실리콘(11)과 질화막(10) 및 패드 산화막(9)을 식각하여 기판(1) 전체를 노출시킨 후, 다시 기판(1)의 상부 전면에 버퍼 산화막(2)을 증착한다.
그 다음, 도4d에 도시한 바와 같이 상기 버퍼 산화막(2)을 이온주입의 버퍼로 사용하는 이온주입공정으로 상기 질화막(10)이 위치하던 위치의 하부 기판(1)에 이온주입층(3)을 형성한다. 이와 같은 이온주입층(3)의 역할은 종래 기술에서 설명한 바와 같다.
그 다음, 도4e에 도시한 바와 같이 상기 이온주입층(3)과 엘디디 구조 소스 또는 드레인(6,8)의 상부에 게이트 산화막(4)과 다결정실리콘(5)을 순차적으로 증착하고, 사진식각공정을 통해 상기 다결정실리콘(5)과 게이트 산화막(4)의 일부를 식각하여 상기 질화막(10)이 위치하던 위치에 게이트를 형성한다.
그 다음, 도4f에 도시한 바와 같이 상기 게이트와 고농도 소스 또는 드레인(8)의 상부에 게이트와 고농도 소스 또는 드레인(8)간의 절연을 위해 붕소 인 실리콘 글라스(BPSG, 12)를 증착하고 저온에서 어닐링하는 것으로 모스 트랜지스터의 제조를 완료하게 된다.
이와 같이 확산공정을 수행하여 소스 및 드레인을 형성하고, 어닐링을 실시한 소스 및 드레인의 접합 깊이는 도5에 도시한 바와 같이 확산 후와 어닐링 후의 깊이에 따른 농도의 차가 적음을 알 수 있고, 상기 도3에서 보인 이온주입으로 소스 및 드레인을 형성한 경우보다 접합 깊이가 작으며, 농도 분포의 변화도 적음을 알 수 있다.
또한 도6은 기판의 깊이에 따른 농도 분포를 도시한 그래프도로서, 이에 도시한 바와 같이 확산후와 어닐링후의 농도 분포가 거의 변화가 없음을 알 수 있다.
상기한 바와 같이 본 발명은 확산공정으로 접합깊이가 얕은 소스 및 드레인을 형성함으로써, 모스 트랜지스터의 고집적화에 따라 게이트의 크기가 작아져도 펀치쓰루의 영향이 적게 되어 집적도를 향상시킬 수 있는 효과와 아울러 이온주입공정에 비해 공정이 단순해 짐으로써, 제품의 제조비용을 감소시키는 효과가 있다.

Claims (3)

  1. 기판의 상부 일부에 확산 마스크와 확산 소스를 증착한 후, 확산공정을 통해 엘디디 구조의 소스 및 드레인을 형성하는 단계와; 상기 확산 마스크를 제거하고 불순물이온을 주입하여 문턱전압의 조절을 위한 이온주입층을 형성하는 단계와; 상기 이온주입층의 상부에 게이트를 형성하는 단계와; 상기 게이트의 상부와 소스 및 드레인의 상부에 붕소 인 실리콘 글라스를 증착하고, 어닐링하는 단계로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조방법.
  2. 제 1항에 있어서, 상기 확산 마스크는 질화막인 것을 특징으로 하는 모스 트랜지스터 제조방법.
  3. 제 1항에 있어서, 상기 확산 소스는 고농도의 불순물 이온을 포함하는 다결정실리콘인 것을 특징으로 하는 모스 트랜지스터 제조방법.
KR1019970049042A 1997-09-26 1997-09-26 모스 트랜지스터 제조방법 KR100243024B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970049042A KR100243024B1 (ko) 1997-09-26 1997-09-26 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970049042A KR100243024B1 (ko) 1997-09-26 1997-09-26 모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR19990026751A KR19990026751A (ko) 1999-04-15
KR100243024B1 true KR100243024B1 (ko) 2000-02-01

Family

ID=19521750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049042A KR100243024B1 (ko) 1997-09-26 1997-09-26 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100243024B1 (ko)

Also Published As

Publication number Publication date
KR19990026751A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US6297132B1 (en) Process to control the lateral doping profile of an implanted channel region
US4757026A (en) Source drain doping technique
KR100268871B1 (ko) 반도체소자의제조방법
USRE32800E (en) Method of making mosfet by multiple implantations followed by a diffusion step
JP4260905B2 (ja) 集積回路を製造するための方法
US5960291A (en) Asymmetric channel transistor and method for making same
US6261885B1 (en) Method for forming integrated circuit gate conductors from dual layers of polysilicon
US6159814A (en) Spacer formation by poly stack dopant profile design
US6800528B2 (en) Method of fabricating LDMOS semiconductor devices
KR100280520B1 (ko) 모스 트랜지스터 제조방법
KR100243024B1 (ko) 모스 트랜지스터 제조방법
KR100273296B1 (ko) 모스 트랜지스터 제조방법
US5912493A (en) Enhanced oxidation for spacer formation integrated with LDD implantation
JP2931243B2 (ja) 半導体素子の製造方法
KR100320436B1 (ko) 모스팻(ｍｏｓｆｅｔ) 제조방법
KR100279102B1 (ko) 분리홈을구비한반도체장치
KR100336768B1 (ko) 반도체 장치 제조방법
KR100273297B1 (ko) 모스 트랜지스터 제조방법
KR100253340B1 (ko) 모스 트랜지스터 제조방법
KR100307535B1 (ko) 반도체 소자 제조방법
KR100280535B1 (ko) 모스 트랜지스터 제조방법
KR100192596B1 (ko) 매몰형 트랜지스터 및 그 제조방법
KR100451318B1 (ko) 채널링 방지를 위한 반도체 장치의 제조 방법
KR100305205B1 (ko) 반도체소자의제조방법
KR100226261B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee