KR100203131B1 - 반도체 소자의 초저접합 형성방법 - Google Patents

반도체 소자의 초저접합 형성방법 Download PDF

Info

Publication number
KR100203131B1
KR100203131B1 KR1019960023252A KR19960023252A KR100203131B1 KR 100203131 B1 KR100203131 B1 KR 100203131B1 KR 1019960023252 A KR1019960023252 A KR 1019960023252A KR 19960023252 A KR19960023252 A KR 19960023252A KR 100203131 B1 KR100203131 B1 KR 100203131B1
Authority
KR
South Korea
Prior art keywords
insulating film
semiconductor substrate
ion implantation
junction
forming
Prior art date
Application number
KR1019960023252A
Other languages
English (en)
Other versions
KR980005412A (ko
Inventor
이길호
유상호
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960023252A priority Critical patent/KR100203131B1/ko
Priority to DE19722112A priority patent/DE19722112B4/de
Priority to GB9711803A priority patent/GB2314676B/en
Priority to JP9149491A priority patent/JP3007061B2/ja
Priority to US08/871,850 priority patent/US5872047A/en
Publication of KR980005412A publication Critical patent/KR980005412A/ko
Application granted granted Critical
Publication of KR100203131B1 publication Critical patent/KR100203131B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체소자의 초저접합 형성방법에 관한 것으로, 반도체기판에 소자분리절연막, 게이트산화막, 게이트 전극을 형성하고, 상기 반도체기판의 활성영역에 제1절연막을 소정두께 형성한 다음, 상기 활성영역에 불순물이온의 일정량을 일정한 주입에너지로 주입하여 불순물 이온주입영역을 형성하고, 상기 제1절연막을 제거한 다음, 상기 반도체기판을 단시간 급속 열처리하고, 전체표면상부에 층간절연막인 제2절연막과 평탄화층인 제3절연막을 연속적으로 형성한 다음, 상기 반도체기판을 튜브 열처리하여 불순물 이온주입영역을 초저접합인 소오스/드레인 접합영역으로 형성함으로써 종래기술과 동일한 이온주입 및 튜브 열처리 조건으로 훨씬 얕으며, 낮은 면저항과 접합누설전류를 갖는 접합을 형성하여 반도체소자의 수율을 향상시키고, 단시간 급속 열처리를 통해 점결함을 제거하여 후속 층간절연막 평탄화를 위한 튜브 열처리 온도 및 시간을 선정하는데 제약을 완화시킴으로써 공정여유도를 확보하여 반도체소자의 특성을 향상시키고 그에 따른 반도체소자의 신뢰성 향상 및 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 초저접합 형성방법
제1도는 종래 기술에 따른 반도체소자의 초저접합 형성방법을 도시한 단면도.
제2a도 내지 제2d도는 본 발명의 실시예에 따른 반도체소자의 초저접합 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,41 : 반도체기판 13 : p 웰
15,43 : n 웰 17,45 : 소자분리산화막
19,47 : 게이트산화막 21,49 : 게이트전극
23 : 제1감광막패턴 25 : 저농도의 비소주입영역
27,51 : 산화막 스페이서 29,59 : 잔류산화막
31 : 제2감광막패턴 33 : 고농도의 비소주입영역
35 : 제3감광막패턴 37 : 불화붕소 이온주입영역
38 : TEOS 산화막 39 : BPSG 절연막
40A : n+소오스/드레인 접합영역 40B,53 : p+소오스/드레인 접합영역
55 : 층간절연막 57 : 평탄화층
본 발명은 반도체소자의 초저접합 형성방법에 관한 것으로, 특히 소오스/드레인(source/drain)접합영역을 얕게 형성하기 위해, 얇은 두께의 절연막을 통해 불순물 이온주입공정을 실시하고, 상기 절연막을 제거한 다음, 빠른 승온속도로 단시간 급속열처리를 하여 결함의 밀도를 크게 감소시킴으로써 후속공정에서 평탄화를 위한 튜브 열처리시 도펀트의 확산을 억제하여 초저접합의 소오스/드레인 접합영역을 형성함과 동시에 낮은 면저항 및 접합누설전류를 얻어 양질의 초고집적 반도체소자를 제조하는 기술에 관한 것이다.
일반적으로, 반도체소자의 초고집적화 추세에 따라 소오스/드레인의 영역범위도 최소화 되어야 하는데, 종래의 기술에 의한 소오스/드레인 접합부를 형성하는 기술은 비소(Arsenic), 실리콘 및 게르마늄(Germanium)과 같은 무거운 이온을 p형 도펀트인 붕소나 불화붕소 이온주입전 주입하여 붕소의 채널링을 억제하는 선비정질화(Preamorphization)방법에 의해 형성하거나, 후속 열처리 온도나 시간을 줄여 얕은 접합을 형성하였다.
제1도는 종래기술에 따른 반도체소자의 초저접합 형성방법을 도시한 단면도이다.
먼저, 반도체기판(41) 상부에 엔웰 (N-well)(43)을 형성한다. 그리고, 상기 엔웰(43)이 형성된 반도체기판(41) 상부에 필드산화막(45), 게이트 산화막(47), 게이트 전극(49) 및 산화막 스페이서(51)를 순차적으로 형성한다. 그리고, 상기 반도체기판(41) 상부에 형성된 구조물을 마스크로하여 이온주입공정을 실시함으로써 p+소오스/드레인 접합영역(53)을 형성한다. 이때, 이온주입공정은 상기 p+소오스/드레인 접합영역(53) 상단에 형성된 잔류산화막(59)을 통하여 실시된 것이다. 여기서, 상기 잔류산화막(59)은 상기 게이트전극(49) 형성공정중 식각공정시 상기 반도체기판(41) 손상을 방지하고자 사용하는 열산화막(Thermal Oxide)또는 상기 산화막 스페이서(51) 형성공정후 잔류산화막으로 형성된 것이다. 그리고, 상기 잔류산화막(59)은 도펀트인 붕소 (Boron)의 채널링현상 (Channelling effect)과 이온주입에 의한 손상 또는 이온주입공정시 Si 내로 유입가능한 금속불순물을 줄이기 위함이다.
그 다음에, 층간절연막(55)으로 열-테오스 (Thermal-Tetra Ethyl Ortho Silicat, 이하에서 열-TEOS라함) 막 상부에 일정두께 형성한다. 그리고, 상기 열-TEOS막 상부에 비.피.에스.지.(BPSG :Boro Phospho Silicate Glass, 이하에서 BPSG라 함)와 같이 유동성이 우수한 절연막으로 평탄화층(57)을 형성한다.
그러나, 이와 같은 방법으로 초고집적 소자의 디자인룰을 만족시키는 초저접합, 특히 p+n 접합을 형성하기가 매우 힘들다.
첫째, 얕은 p+n 접합을 형성하기 위해서는 BF2이온의 주입에너지를 크게 낮추어 주입하는 저에너지 이온주입이 필요하다. 그러나, 현재의 상용 고전류 이온주입기는 10 KeV 이하의 이온주입이 가능은 하나 이온 빔전류가 너무 낮아 공정에 이용하기는 아직 어려움이 많다.
둘째, 접합깊이를 작게 하기 위해 이온주입후 후속 열처리 온도 및 시간의 감소는 접합깊이 감소 측면에서는 유리하나, BPSG 막과 같은 층간 절연막의 평탄화를 위한 임계조건이 존재하기 때문에 열처리 온도 및 시간의 감소에 한계가 있고, 도펀트 활성화 및 결함제거 정도가 감소되어 면저항 및 접합누설 전류의 증가를 막을 수 없다.
특히, BF2이온주입은 함께 주입되는 불소(Fluorine)가 반도체기판을 비정질화 시키므로, 기존의 열-TEOS막과 BPSG 평탄화를 위한 열처리 후, 결함이 초기 비정질된 부분과 비정질화되지 않은 부분 경계면 하단에 폭넓게 분포하고 있어 붕소의 확산을 억제하기 힘들다. 그리고, 상기 결함들은 접합의 공핍층에 위치할 가능성이 커 접합누설전류가 증가한다. (제1도)
한편, 종래기술에 따른 다른 실시예는, 도시되지는 않았으나 후속 열처리공정시, 온도나 시간을 감소시켜 얕은 접합 깊이를 달성할 수도 있다.
그러나, 도펀트의 전기적 활성화를 이룰 수 없고, 결함을 제거할 수 없어 접합누설전류가 매우 크다.
그리고, BPSG 절연막과 같은 층간절연막의 평탄화를 위한 임계 조건이 존재하므로 열처리 온도 및 시간의 감소에 한계가 있어 얕은 접합을 형성하는데 제약이 된다.
상기와 같은 현상들로 인하여, 종래기술은 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
따라서, 본 발명은 상기한 문제점을 해결하기위하여, 종래기술과 동일한 이온주입 조건과 동일한 후속 층간 절연막 평탄화를 위한 튜브 열처리 조건을 사용해도 층간절연막 증착전 단시간의 급속 열처리를 실시하여 더얕고 전기적 성질이 우수한 초저접합 소오스/드레인 접합영역을 형성하는 반도체소자의 초저접합 형성방법을 제공하는데 있다.
이상의 목적을 달성하기위해 본 발명에 따른 반도체소자의 초저접합 형성방법의 특징은,
반도체기판에 소자분리절연막, 게이트산화막, 게이트 전극을 형성하는 공정과,
상기 반도체기판의 활성영역에 제1절연막을 소정두께 형성하는 공정과,
상기 활성영역에 불순물이온의 일정량을 일정한 주입에너지로 주입하여 불순물 이온주입영역을 형성하는 공정과,
상기 제1절연막을 제거하는 공정과,
상기 반도체기판을 단시간 급속 열처리하는 공정과,
전체표면상부에 층간절연막인 제2절연막과 평탄화층인 제3절연막을 연속적으로 형성하는 공정과,
상기 반도체기판을 튜브 열처리하여 불순물 이온주입영역을 초저접합인 소오스/드레인 접합영역으로 형성하는 공정을 포함하는 것이다.
이상의 목적을 달성하기위한 본 발명의 원리는, 반도체 소자의 초저접합 달성에 가장 장애가 되는 요인은 이온주입에 의해 발생한 실리콘 인터스티셜(Si interstitial)과 베이컨시(Vacancy)와 같은 점결함이라는 사실과, 이들 점결함을 상호 결합(Si interstitial + vacancy = 0)시킬 때 실리콘 내부결함이 제거된다는 사실에 착안하여, 이온주입후 매우 빠른 승온 속도로 단시간 급속 열처리하여 도펀트의 확산 없이 점결함만을 확산시키고 상호 결합시켜 다량의 점결함을 제거한다.
여기서, 비소는 베이컨시 도움으로, 붕소는 실리콘 인터스티셜 도움으로 확산하므로, 단시간 급속 열처리후 이들 점결함이 서로 결합하여 그 밀도가 크게 줄어들었기 때문에 후속 산화막 평탄화를 위한 튜브 열처리시 비소와 붕소의 확산을 동시에 억제하여 초저접합을 달성할 수 있을 뿐만 아니라, 잔류결함의 크기 및 농도를 크게 줄여 도펀트의 전기적 활성화와 낮은 접합 누설전류를 동시에 얻을 수 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
제2a도 내지 제2d도는 본 발명의 실시예에 따른 반도체소자의 초저접합 형성방법을 도시한 단면도로서, CMOS 트랜지스터에서의 초저접합 형성방법을 도시한다.
먼저, 반도체기판(11)에 3가의 p형 이온 및 5가의 n형 이온을 선택적으로 이온주입하여 p웰(13) 및 n웰(15)을 형성하고, 상기 p웰(13)과 n웰(15)의 경계부에 소자분리절연막(17)을 형성한다.
그리고, 상기 반도체기판(11) 전면에 게이트 산화막(19)을 형성하고, 상기 게이트 산화막(19) 상부에 다결정실리콘과 같은 도전물질을 증착한 다음, 패터닝공정으로 게이트 전극(21)을 형성한다.
그리고, 상기 n웰(15)을 도포하는 제1감광막패턴(23)을 형성하고, 상기 제1감광막패턴(23)을 마스크로하여 상기 p웰(13)에 n형 이온인 비소를 저농도로 주입하여 저농도의 비소주입영역(25)을 형성한다. (제2a도)
그 다음에, 상기 제1감광막패턴(23)을 제거하고, 전체표면상부에 절연물질인 산화막을 증착한 다음, 상기 산화막을 이방성식각하여 상기 게이트전극(21) 측벽에 산화막 스페이서(27)과 소오스/드레인이 형성될 부위 상단에 약 50~200Å정도 두께의 잔류 산화막(29)을 형성한다.
이때, 상기 잔류산화막(29)은 상기 이방성식각공정시 수반되는 과도식각을 실시하지 않음으로써 형성된다.
그 다음에, 상기 n웰(15)을 도포하는 제2감광막패턴(31)을 형성하고, 상기 제2감광막패턴(31)을 마스크로하여 상기 p웰(13) 전표면에 비소이온 1E15/㎠ ~ 1E16/㎠의 주입량을 10~40 keV 정도의 에너지로 주입함으로써 상기 p웰(13)에 고농도에 비소주입영역(33)을 형성한다.
이때, 상기 고농도의 비소주입영역(33)은 저농도의 비소주입영역(25)을 갖는 엘.디.디.(Lightly Doped Drain, 이하에서 LDD라 함)구조로 형성한다 (제2b도)
그 다음에, 상기 제2감광막패턴(31)을 제거하고, 상기 p웰(13)을 도포하는 제3감광막패턴(35)을 형성한다.
그리고, 상기 제3감광막패턴(35)을 마스크하여 상기 n웰(15)에 불화붕소(BF2)이온 IE15/㎠~5E15/㎠의 주입량을 5~40 keV 정도의 에너지로 이온주입하여 상기 n웰(15)에 불화붕소 이온주입영역(37)을 형성한다.
이때, 상기 불화붕소 이온주입영역(37)은 불화붕소 대신에 붕소(B)이온을 주입하여 붕소 이온주입영역(도시안됨)을 형성할 수 도 있으며, 상기 붕소 이온주입영역은 붕소이온 IE15/㎠~5E15/㎠의 주입량을 2~10keV 정도의 에너지로 이온주입하여 형성한다.(제2c도)
그 다음에, 상기 제3감광막패턴(35)을 제거하고, 상기 반도체기판(11)을 손상시키지 않는 HF 용액으로 상기 잔류산화막(29)을 제거한다.
그리고, 단기간 급속 열처리 장치를 사용하여 30 ℃/초 이상의 승온속도로 750~1050℃정도의 온도에서 2~60초 동안 질소분위기에서 급속 열처리를한다.
그 다음에, 전체표면상부에 층간절연막인 테오스 (Tetra Etht1 Ortho Silicate, 이하에서 TEOS 라 함 ) 산화막(38)을 300~ 1000Å 정도의 두께로 형성한다.
그리고, 상기 TEOS 산화막(38) 상부에 BPSG 절연막(39)을 증착한다.
그리고, 튜브열처리를 750~900 ℃ 정도의 온도에서 10~90 분간 실시함으로써 상기 p웰(13)에 n+소오스/드레인 접합영역(40a)을 형성하는 동시에 상기 n웰(15)에 p+소오스/드레인 접합영역(40B)을 형성한다.
이때, 상기 BPSG 절연막(39)은 플라즈마 화학기상증착( Plasma Enhanced Chemical Vapor Deposition), 상압-화학기상증착(Atomspheric Pressure Chemical Vapor Deposition) 또는 감압-화학기상 증착 ( Low Pressure Chemical Vapor Deposition) 방법으로 형성한다.
여기서, 상기 단기간 급속 열처리공정은 고온에서 짧은 시간으로 열처리하여 비소나 붕소와 같은 도펀트의 확산없이 이온주입에 의해 생긴 실리콘 인터스티셜 및 베이컨시와 같은 점결함을 상호 결합, 소멸시킴으로써 후속 튜브 열처리시 결함에 의한 도펀트의 확산을 방지하여 접합부의 깊이를 얕은 상태로 유지시키고,결함수가 감소함에 따라 접합누설전류를 감소시킨다.(제2d도)
제3도는 본 발명에 의해 실시된 실험결과로 기존과 동일한 이온주입 조건과 동일한 튜브 열처리 조건에, 950℃의 온도에서 5초 동안 급속열처리공정을 첨가하여 종래보다 훨씬 얕은 붕소의 깊이 분포를 얻을 수 있음을 도시한 그래프도이다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 초저접합 형성방법은, 종래기술과 동일한 이온주입 및 튜브 열처리 조건으로 휠씬 얕으며 동시에 낮은 면저항과 낮은 접합누설전류를 지니는 접합을 형성하여 고집적 반도체 소자 제조시 수율을 증대시키고, 단시간 급속 열처리를 통해 점결합을 제거하였으므로 후속 증간절연막 평탄화를위한 튜브 열처리 온도 및 시간을 선정하는데 제약을 완화시켜 공정여유도를 확보할 수 있어 반도체소자의 특성을 향상시키고, 그에 따른 반도체소자의 신뢰성 향상 및 고집적화를 가능하게 하는 잇점이 있다.

Claims (10)

  1. 반도체기판에 소자분리절연막, 게이트산화막, 게이트 전극을 형성하는 공정과, 상기 반도체기판의 활성영역에 제1절연막을 소정두께 형성하는 공정과, 상기 활성영역에 불순물이온의 일정량을 일정한 주입에너지로 주입하여 불순물 이온주입영역을 형성하는 공정과, 상기 제1절연막을 제거하는 공정과, 상기 반도체기판을 단시간 급속 열처리하는 공정과, 전체표면상부에 층간절연막인 제2절연막과 평탄화층인 제3절연막을 연속적으로 형성하는 공정과, 상기 반도체기판을 튜브 열처리하여 불순물 이온주입영역을 초저접합인 소오스/드레인 접합영역으로 형성하는 공정을 포함하는 반도체소자의 초저접합 형성방법.
  2. 제1항에 있어서, 상기 제1절연막은 50~200Å정도 두께의 산화막으로 형성하는 것을 특징으로하는 반도체소자의 초저접합 형성방법.
  3. 상기 불순물 이온주입영역은 비소이온을 10~40keV 정도의 에너지로 1E15/㎠~1E16/㎠의 주입량을 주입하여 형성하는 것을 특징으로 하는 반도체소자의 초저접합 형성방법.
  4. 제1항에 있어서, 상기 불순물 이온주입영역은 불화붕소이온을 5~40keV 정도의 에너지로 1E15/㎠~5E15/㎠의 주입량을 주입하여 형성하는 것을 특징으로 하는 반도체소자의 초저접합 형성방법.
  5. 제1항 또는 제4항에 있어서, 상기 불순물 이온주입영역은 붕소이온을 2~10 keV 정도의에너지로 1E15/㎠~5E15/㎠의 주입량을 주입하여 형성하는 것을 특징으로 하는 반도체소자의 초저접합 형성방법.
  6. 상기 제1절연막은 HF 용액을 이용한 습식방법으로 제거하는 것을 특징으로하는 반도체소자의 초저접합 형성방법.
  7. 제1항에 있어서, 상기 급속 열처리공정은 질소분위기에서 30 ℃/초 이상의 승온속도로 750~1050℃정도의 온도에서 2~60초 동안 실시하는 것을 특징으로 하는 반도체소자의 초저접합 형성방법.
  8. 제1항에 있어서, 상기 제2절연막은 TEOS 절연막을 300~1000Å 정도의 두께로 형성하는 것을 특징으로하는 반도체소자의 초저접합 형성방법.
  9. 제1항에 있어서, 상기 제3절연막은 PECVD, APCVD 또는 LPCVD 방법으로 형성하는 것을 특징으로 하는 반도체 소자에서의 초저접합 형성방법.
  10. 상기 튜브 열처리공정은 750~900℃ 정도의 온도에서 10~90분간 실시하는 것을 특징으로 하는 반도체소자의 초저접합 형성방법.
KR1019960023252A 1996-06-14 1996-06-24 반도체 소자의 초저접합 형성방법 KR100203131B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960023252A KR100203131B1 (ko) 1996-06-24 1996-06-24 반도체 소자의 초저접합 형성방법
DE19722112A DE19722112B4 (de) 1996-06-14 1997-05-27 Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
GB9711803A GB2314676B (en) 1996-06-24 1997-06-06 Method for forming shallow junction of a semiconductor device
JP9149491A JP3007061B2 (ja) 1996-06-24 1997-06-06 半導体素子の浅接合形成方法
US08/871,850 US5872047A (en) 1996-06-24 1997-06-09 Method for forming shallow junction of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023252A KR100203131B1 (ko) 1996-06-24 1996-06-24 반도체 소자의 초저접합 형성방법

Publications (2)

Publication Number Publication Date
KR980005412A KR980005412A (ko) 1998-03-30
KR100203131B1 true KR100203131B1 (ko) 1999-06-15

Family

ID=19463049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023252A KR100203131B1 (ko) 1996-06-14 1996-06-24 반도체 소자의 초저접합 형성방법

Country Status (5)

Country Link
US (1) US5872047A (ko)
JP (1) JP3007061B2 (ko)
KR (1) KR100203131B1 (ko)
DE (1) DE19722112B4 (ko)
GB (1) GB2314676B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752197B1 (ko) 2006-09-12 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245092B1 (ko) * 1996-12-20 2000-02-15 김영환 초저접합을 갖는 반도체소자 제조방법
JP3450163B2 (ja) 1997-09-12 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6461923B1 (en) * 1999-08-18 2002-10-08 Advanced Micro Devices, Inc. Sidewall spacer etch process for improved silicide formation
DE10139396A1 (de) * 2001-08-10 2003-01-16 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einem Varaktor
KR100508756B1 (ko) * 2003-03-12 2005-08-17 삼성전자주식회사 반도체 장치의 트랜지스터 형성 방법
TWI260717B (en) * 2004-05-17 2006-08-21 Mosel Vitelic Inc Ion-implantation method for forming a shallow junction
US7927987B2 (en) * 2007-03-27 2011-04-19 Texas Instruments Incorporated Method of reducing channeling of ion implants using a sacrificial scattering layer
US8775576B2 (en) 2012-04-17 2014-07-08 Nimbix, Inc. Reconfigurable cloud computing
KR101517730B1 (ko) 2014-07-24 2015-05-06 쌍용자동차 주식회사 자동차용 테일게이트 로워 트림에 구비되는 우산꽂이
US10061583B2 (en) 2014-12-24 2018-08-28 Intel Corporation Systems, apparatuses, and methods for data speculation execution
US10387156B2 (en) 2014-12-24 2019-08-20 Intel Corporation Systems, apparatuses, and methods for data speculation execution
US10061589B2 (en) 2014-12-24 2018-08-28 Intel Corporation Systems, apparatuses, and methods for data speculation execution
US10942744B2 (en) 2014-12-24 2021-03-09 Intel Corporation Systems, apparatuses, and methods for data speculation execution
US10303525B2 (en) 2014-12-24 2019-05-28 Intel Corporation Systems, apparatuses, and methods for data speculation execution
US10387158B2 (en) 2014-12-24 2019-08-20 Intel Corporation Systems, apparatuses, and methods for data speculation execution
JP2017139312A (ja) * 2016-02-03 2017-08-10 株式会社Ｓｃｒｅｅｎホールディングス 接合形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4329773A (en) * 1980-12-10 1982-05-18 International Business Machines Corp. Method of making low leakage shallow junction IGFET devices
JPS6072272A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
NL8802219A (nl) * 1988-09-09 1990-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd.
US5273914A (en) * 1988-10-14 1993-12-28 Matsushita Electric Industrial Co., Ltd. Method of fabricating a CMOS semiconductor devices
US5366922A (en) * 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
JP2994128B2 (ja) * 1991-03-04 1999-12-27 シャープ株式会社 半導体装置の製造方法
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US5563093A (en) * 1993-01-28 1996-10-08 Kawasaki Steel Corporation Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes
US5413945A (en) * 1994-08-12 1995-05-09 United Micro Electronics Corporation Blanket N-LDD implantation for sub-micron MOS device manufacturing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752197B1 (ko) 2006-09-12 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
DE19722112B4 (de) 2004-12-16
US5872047A (en) 1999-02-16
JPH1055978A (ja) 1998-02-24
KR980005412A (ko) 1998-03-30
GB2314676A (en) 1998-01-07
JP3007061B2 (ja) 2000-02-07
DE19722112A1 (de) 1998-01-02
GB9711803D0 (en) 1997-08-06
GB2314676B (en) 2001-04-18

Similar Documents

Publication Publication Date Title
US8187959B2 (en) Semiconductor substrate with solid phase epitaxial regrowth with reduced junction leakage and method of producing same
KR100203131B1 (ko) 반도체 소자의 초저접합 형성방법
US6104063A (en) Multiple spacer formation/removal technique for forming a graded junction
US5792699A (en) Method for reduction of reverse short channel effect in MOSFET
US7235153B2 (en) System for removal of a spacer
US7129533B2 (en) High concentration indium fluorine retrograde wells
KR0172788B1 (ko) 반도체 소자의 트랜지스터 제조방법
US5849622A (en) Method of forming a source implant at a contact masking step of a process flow
KR20030028596A (ko) 반도체 소자의 격리 영역 형성 방법
KR100881017B1 (ko) 반도체 소자의 제조 방법
US5817564A (en) Double diffused MOS device and method
US6458643B1 (en) Method of fabricating a MOS device with an ultra-shallow junction
GB2307790A (en) Method of removing defects from semiconductor devices.
KR100422326B1 (ko) 반도체 소자의 제조방법
KR19980050125A (ko) 초저접합을 갖는 반도체소자 제조방법
KR100604046B1 (ko) 반도체 소자의 제조 방법
KR100451318B1 (ko) 채널링 방지를 위한 반도체 장치의 제조 방법
KR100720405B1 (ko) 반도체 소자의 제조방법
US6369434B1 (en) Nitrogen co-implantation to form shallow junction-extensions of p-type metal oxide semiconductor field effect transistors
KR100824661B1 (ko) 반도체 소자의 제조방법
KR100256822B1 (ko) 반도체 소자의 제조방법
KR100281544B1 (ko) 저도핑 드레인 구조의 얕은 접합을 갖는 트랜지스터 제조 방법
KR100604537B1 (ko) 반도체 소자의 제조 방법
KR100567031B1 (ko) 반도체 소자의 제조방법
JP2001156289A (ja) 絶縁ゲート型半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120222

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee