KR100190382B1 - 반도체소자의 소자분리막 형성방법 - Google Patents

반도체소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR100190382B1
KR100190382B1 KR1019940034737A KR19940034737A KR100190382B1 KR 100190382 B1 KR100190382 B1 KR 100190382B1 KR 1019940034737 A KR1019940034737 A KR 1019940034737A KR 19940034737 A KR19940034737 A KR 19940034737A KR 100190382 B1 KR100190382 B1 KR 100190382B1
Authority
KR
South Korea
Prior art keywords
device isolation
semiconductor device
oxide film
forming
substrate
Prior art date
Application number
KR1019940034737A
Other languages
English (en)
Other versions
KR960026548A (ko
Inventor
이우진
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019940034737A priority Critical patent/KR100190382B1/ko
Publication of KR960026548A publication Critical patent/KR960026548A/ko
Application granted granted Critical
Publication of KR100190382B1 publication Critical patent/KR100190382B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 소자분리막이 형성될 예정된 반도체 기판 내부의 소정 깊이에 불순물을 이온주입하는 단계, 상기 이온주입에 의해 손상된 기판 내부를 회복시키기 위해 열처리 하는 단계, 산화공정을 통해 상기 불순물이 이온주입된 영역에 소자분리용 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자분리막 형성 방법에 관한 것으로, 기판의 단차를 방지하고 소자분리 효과를 증대시키며 새부리 모양의 발생을 방지하는 양호한 프로파일을 갖는 소자분리막을 형성하는 효과가 있다.

Description

반도체소자의 소자분리막 형성방법
제1도는 종래기술에 따라 소자분리막이 형성된 상태의 단면도,
제2A도 및 제2B도는 본 발명의 일실시예에 따른 소자분리막 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘기판 22 : 패드산화막
23 : 질화막 24 : 이온주입 및 격자손상층
25 : 필드산화막
[발명의 상세한 설명]
본 발명은 반도체소자 제조공정중 소자와 소자사이를 격리시키는데 사용되는 소자분리막 형성방법에 관한 것이다.
일반적으로, 소자분리막은 실리콘기판을 국부적으로 산화하여 산화막을 형성함으로써 이 산화막을 소자분리막으로 사용하는 LOCOS(Local Oxidation of Silicon)기술이 널리 사용되고 있다.
LOCOS 기술은 소자가 형성되는 실리콘기판에 먼저 패드산화막을 성장시키고 그 위에 산화방지 마스크 물질인 질화막을 증착한 후 리소그래피공정으로 소자분리막이 형성되는 지역을 디파인하고 고온에서 습식 및 건식산화 방식으로 두꺼운 산화막을 성장시켜 이 산화막을 소자분리막으로 사용하는 기술이다.
제1도는 상기 설명과 같은 방법으로 소자분리막을 형성한 상태의 단면도로서, 도면에서 11은 실리콘기판, 12는 패드산화막, 13은 질화막, 14는 필드산화막을 각각 나타내며, A지역은 소자형성지역인 활성영역(Active area), B는 필드산화막 형성 과정에서 실리콘기판(1)과 질화막(3)사이로 산화되어 지는 부분, 즉 새부리 모양이 발생된 지역이다.
이와 같이, 종래기술에 따른 소자분리막 형성 방법은 새부리 현상이 발생하기 때문에 점차 고집적화되어 가는 반도체 소자의 소자형성영역을 잠식하는 문제점을 발생시키며, 또한 도면에 도시된 바와같이 실리콘기판 상부로 필드산화막이 전체 두께의 55% 정도 성장되어 기판의 단차를 유발하는 원인이 되고, 실리콘기판 내부로는 45% 정도가 성장되어 소자간을 효과적으로 격리하지 못하는 문제점이 있었다.
따라서, 본 발명은 새부리 형상의 발생을 방지하여 소자의 활성영역을 확보하며, 기판 내부 깊숙히 형성되어 소자분리 효과를 증대시키는 반도체소자의 소자분리막 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 소자분리막 형성방법은, 필드산화막이 형성될 반도체기판의 영역에 상기 영역의 반도체기판이 격자손상되도록 이온주입을 실시하는 단계; 상기 격자손상을 회복시키기 위하여 열처리하는 단계; 및 상기 필드산화막 형성을 위하여 산화공정을 실시하는 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 제2A도는 실리콘기판(21)에 패드산화막(22)과 산화방지 마스크 물질인 질화막(23) 패턴을 소자분리막이 형성될 지역이 오픈 되도록 형성한 상태에서 오픈된 지역의 실리콘기판(21) 내부에 인(P) 이온을 30~100KeV 에너지와 5E13~5E14/㎠ 정도의 양으로 이온주입하는 상태를 나타내는 단면도로서, 기판 내부로 격자손상층(24)이 발생한 상태이다.
이때, 이온주입은 에너지를 달리하여 다수번 실시할 수 있으며, 주입되는 이온은 BF2, As등을 사용할 수 있다.
이어서, 제2B도는 격자손상층(24)이 소자분리의 전기적 특성에 영향을 주지 않도록 800~1000℃ 온도의 N2분위기에서 30~60분 동안 열처리하여 격자손상부위를 회복 시킨후, 800~850℃의 습식 O2분위기에서 산화공정을 실시하여 필드산화막(25)을 형성한 후 질화막(23)을 제거한 상태이다.
여기서, 실리콘기판 내부에 격자손상층 및 불순물이온이 존재하면 산소가 기판 내부로 쉽게 침투할 수 있기 때문에, 어느 일정시간동안에 기판 깊숙히 산화를 이루면서 상대적으로 기판 상부로는 적은 양의 산화가 이루어진다. 그리고, 격자손상층이 많으면 많을수록 기판 깊숙히 산화를 이룰 수 있지만, 너무 격자손상층이 많게되면 소자분리 산화공정 이후에도 격자손상층 잔류하거나 활성영역으로 확산되어, 누설전류 등의 소자 전기적 특성을 저하시키게 된다. 따라서, 격자손상층 형성을 위한 이온주입 후 이 격자손상층을 어느정도 회복시키기 위하여 산화공정 전에 열처리를 수행하여야 한다.
제2B도를 참조하면, 필드산화막의 프로파일(profile)은 실리콘기판 표면 상부로 전체 두께의 20~30% 정도 성장되고, 실리콘기판 내부로는 성장속도가 빨라 70~80%가 성장되어 기판의 단차유발을 방지하면서 효과적인 격리를 이루고, 또한 새부리 모양의 발생을 억제한다.
이상, 상기 설명과 같이 이루어지는 본 발명은 기판의 단차 유발을 억제하면서 기판 내부 깊숙히 소자분리를 이루므로 소자분리 효과를 증대시키며, 새부리 모양의 발생을 억제하여 소자의 집적도를 향상시키는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (4)

  1. (2회정정) 반도체소자 제조방법에 있어서,
    필드산화막이 형성될 영역의 반도체기판이 노출되도록 상기 반도체기판상에 마스크패턴을 형성하는 단계;
    P, BF2, As중 어느 한 불순물을 30~100KeV의 에너지와 5E13~5E14/㎠의 도즈로 이온주입하여 상기 필드산화막이 형성될 반도체기판의 영역을 손상시키는 단계;
    상기 격자손상을 회복시키기 위하여 열처리하는 단계; 및
    상기 필드산화막 형성을 위하여 산화공정을 실시하는 단계를 포함하여 이루어진 반도체소자의 소자분리막 형성방법.
  2. (2회정정) 제1항에 있어서,
    상기 이온주입은 에너지를 달리하여 다수번 실시하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. (2회정정) 제1항 또는 제2항에 있어서,
    상기 열처리는 800~1000℃ 온도에서 30~60분 동안 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  4. (2회정정) 제1항 또는 제2항에 있어서,
    상기 산화공정은 800~850℃의 습식 O2분위기에서 실시하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
KR1019940034737A 1994-12-16 1994-12-16 반도체소자의 소자분리막 형성방법 KR100190382B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940034737A KR100190382B1 (ko) 1994-12-16 1994-12-16 반도체소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034737A KR100190382B1 (ko) 1994-12-16 1994-12-16 반도체소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR960026548A KR960026548A (ko) 1996-07-22
KR100190382B1 true KR100190382B1 (ko) 1999-06-01

Family

ID=19401944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034737A KR100190382B1 (ko) 1994-12-16 1994-12-16 반도체소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100190382B1 (ko)

Also Published As

Publication number Publication date
KR960026548A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR950000103B1 (ko) 반도체 장치 및 그 제조방법
JP3273636B2 (ja) 集積回路及びその製造方法
US4748134A (en) Isolation process for semiconductor devices
US5795801A (en) MethodS of fabricating profiled device wells for improved device isolation
US5196367A (en) Modified field isolation process with no channel-stop implant encroachment
JPH0697665B2 (ja) 集積回路構成体の製造方法
KR100763333B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US5358890A (en) Process for fabricating isolation regions in a semiconductor device
JPS63244776A (ja) 絶縁ゲ−ト型電界効果トランジスタの製造方法
EP0053683A1 (en) Method of making integrated circuit IGFET devices
US5869385A (en) Selectively oxidized field oxide region
US6258693B1 (en) Ion implantation for scalability of isolation in an integrated circuit
KR0152909B1 (ko) 반도체장치의 격리구조의 제조방법
KR100190382B1 (ko) 반도체소자의 소자분리막 형성방법
US5773336A (en) Methods of forming semiconductor active regions having channel-stop isolation regions therein
JPH07307305A (ja) 注入マスク上に低温酸化層を用いた、フィールド注入領域が下層をなすフィールド酸化層形成方法
JP2629615B2 (ja) 半導体装置の製造方法
KR0151225B1 (ko) 반도체 소자의 소자분리 방법
KR19990011636A (ko) 반도체장치의 소자분리방법
KR20050069529A (ko) 반도체 소자 형성 방법
KR0167231B1 (ko) 반도체장치의 격리방법
KR0131717B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR100444315B1 (ko) 반도체소자의소자분리막형성방법
KR100873355B1 (ko) 반도체 소자의 소자분리막 형성방법
JPH05326691A (ja) 素子分離領域形成法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061211

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee