KR0151225B1 - 반도체 소자의 소자분리 방법 - Google Patents

반도체 소자의 소자분리 방법 Download PDF

Info

Publication number
KR0151225B1
KR0151225B1 KR1019940034511A KR19940034511A KR0151225B1 KR 0151225 B1 KR0151225 B1 KR 0151225B1 KR 1019940034511 A KR1019940034511 A KR 1019940034511A KR 19940034511 A KR19940034511 A KR 19940034511A KR 0151225 B1 KR0151225 B1 KR 0151225B1
Authority
KR
South Korea
Prior art keywords
device isolation
film
forming
trench
substrate
Prior art date
Application number
KR1019940034511A
Other languages
English (en)
Other versions
KR960026546A (ko
Inventor
이우진
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940034511A priority Critical patent/KR0151225B1/ko
Publication of KR960026546A publication Critical patent/KR960026546A/ko
Application granted granted Critical
Publication of KR0151225B1 publication Critical patent/KR0151225B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 소자분리막이 형성될 예정된 반도체 기판 부위를 식각하여 트렌치를 형성하는 단계, 상기 트렌치 형성 부위의 반도체 기판 표면으로부터 소정깊이에 산소이온을 이온주입하는 단계, 산화공정을 통해 상기 산소 이온이 이온주입된 영역에 소자분리용 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자분리막 형성 방법에 관한 것으로, 기판의 단차를 방지하고 소자분리 효과를 증대시키며 새부리 모양의 발생을 방지하는 양호한 프로파일을 갖는 소자분리막을 형성하는 효과가 있다.

Description

반도체 소자의 소자분리 방법
제1도는 종래기술에 따라 소자분리막이 형성된 상태의 단면도.
제2a도 및 제2b도는 본 발명의 일실시예에 따른 소자분리막 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 패드산화막
23 : 질화막 24 : 이온주입 및 격자손상층
25 : 트렌치 26 : 소자분리 산화막
본 발명은 반도체 제조공정중 소자와 소자 사이 및 셀과 셀 사이를 격리시키는데 사용되는 소자분리막 형성방법에 관한 것이다.
일반적으로, 소자분리막은 실리콘기판을 국부적으로 산화하여 산화막을 형성함으로써 이 산화막을 소자분리막으로 사용하는 LOCOS(Local Oxidation of Silicon) 기술이 널리 사용되고 있다.
LOCOS 기술은 소자가 형성되는 실리콘기판에 먼저 패드산화막을 성장시키고 그 위에 산화방지마스크 물질인 질화막을 증착한 후 마이크를 이용한 노광 및 식각공정을 거쳐 소자분리막이 형성되는 지역을 설정하고 고온에서 습식 및 건식산화 방식으로 두꺼운 산화막을 성장시켜 이 산화막을 소자분리막으로 사용하는 기술이다.
제1도는 상기 설명과 같은 방법으로 소자분리막을 형성한 상태의 단면도로서, 도면에서 11은 실리콘기판, 12는 패드산화막, 13은 질화막, 14는 소자분리산화막을 각각 나타내며, A지역은 소자형성지역인 활성영역(Active area), B는 소자분리 산화막 형성 과정에서 실리콘기판(1)과 질화막(3)사이로 산화되어 지는 부분, 즉 버즈빅이 발생된 지역이다.
이와 같이, 종래기술에 따른 소자분리막 형성방법은 버즈빅이 발생하기 때문에 점차 고집적화되어 가는 반도체소자의 소자형성영역을 잠식하는 문제점을 발생시키며, 또한 도면에 도시된 바와 같이 실리콘기판 상부로 소자분리 산화막이 전체 두께의 55% 정도 성장되어 기판의 단차를 유발하는 원인이 되고, 실리콘기판 내부로는 45% 정도가 성장되어 소자간을 효과적으로 격리하지 못하는 문제점이 있었다.
따라서, 본 발명은 버즈빅 발생을 방지하여 소자의 활성영역을 확보하고, 기판 내부 깊숙히 형성되어 소자분리 효과를 증대시켜며, 기판 상부로 보다 적게 형성되어 단차유발을 억제하는 반도체소자의 소자분리 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명의 특징적인 소자분리 방법은, 반도체기판 상에 소자분리막이 형성될 영역이 오픈된 마스크패턴을 형성하는 단계; 상기 오픈된 영역의 반도체기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 표면으로부터 소정깊이에 산소이온을 이온주입하는 단계; 및 상기 산소이온이 이온주입된 영역의 트렌치로부터 소자분리용 산화막을 성장시키기 위하여 산화공정을 실시하는 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
첨부된 도면 제2a도 및 제2b도는 본 발명의 일실시예에 따른 소자분리 공정도이다.
먼저, 제2a도는 실리콘기판(21)에 패드산화막(22)과 산화방지마스크 물질인 질화막(23) 패턴을 소자분리막이 형성될 지역이 오픈 되도록 형성한 상태에서, 오픈된 지역의 실리콘 기판(21)을 식각하여 트렌치(25)를 형성한 다음, 트렌치(25)가 형성된 실리콘 기판(21) 내부에 산소 (O2) 이온을 20∼50KeV의 저에너지로 실리콘기판(21) 표면으로부터 500∼1000Å 이내에 1E15∼1E16/㎠의 양으로 이온주입하는 상태를 나타내는 단면도로서, 기판 내부로 산소 이온주입 및 격자손상층(24)이 발생한 상태이다.
이때, 산소 이온을 주입하는 이유는 이온주입된 산소 원자들이 실리콘기판 내에 자리잡게 되고, 이들 중 실리콘기판 내의 실리콘 원자들과 결합하지 못해 댕글링 결합을 이루는 산소 원자들이 뒤이어 진행되는 산화공정에서 분위기 가스인 산소들과의 연결고리 역할을 하게 되어 실리콘 기판 내에서의 산화막 성장 속도가 종래의 산화막 성장 방법에서의 속도에 비해 약 2∼4배 이상 빨라지게 된다.
아울러, 실리콘기판 표면이 식각되었기 때문에 실리콘기판 표면 위로는 많이 성장하지 않게 되고 실리콘기판 내부로 대부분의 산화막이 성장하게 됨으로써 소자분리 특성이 향상됨과 동시에 기판의 단차를 방지하여 후속 공정의 용이함을 제공한다.
이어서, 제2b도는 800∼850℃의 습식 O2분위기에서 산화공정을 실시하여 소자분리 산화막(26)을 형성한 후 질화막(23)을 제거한 상태로서, 소자분리 산화막의 프로 파일(profile)은 실리톤기판 표면 상부로 전체 두께의 10∼20% 정도 성장되고, 실리콘기판 내부로는 이온주입된 산소 이온에 의해서 성장속도가 빨라 80∼90%가 성장되어 기판 내부로 깊숙히 소자분리가 이루어지므로써, 기판의 단차유발을 방지하면서 효과적인 격리를 이루며 버즈빅 발생 또한 억제한다.
이상, 상기 설명과 같이 이루어지는 본 발명은 기판의 단차를 방지하고 소자분리 효과를 증대시키며 버즈빅의 발생을 억제하는 양호한 프로파일을 갖는 소자분리막을 형성하는 효과가 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (3)

  1. 반도체소자 제조방법에 있어서, 반도체 기판 상에 소자분리막이 형성될 영역이 오픈된 마스크패턴을 형성하는 단계; 상기 오픈된 영역의 반도체기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 표면으로부터 소정깊이에 산소이온을 이온주입하는 단계; 및 상기 산소이온이 이온주입된 영역의 트렌치로부터 소자분리용 산화막을 성장시키기 위하여 산화공정을 실시하는 단계를 포함하여 이루어진 반도체소자의 소자분리 방법.
  2. 제1항에 있어서, 상기 산소 이온주입 에너지는 20∼50KeV 인 반도체소자의 소자분리 방법.
  3. 제 1항 또는 제2항에 있어서, 상기 이온주입되는 산소의 양은 1E15∼1E16/㎠ 인 반도체소자의 소자분리 방법.
KR1019940034511A 1994-12-15 1994-12-15 반도체 소자의 소자분리 방법 KR0151225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940034511A KR0151225B1 (ko) 1994-12-15 1994-12-15 반도체 소자의 소자분리 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034511A KR0151225B1 (ko) 1994-12-15 1994-12-15 반도체 소자의 소자분리 방법

Publications (2)

Publication Number Publication Date
KR960026546A KR960026546A (ko) 1996-07-22
KR0151225B1 true KR0151225B1 (ko) 1998-12-01

Family

ID=19401743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034511A KR0151225B1 (ko) 1994-12-15 1994-12-15 반도체 소자의 소자분리 방법

Country Status (1)

Country Link
KR (1) KR0151225B1 (ko)

Also Published As

Publication number Publication date
KR960026546A (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR950000103B1 (ko) 반도체 장치 및 그 제조방법
US4498227A (en) Wafer fabrication by implanting through protective layer
US4098618A (en) Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation
JP3390208B2 (ja) 半導体装置製造方法
US5895252A (en) Field oxidation by implanted oxygen (FIMOX)
US5937310A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
US5733813A (en) Method for forming planarized field isolation regions
US5869385A (en) Selectively oxidized field oxide region
EP0424018A2 (en) Integrated circuit field isolation process
US4635344A (en) Method of low encroachment oxide isolation of a semiconductor device
KR0151225B1 (ko) 반도체 소자의 소자분리 방법
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
US5763316A (en) Substrate isolation process to minimize junction leakage
US6281093B1 (en) Method to reduce trench cone formation in the fabrication of shallow trench isolations
JP2629615B2 (ja) 半導体装置の製造方法
KR100190382B1 (ko) 반도체소자의 소자분리막 형성방법
KR100290901B1 (ko) 반도체소자의격리막형성방법
KR930010402B1 (ko) 반도체 장치의 제조방법
KR20020096136A (ko) 반도체 소자의 격리막 제조방법
KR0166500B1 (ko) 반도체 소자의 소자분리 산화막 제조방법
KR940003224B1 (ko) 반도체 소자의 격리방법
KR0161858B1 (ko) 반도체 소자의 격리방법
KR0161728B1 (ko) 반도체소자의 트랜지스터 제조방법
KR100444315B1 (ko) 반도체소자의소자분리막형성방법
KR100328707B1 (ko) 반도체장치의 소자격리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee