KR0161858B1 - 반도체 소자의 격리방법 - Google Patents

반도체 소자의 격리방법 Download PDF

Info

Publication number
KR0161858B1
KR0161858B1 KR1019950004696A KR19950004696A KR0161858B1 KR 0161858 B1 KR0161858 B1 KR 0161858B1 KR 1019950004696 A KR1019950004696 A KR 1019950004696A KR 19950004696 A KR19950004696 A KR 19950004696A KR 0161858 B1 KR0161858 B1 KR 0161858B1
Authority
KR
South Korea
Prior art keywords
resultant
field
semiconductor device
film
oxide film
Prior art date
Application number
KR1019950004696A
Other languages
English (en)
Other versions
KR960035955A (ko
Inventor
이동건
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950004696A priority Critical patent/KR0161858B1/ko
Publication of KR960035955A publication Critical patent/KR960035955A/ko
Application granted granted Critical
Publication of KR0161858B1 publication Critical patent/KR0161858B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 격리방법에 관한 것으로서 소자격리를 위한 필드산화막 형성시 발생하는 버즈-빅 현상을 억제하고 활성영역을 최대한 확보하여 집적도 및 소자의 격리특성을 개선하도록 한 반도체 소자의 격리방법을 제공하기 위한 것이다.
이를 위한 반도체 소자 격리방법은 반도체 기판상에 제1절연막, 제2절연막을 차례로 증착하고 필드 영역과 활성 영역을 정의하여 필드영역의 제2절연막을 선택적으로 제거하는 공정, 상기 결과물에 필드이온을 주입하는 공정, 상기 결과물에 열처리를 하여 소자격리를 위한 필드산화막을 성장시키는 공정, 상기 결과물의 제1절연막, 제2절연막을 제거하는 공정, 상기 결과물에 감광막을 도포하여 버즈-빅(bird's beak)이 발생된 부분의 필드 산화막과 반도체 기판을 소정 깊이까지 제거하는 공정, 제거된 부분을 기판의 높이로 에피택셜 성장시키는 공정으로 이루어지는 것을 특징으로 한다.

Description

반도체 소자의 격리방법
제1(a)-1(f)도는 종래의 반도체 소자 격리방법을 나타낸 공정 단면도.
제2(a)-2(i)도는 본 발명에 의한 반도체 소자 격리방법을 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 제1절연막
3 : 제2절연막 4 : 제1감광막
5 : 필드 산화막 6 : 버즈-빅(bird's beak)
7 : 제2감광막 8 : 에피택셜층
본 발명은 반도체 소자 제조 방법에 관한 것으로서, 특히 소자격리를 위한 필드 산화막 형성시 발생하는 버즈-빅(bird's beak : 새부리) 현상을 억제하고 활성영역을 최대한 확보하여 집적도 및 소자의 격리 특성을 개선하는데 적당하도록 한 반도체 소자의 격리방법에 관한 것이다.
일반적으로 반도체 소자의 격리방법에 있어서는 활성영역과 필드영역을 정의하여 필드영역에만 필드산화막을 형성시키는 국부산화(LOCOS) 공정으로 이루어진다.
이하, 첨부도면을 참조하여 종래의 반도체 소자 격리방법을 설명하면 다음과 같다.
첨부 도면 제1(a) - (f)도는 종래의 반도체 소자 격리방법을 설명하기 위한 공정 단면도이다.
먼저 제1(a)도와 같이 반도체기판(1)상에 제1절연막(2), 제2절연막(3)을 차례로 증착한 후 제1(b)도와 같이 제1감광막(4)을 도포한다.
이어서 활성영역과 필드영역을 정의하고, 제1감광막(4)을 마스크(mask)로 이용하여 제1(c)도와 같이 필드영역의 제2절연막(3)을 선택적으로 제거한다.
다음에 제1(d)도와 같이 필드이온을 주입하고 열처리하여 제1e도와 같이 소자격리를 위한 필드산화막(5)을 성장시킨다.
이어서 제1(f)도와 같이 제1절연막(2)과 제2절연막(3)을 제거하면 반도체 소자 격리막 형성공정이 완료된다.
그러나, 상기 종래의 반도체 소자 격리방법은 필드산화막 성장시 발생하는 버즈-빅(bird's beak) 현상으로 인해 활성영역의 면적이 감소하여 집적도 및 소자의 특성을 향상시키는데 한계가 있는 문제점이 있었다.
본 발명은 상술한 종래의 반도체 소자의 격리방법에 관한 문제점을 해결하기 위해 안출한 것으로서 필드 산화막 형성시 버즈-빅(bird's beak) 현상으로 인해 활성영역의 면적이 감소하여 집적도 및 소자의 특성을 향상시키는데 한계가 있는 문제점이 있었다.
본 발명은 상술한 종래의 반도체 소자 격리방법에 관한 문제점을 해결하기 위해 안출한 것으로서 필드 산화막 형성시 버즈-빅(bird's beak) 현상이 발생하는 부분을 에칭하여 그 에칭된 부분을 에피택셜 성장시킴으로서 최대한 활성영역을 확보하여 집적도 및 소자의 특성을 향상시키는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자 격리방법은 반도체 기판에 제1절연막, 제2절연막을 차례로 증착하고 필드영역과 활성영역을 정의하여 필드영역의 제2절연막을 선택적으로 제거하는 공정, 상기 결과물에 필드이온을 주입하는 공정, 상기 결과물에 열처리를 하여 소자 격리를 위한 필드산화막을 성장시키는 공정, 상기 결과물의 제1절연막, 제2절연막을 제거하는 공정, 상기 결과물에 제2감광막을 도포하여 버즈-빅(bird's beak)이 발생된 부분의 필드 산화막과 반도체 기판을 소정의 깊이까지 제거하는 공정, 제거된 부분을 기판의 높이로 에피택셜 성장시키는 공정으로 이루어짐을 그 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 반도체 소자 격리 방법을 설명하면 다음과 같다.
제2(a)-2(i)도는 본 발명의 반도체 소자 격리방법을 설명하기 위한 공정 단면도이다.
먼저 제2(a)도와 같이 반도체 기판(1) 상에 산화막(2) 과 실리콘 질화막(3)을 차례로 증착한다.
이어서 제2(b)도와 같이 제1감광막(4)를 증착하고 제2(c)도와 같이 활성영역과 필드영역을 정의하여 제1감광막(4)을 마스크로 이용하여 필드영역의 실리콘 질화막(3)을 선택적으로 제거한다.
다음에 제2(d)도와 같이 필드이온을 주입하고, 제2(e)도와 같이 고온의 퍼니스(furnace)에서 필드산화막(5)을 성장시킨다.
이어서 제2(f)도와 같이 상기 실리콘 질화막(3)을 에치백 공정을 통해 제거한 다음 산화막을 에칭하여 제거한다.
다음 제2(g)도와 같이 제2감광막(7)을 증착하여 제2(h)도와 같이 버즈-빅(bird's beak)이 발생된 부분의 필드 산화막과 기판을 소정 깊이까지 선택적으로 제거한다.
이어서 상기 결과물에 제2(i)도와 같이 제거된 부분에 기판과 동일한 실리콘으로 에피택셜 성장시킨다.
이상 상술한 바와 같이 본 발명의 반도체 소자 격리방법은 소자 격리를 위한 필드 산화막 형성시 발생하는 버즈-빅(bird's beak) 현상을 억제하여 활성영역을 최대한 확보함으로써 집적도 및 소자의 특성을 향상시키는 효과가 있다.

Claims (1)

  1. 반도체 기판상에 제1절연막, 제2절연막을 차례로 증착하고 필드 영역과 활성 영역을 정의하여 필드 영역의 제2절연막을 선택적으로 제거하는 공정, 상기 결과물에 필드 이온을 주입하는 공정, 상기 결과물에 열처리를 하여 소자 격리를 위한 필드 산화막을 성장시키는 공정, 상기 결과물의 제1절연막, 제2절연막을 제거하는 공정, 상기 결과물에 감광막을 도포하여 버즈-빅(bird's beak)이 발생된 부분의 필드 산화막과 반도체 기판을 소정 깊이로 제거하는 공정, 제거된 부분을 기판의 높이로 에피택셜 성장시키는 공정으로 이루어지는 반도체 소자의 격리방법.
KR1019950004696A 1995-03-08 1995-03-08 반도체 소자의 격리방법 KR0161858B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950004696A KR0161858B1 (ko) 1995-03-08 1995-03-08 반도체 소자의 격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004696A KR0161858B1 (ko) 1995-03-08 1995-03-08 반도체 소자의 격리방법

Publications (2)

Publication Number Publication Date
KR960035955A KR960035955A (ko) 1996-10-28
KR0161858B1 true KR0161858B1 (ko) 1999-02-01

Family

ID=19409395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004696A KR0161858B1 (ko) 1995-03-08 1995-03-08 반도체 소자의 격리방법

Country Status (1)

Country Link
KR (1) KR0161858B1 (ko)

Also Published As

Publication number Publication date
KR960035955A (ko) 1996-10-28

Similar Documents

Publication Publication Date Title
JP3273636B2 (ja) 集積回路及びその製造方法
US4098618A (en) Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation
EP0134166B1 (en) Wafer fabrication by implanting through protective layer
KR20010012906A (ko) 집적회로 및 그 구성요소와 제조방법
US4178191A (en) Process of making a planar MOS silicon-on-insulating substrate device
US5937310A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
US4597164A (en) Trench isolation process for integrated circuit devices
US5554562A (en) Advanced isolation scheme for deep submicron technology
US4635344A (en) Method of low encroachment oxide isolation of a semiconductor device
KR0161858B1 (ko) 반도체 소자의 격리방법
US5962914A (en) Reduced bird's beak field oxidation process using nitrogen implanted into active region
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
US6074933A (en) Integrated circuit fabrication
US20030003680A1 (en) Method for manufacturing isolating structures
KR0162139B1 (ko) 반도체 장치의 소자 분리방법
KR0140658B1 (ko) 고집적 반도체 소자의 소자간 분리막 제조 방법
KR0151225B1 (ko) 반도체 소자의 소자분리 방법
JP2763105B2 (ja) 半導体装置の製造方法
KR100320797B1 (ko) 반도체소자의필드산화막형성방법
KR940003224B1 (ko) 반도체 소자의 격리방법
KR940001390B1 (ko) 반도체 장치의 소자 격리방법
KR100209765B1 (ko) 바이모스 제조방법
KR960014450B1 (ko) 반도체 소자 격리방법
KR0144252B1 (ko) 반도체 소자의 격리막 형성방법
KR0157856B1 (ko) 초대규모 집적회로 씨모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060720

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee