KR0131717B1 - 반도체 소자의 소자 분리막 제조방법 - Google Patents

반도체 소자의 소자 분리막 제조방법

Info

Publication number
KR0131717B1
KR0131717B1 KR1019940014875A KR19940014875A KR0131717B1 KR 0131717 B1 KR0131717 B1 KR 0131717B1 KR 1019940014875 A KR1019940014875 A KR 1019940014875A KR 19940014875 A KR19940014875 A KR 19940014875A KR 0131717 B1 KR0131717 B1 KR 0131717B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
oxide
substrate
etching
Prior art date
Application number
KR1019940014875A
Other languages
English (en)
Other versions
KR960002747A (ko
Inventor
김승준
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940014875A priority Critical patent/KR0131717B1/ko
Publication of KR960002747A publication Critical patent/KR960002747A/ko
Application granted granted Critical
Publication of KR0131717B1 publication Critical patent/KR0131717B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자분리방법에 관한 것으로, 특히, 트랜치 스페이서(Trench spacer)를 이용하여 트랜치 스패이서가 형성된 부분에서는 고 농도의 이온 주입이 되지 않아 필드 산화막이 성장하지 않고, 이소 스패이서가 넓은 비 활성 영역에서는 즉, 고 농도의 이온 주입이 된 비 활성 영역에서는 필드 산화막이 급격하게 성장하므로 필드 산화막으로서의 역할을 하게 되고, 이로써 활성영역과 비활성영역의 접합부 부근에서는 트랜치 스패이서의 형성으로 고 이온 주입이 되지 않게함으로써 비 활성영역의 일정부분, 즉 접합부 부근에는 고 농도의 이온주입을 차단하여 접합 파괴전압을 증가 시킬 수 있다.

Description

반도체 소자의 소자 분리막 제조방법
제1도 내지 제5도는 본 발명의 반도체 소자의 소자 분리막 제조방법에 따른 제조 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 산화막
3 : 질화막 4 : 감광막
5 : 트랜치 스페이서 6 : 주입이온
7 : 필드 산화막 8 : 증착 산화막
9 : 트랜치
본 발명은 반도체 소자의 소자 분리막 제조방법에 관한 것으로, 특히, 트랜치 스페이서(Trench spacer)를 형성하여 비활성 영역의 일정부분 즉, 비활성 영역과 활성 영역과의 접합부 부근에는 고 농도의 이온주입을 차단하여 접합파괴전압을 증가시키는 반도체 소자의 소자 분리막 제조방법에 관한 것이다.
일반적으로 비활성 영역에 고 농도의 이온 주입을 하게 되면, 활성영역과의 접합부 부근에서는 고 농도의 N 형 반도체와 P 형 반도체가 접합을 이루게 된다.
이 상태에서, 전압이 인가되면 고농도끼리의 접합이기 때문에 낮은 전압에서도 접합이 파괴되는 문제점이 있고, 또한, 평탄화 식각을 하기 위하여 마스크를 두번 사용해야 하는 불편함이 따르는 문제점이 있다.
이러한 문제점을 해결하기 위하여 종래의 기술에 의한 반도체 소자의 소자 분리막 제조방법은 트렌지 식각후, 트랜치 내에 산화막을 채워 넣은 후, 다음 공정인 평탄화 식각을 하게 되면, 이소 스페이서(Iso spacer)가 좁은 부분에서는 트랜치내에 남아 있게 되겠지만 이소 스페이서가 넓은 비활성 영역에서는 실리콘 기판이 노출되고 이로 인해 이소 스페이서가 넓은 비활성 영역에서는 필드 산화막이 없으므로 소자 분리가 어려운 문제가 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 트랜치 스페이서(Trench spacer)를 이용하여 활성영역과 비활성영역의 접합부근에서는 고 이온 주입이 되지 않게 하는 반도체 소자의 소자 분리막 제조방법을 제공함에 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 고안의 상세한 설명을 하기로 한다.
제1도는 실리콘 기판(1)상에 산화막(2)과 질화막(3)을 차례로 증착하고, 상기 질화막(3) 상부에 감광막(4)을 증착한 후, 소자 분리용 마스크를 사용하여 상기 일정부분의 질화막(4)과 산화막(2) 그리고 기판(1)을 일정두께까지 식각하여 트랜치(9)를 형성하는 단계를 도시하고 있다.
제2도는 상기 감광막(4)을 제거한 후 산화막(가)을 증착하고 스페이서 식각을 한 후 고 농도의 이온을 주입한 상태의 단면도이다. 이때 산화막(가) 증착후 스패이서 식각을 하게 되면, 이소 스페이서가 좁은 트랜치에서는 산화막(가)이 채워진 상태로 있게 되고 이소 스패이서가 넓은 부분에서는 실리콘 기판이 노출된다.
제3도는 필드 산화막(7) 성장시 주입된 이온(6)의 확산을 방지하기 위하여 남아 있는 산화막(가)의 일부를 식각하고, 고 농도의 이온(6) 주입 유무에 따라 산화율의 차이를 이용하여 실리콘 기판(1)을 산화시킨 상태의 단면도이다.
이때, 고 농도의 이온 주입이 되고 산소 분위기에 노출된 실리콘 기판(1)의 산화율은 상대적으로 빠르다.
제4도는 제3도의 상태에서 다시 산화막(나)을 증착하고, 평탄화 식각을 한 상태의 단면도이고
제5도는 상기 제4도의 상태에서 남아 있는 질화막(4)과 그 하부의 산화막(2)을 제거한 상태의 단면도이다.
이상에서 설명한 바와 같이, 본 발명의 반도체 소자의 소자분리방법은
트랜치스페이서(Trench spacer)를 이용하여 트랜치 스페이서가 형성된 부분에서는 고농도의 이온주입이 되지 않아 필드산화막이 성장하지 않고, 이소스패이서가 넓은 비활성 영역에서는 즉, 고농도의 이온 주입이 된 비활성 영역에서는 필드 산화막이 급격하게 성장하므로 필드산화막으로서의 역할을 하게 된다. 따라서, 활성영역과 비활성영역의 접합부부근에서는 트랜치스패이서의 형성으로 고이온 주입이 되지 않게함으로써 비활성영역의 일정부분, 즉 접합부 부근에는 고농도의 이온주입을 차단하여 접합 파괴전압을 증가 시킬 수 있다.

Claims (4)

  1. 반도체 소자의 소자 분리막 제조방법에 있어서, 실리콘 기판 상부에 산화막 및 질화막을 차례로 증착하는 단계와, 상기 질화막 상부에 감광막을 증착한 후, 소자 분리용 마스크를 사용하여 상기 일정부분의 질화막과 산화막 그리고 기판을 일정두께까지 식각하여 트랜치를 형성하는 단계와, 상기 감광막을 제거한 다음, 전체 상부에 산화막을 증착하고 스페이서 식각을 한 후, 고농도의 이온 주입을 하는 단계와, 상기 고 농도의 이온이 주입된 기판을 산화시켜 필드 산화막을 형성하는 단계와, 다시, 기판 상부에 산화막을 증착하고 평탄화 식각을 하는 단계와, 상기 남아 있는 질화막과 그 하부의 산화막을 제거하는 단계로 구성되는 것을 특징으로 하는 반도체 소자의 소자 분리막 제거방법.
  2. 제1항에 있어서 상기 이온 주입된 활성영역에서 필드 산화막 형성시 건식식각으로 이온 주입된 산화막 혹은 질화막을 제거하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제거방법.
  3. 제1항에 있어서 상기 이온 주입된 활성영역에서 필드 산화막 형성시 습식식각으로 이온 주입된 산화막 혹은 질화막을 제거하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제거방법.
  4. 제1항에 있어서 상기 이온 주입시 N 형 또는 P 형이온을 주입하는 것을 특징으로 하는 반도체 소자의 소자 분리막 제거방법.
KR1019940014875A 1994-06-27 1994-06-27 반도체 소자의 소자 분리막 제조방법 KR0131717B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940014875A KR0131717B1 (ko) 1994-06-27 1994-06-27 반도체 소자의 소자 분리막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940014875A KR0131717B1 (ko) 1994-06-27 1994-06-27 반도체 소자의 소자 분리막 제조방법

Publications (2)

Publication Number Publication Date
KR960002747A KR960002747A (ko) 1996-01-26
KR0131717B1 true KR0131717B1 (ko) 1998-04-14

Family

ID=19386428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940014875A KR0131717B1 (ko) 1994-06-27 1994-06-27 반도체 소자의 소자 분리막 제조방법

Country Status (1)

Country Link
KR (1) KR0131717B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006090A (ko) * 1996-06-29 1998-03-30

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980006090A (ko) * 1996-06-29 1998-03-30

Also Published As

Publication number Publication date
KR960002747A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
US4498227A (en) Wafer fabrication by implanting through protective layer
US5393693A (en) "Bird-beak-less" field isolation method
US4755477A (en) Overhang isolation technology
JPH0279445A (ja) 素子分離領域の形成方法
JPH09181170A (ja) 素子分離膜形成方法
JP3628362B2 (ja) 半導体装置の隔離構造の製造方法
US5612247A (en) Method for fabricating isolation region for a semiconductor device
KR0131717B1 (ko) 반도체 소자의 소자 분리막 제조방법
KR100240113B1 (ko) 반도체장치의 제조방법
KR930000197B1 (ko) 필드산화막 형성방법
US6281093B1 (en) Method to reduce trench cone formation in the fabrication of shallow trench isolations
KR100297169B1 (ko) 반도체소자의소자분리방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
KR20010001206A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR910008978B1 (ko) 반도체 장치의 제조방법
KR20010060988A (ko) 반도체 장치의 분리구조 제조방법
KR0168198B1 (ko) 반도체 장치의 트렌치형 소자분리방법
KR100486110B1 (ko) 트렌치 구조의 소자분리막 형성 방법
KR20010003615A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100261166B1 (ko) 반도체 소자의 제조 방법
KR19980084714A (ko) 반도체소자의 분리영역 제조방법
KR940005720B1 (ko) 반도체 장치의 소자분리 제조방법
KR0167231B1 (ko) 반도체장치의 격리방법
KR0147871B1 (ko) 반도체 소자의 격리 방법
KR100382551B1 (ko) 반도체 소자의 이중 딥 트렌치 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee