KR930000197B1 - 필드산화막 형성방법 - Google Patents

필드산화막 형성방법 Download PDF

Info

Publication number
KR930000197B1
KR930000197B1 KR1019900002898A KR900002898A KR930000197B1 KR 930000197 B1 KR930000197 B1 KR 930000197B1 KR 1019900002898 A KR1019900002898 A KR 1019900002898A KR 900002898 A KR900002898 A KR 900002898A KR 930000197 B1 KR930000197 B1 KR 930000197B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
forming
device isolation
photoresist
Prior art date
Application number
KR1019900002898A
Other languages
English (en)
Other versions
KR910017569A (ko
Inventor
손광식
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019900002898A priority Critical patent/KR930000197B1/ko
Priority to US07/664,660 priority patent/US5086012A/en
Priority to JP3040308A priority patent/JP2533003B2/ja
Publication of KR910017569A publication Critical patent/KR910017569A/ko
Application granted granted Critical
Publication of KR930000197B1 publication Critical patent/KR930000197B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Abstract

내용 없음.

Description

필드산화막 형성방법
제1도는 종래 기술에 의해 형성된 필드산화막을 나타낸 단면도.
제2a도 내지 제2f도는 본 발명에 의해 필드산화막을 형성하는 단계를 나타낸 단면도.
제3a도 내지 제3h도는 본 발명의 제2실시예에 의해 필드 산화막을 형성하는 단계를 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,5 및 55 : 실리콘 기판 2,6 및 56 : 제1산화막
3 및 57 : 질화막 4,8X,8Y,8Z,61X,61Y 및 61Z : 필드산화막
6 및 56 : 제1산화막 7 및 58 : 제1감광막
8 및 61 : 제2산화막 9 및 62 : 제2감광막
10 및 63 : 게이트 산화막 11 및 64 : 도전층
본 발명은 고집적 반도체에서 소자와 소자를 격리시키는 필드 산화막 형성방법에 관한 것으로, 특히 종래의 기술에 따른 필드산화막 형성시에 발생되는 버즈 비크 (Bird's Beak)를 제거하여 반도체장치의 단위면적을 축소할 수 있는 필드 산화막 형성방법에 관한 것이다.
종래의 소자와 소자를 격리시키는 필드 산화막 형성방법은 제1도에 도시된다. 그 형성과정을 살펴보면, 실리콘 기판(1) 상부에 기판 산화막(2)을 얇게 성장하고, 상기 기판 산화막(2) 상부에 질화막(3)을 전체적으로 도포한다. 그후 마스크 패턴공정 및 식각공정에 의해 예정된 액티브영역(1X 및 1Y)상부에만 질화막(3)을 남기고 제거하여, 상기 기판산화막(2)의 표면 일부를 노출시킨다. 그 다음, 노출된 상기 기판산화막 (2)의 하부의 실리콘 기판(1)내로 소자격리용 불순물을 주입시키고, 상기 노출된 기판 산화막(2)을 산화시키는 LOCOS(Local Oxidation of Silicon)공정에 의해 상기 기판산화막(2)상부 및 실리콘 기판(1)내로 필드 산화막(4)을 형성한다.
그러나 상기의 종래 기술은 상기 필드 산화막(4) 형성시, 상기 질화막(3) 아래의 예정된 액티브 영역(1X 및 1Y)내에 산화막의 버즈 비크(4X 및 4Y)현상이 초래되어, 상대적으로 액티브 영역(1X 및 1Y)의 면적이 감소된다. 따라서 이를 방지하기 위하여 상기와 같은 산화막 형성 공정시 발생될 수 있는 버즈 비크(4X 및 4Y)의 크기를 고려하여, 액티브영역(1X 및 1Y)상부의 질화막(3)의 폭을 결정하여야만 한다. 또한 상기 버즈 비크(4X 및 4Y)의 크기를 작게 하기 위하여 필드산화막(4)을 얇게 형성시키는 방법도 제시될 수 있다. 그러나 이러한 방법은 필드산화막(4)의 두께를 감소시키면, 사용시 필드 산화막(4)주변에 강한 전계(Electric Field)의 인가에 따라, 필드산화막(4)은 소자 격리 기능을 수행하지 못하게 되어, 소자와 소자간에 누설 전류가 발생한다. 또한, 버즈비크(4X 및 4Y)의 크기를 축소시키기 위해, 상기 실리콘기판(1)상부의 기판 산화막(2)의 두께를 감소시키는 반면에 질화막(3)의 두께를 증가시키는 방법이 있다. 그러나 이 방법도 사용시, 기판에 가해지는 기계적 스트레스에 의해 기판의 결정 구조가 파손되어 소자간에 누설전류가 발생하는 문제점이 발생된다.
이와 같은 종래 기술은 또한 기판 산화막과 질화막을 사용하여, LOCOS공정에 의해 질화막을 선택적으로 제거한 후 노출된 기판 산화막 상부 및 기판내에 필드산화막을 성장시키기 때문에, 상기 필드 산화막은 질화막 아래의 실리콘 기판일부까지 성장하여, 그로인하여, 액티브영역내에 버즈 비크를 가진 필드산화막이 형성된다. 따라서 설계시에 버즈비크의 크기를 고려하여 셀을 제작하므로서, 단위셀의 면적이 증대되는 것이다.
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여, 산화막을 실리콘 기판 상부전체에 성장시키고, 감광막에 의한 소자격리용 마스크 패턴을 이용하여 노출된 산화막을 식각하는 리소그라픽기술(Lithograpic technique)에 의해 필드 산화막을 형성하는 방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참고하여 본 발명을 상세히 설명하기로 한다.
제1도는 종래의 LOCOS공정에 의해 액티브영역(1X 및 1Y)내로 버즈 비크(4X 및 4Y)현상이 발생된 필드 산화막(4)을 나타낸 단면도로써, 그 공정방법은 서두에서 언급하였으므로 그의 설명은 생략하기로 한다.
제2a도 내지 제2f도는 본 발명의 제1실시예에 의해 필드 산화막을 형성하는 단계를 나타내는 단면도이다.
제2a도는 실리콘 기판(5)내에 예정된 깊이로 N웰 및 P웰영역(5N 및 5P)을 형성하고, 상기 N웰 및 P웰 영역(5N 및 5P)상부에 제1산화막(6)을 예를들어 100-500Å정도로 성장시킨 상태의 단면도이다. 여기에서 상기 N웰 및 P웰영역(5N 및 5P)은 필요에 따라 형성하지 않아도 된다.
제2b도는 상기 제1산화막(6)상부에 제1감광막(7)을 전체적으로 도포한다. 그리고 제1소자분리용 감광막 패턴(7A)을 형성하도록 일정부분의 상기 제1감광막(7)을 제거하고, 그로인하여 제1산화막(6)의 일부가 노출되는 소자격리영역(5X,5Y 및 5Z)을 한정한다. 그후 P웰영역(5P)의 소자격리영역(5X,5Y)의 전기적 격리 특성을 보강하기 위하여, 노출된 실리콘 기판(5)내로 상기 제1소자분리용 감광막 패턴(7A)을 마스크로 이용하여 불순물 이온주입을 실시한 상태의 단면도이다. 이때 이온주입하는 불순물은 P+불순물로 예를들어 농도가 1010-1014㎝-2인 B(Boron) 또는 BF2(Boro-Fiuoric)이다. 이때 주지할점은 N웰 영역(5N)에 주입된 P+불순물의 농도는 N웰 영역의 농도보다 상대적으로 낮기 때문에 아무런 영향을 주지 않는다. P웰 영역(5P)의 소자격리영역(5X)에 P+불순물이 존재함으로써 P웰영역내의 소자와 소자간의 격리기능을 향상시킬 수 있다.
제2c도는 상기의 제1감광막을 모두 제거한 후 제1산화막(6)상부에 제2산화막 (8)을 3000-8000Å성장시킨 상태의 단면도이다. 이때 제2산화막(8)을 성장시키기 전에 제1산화막(6)을 제거할 수도 있다.
제2d도를 참조하면 상기 제2산화막(8)상부에 제2감광막(9)을 전체적으로 도포한다. 제2소자분리감광막 패턴(9A)을 형성하도록 소자격리영역(5X,5Y 및 5Z)이외의 제2감광막(9)의 일부를 제거하고, 그로인하여 하부에 있는 제2산화막(8)의 일부를 노출시킨다. 그후, 상기 제2소자분리용 감광막 패턴(9A)을 마스크로 사용하여 노출된 제25산화막(8) 및 제1산화막(6)의 일부분을 순차적으로 식각하여, 서로 제각기 이격된 상태의 필드산화막(8X,8Y 및 8Z)을 형성하고 실리콘 기판(5)의 일부를 노출시킨다. 여기에서, 제2소자분리용 감광막 패턴(9A)는 제1소자분리용 감광막 패턴(7A)과는 극성이 반대이며, 각각의 필드 산화막(8X,8Y 및 8Z)은 제1산화막(6)을 포함한다. 또한 상기 필드 산화막(8X,8Y 및 8Z)의 식각공정은 상기 양측 모서리가 라운드되도록 습식 또는 건식 식각 또는 습식 및 건식식각을 조합한 등방성(Botropic)식각을 사용한다.
제2e도를 참조하면, 상기 필드산화막(8X,8Y 및 8Z)상부의 제2감광막(9)을 모두 제거한다. 그후 게이트산화막(10)을 상기 일부가 노출된 실리콘 기판(5) 상부에 형성하고, 도전층(11)으로써 폴리를 전체적으로 도포한 상태의 단면도이다.
제2f도는 상기 도전층(11)을 게이트 마스크 패턴(11A)에 의해 예정된 부분을 제거한 상태의 단면도이다.
제3a도 내지 제3h도는 본 발명의 제2실시예에 의한 필드 산화막을 형성하는 단계를 나타낸 단면도이다. 여기서 제3a도 내지 제3d도는 종래의 LOCOS공정에 의한 필드산화막을 형성하는 공정과 동일하다.
제3a도는 제2a도에 나타낸 바와 같이, 실리콘 기판(55)내에 예정된 깊이로 P-웰 및 N영역(55P 및 55N)을 형성하고, 상기 P웰 및 N웰영역(55P 및 55N) 상부에 제1산화막(56)를 예를들어 100-500Å정도 성장시킨 상태의 단면도이다.
제3b도를 참조하면, 상기 제1산화막(56)상부에 질화막(57)을 예를들어 500-1500Å으로 도포한다. 다음 제 1감광막(58)을 도포하고 제1소자분리용 감광막패턴 (58A)을 형성하도록 예정된 부분의 제1감광막(58)을 제거하고, 그로인하여 질화막( 57)의 일부를 노출시킨다. 상기 질화막(57)이 노출된 부분은 소자격리영역(55X,55Y 및 55Z)으로 규정한다.
제3c도는 상기 제1소자분리용 감광막 패턴(58A)을 이용하여 상기 소자격리영역(55X,55Y 및 55Z)의 노출된 질화막(57)을 식각한다. P웰영역(55P)의 전기적 격리특성을 보강하기 위하여, 상기 소자격리영역(55X,55Y 및 55Z)의 실리콘 기판(55)내로 주입하는 P+불순물은 예를들어 농도가 1010-1014Cm-2인 B 또는 BF2이다. 여기서 주지할점은 N웰영역(55N)에 주입된 P+불순물의 농도는 N웰영역의 농도보다 상대적으로 낮기 때문에 아무런 영향을 주지 않는다.
제3d도는 상기의 남아있는 제1감광막(58) 모두 제거하고, 질화막(57) 및 제1산화막(56)을 노출시킨다. 그후 산화공정에 의해 채널 산화막(59X,59Y 및 59Z)을 1000-8000Å정도로 질화막(57)이 없는 부분의 상기 노출된 제1산화막(56)상부와 P웰 및 N웰 영역(55P 및 55N)내로 성장시킨 상태의 단면도이다. 여기에서 채널 산화막(59X,59Y 및 59Z)을 형성하는 목적은 상기 제3c 도에서 이온주입된 불순물을 실리콘 기판내부에 깊게 드라이브-인(Drive in)시키고 또한 후에 형성될 필드 산화막에 의해 형성되는 필드 게이트의 유효 길이를 증가시키기 위함이다.
제3e도는 상기의 소자격리영역(55X,55Y 및 55Z)이외에 남아있는 질화막(57)을 모두 제거한다. 그후 상기 채널 산화막(59X,59Y 및 59Z) 및 제1산화막(56)을 제거하여, P웰 및 N웰 영역(55P 및 55N)이 형성된 실리콘 기판(55)을 노출시키고 소자격리영역(55X,55Y 및 55Z)에 요홈(60X,60Y 및 60Z)를 형성한 상태의 단면도이다. 여기에서 상기의 질화막(57) 및 채널 산화막(59X,59Y 및 59Z)은 습식 식각으로 제거하는 것이 바람직하다. 주지할 것으로는 제3c도에서 언급한 이온주입공정은 제3c도에서 수행하는 대신에 제3e도의 공정에서 상기 요홈(60X,60Y 및 60Z)을 형성한 이후에 수행할 수도 있다.
제3f도는 상기 요홈(20)이 형성된 P웰 및 N웰 영역(55P 및 55N)상부에 제2산화막(61)을 3000-8000Å 정도로 성장시키고, 그 상부에 제2감광막(62)을 순차로 도모한다. 그후 제2소자분리용 감광막 패턴(62A)을 형성하도록 상기 소자격리영역( 55X, 55Y 및 55Z)이외에 형성된 제2감광막(62)의 일정부분을 제거하고, 그로인하여 제2산화막(61)의 일부를 노출시킨다. 그후 상기 제2소자분리용 감광막 패턴(62A)을 마스크로 이용하여 상기 노출된 제2산화막(61)을 등방성 식각하여, 그로인하여 상기 요홈(60X,60Y 및 60Z)이 형성된 소자격리영역(55X,55Y 및 55Z)에 필드산화막 (61X,61Y 및 61Z)을 형성시켜서 종래의 필드산화막과 같이 실리콘 기판(55)내부까지 형성됨을 도시한 상태의 단면도이다. 여기에서 제2소자분리용 감광막 패언(62A)은 제1소자분리용 감광막 패턴(58A)과 극성이 반대이다.
제3g도는 상기 필드산화막(61X,61Y 및 61Z)상부에 남아있는 제2감광막(62)을 모두 제거한다. 그후 P웰 및 N웰 영역(55P 및 55N)이 형성된 노출된 실리콘 기판 (55)표면에 게이트 산화막(63)을 형성하고, 전체적으로 도전층(64)으로서 폴리를 도포한 상태의 단면도이다.
제3h도는 상기 도전층(64)을 게이트 마스크 패턴(64A)에 의해 예정된 부분을 식각한 상태의 단면도이다.
상기한 본 발명에서 나타낸 바와 같이 필드산화막을 리소그라픽 기술에 의해 형성함으로서, 버즈 비크 문제를 본질적으로 제거할 수 있고, 버즈비크를 고려하지 않아도 됨으로 소자의 크기를 축소시킬 수 있다.
또한, 본 발명의 제2실시예에서 보인 바와 같이, 필드산화막이 형성될 실리콘 기판 상부에 요홈을 형성하고, 상기 요홈에만 선택적으로 필드산화막을 형성함으로써, 소자격리 기능을 향상시킬 수 있다.

Claims (8)

  1. 고집적 반도체에서 필드 산화막 형성방법에 있어서, 실리콘 기판을 제공하는 단계와, 상기 실리콘 기판 상부에 제1산화막 및 제1감광막을 순차로 형성하는 단계와, 상기 제1산화막 일부를 노출시켜 소자격리 영역을 한정하기 위해 상기 제1감광막의 일부를 제거하여 제1소자분리용 감광막 패턴을 형성하는 단계와, 소자의 격리 효과를 높이기 위하여 상기 제1소자분리용 감광막 패턴을 마스크로 이용하여 상기 노출된 제1산화막을 통하여 상기 소자격리영역에 위치한 실리콘 기판내부에 불순물을 이온주입하는 단계와, 상기 제1산화막 상부에 남아있는 제1감광막을 완전히 제거하는 단계와, 상기 제1산화막 상부에 제2산화막 및 제2감광막을 형성하는 단계와, 상기 소자격리영역 상부에 위치한 제2감광막만 남기고 나머지 제2감광막을 제거하여 제2산화막의 일부를 노출시킨 제2소자분리용 감광막 패턴을 형성하는 단계와, 상기 제2소자분리용 감광막 패턴을 이용하여 상기 노출된 제2산화막 및 그 아래의 제1산화막을 식각하여 상기 소자격리 영역에 필드산화막을 형성하는 단계와, 상기 필드산화막 상부에 형성된 제2감광막을 제거하는 단계로 이루어지는 것을 특징으로 하는 필드산화막 형성방법.
  2. 제1항에 있어서, 상기 실리콘 기판을 제공하는 단계는 실리콘 기판에 P웰 및 N웰 영역을 형성하는 것을 포함하는 것을 특징으로 하는 필드산화막 형성방법.
  3. 제1항에 있어서, 상기 제1소자분리용 감광막 패턴 및 제2소자분리용 감광막 패턴은 극성이 서로 반대인 것을 특징으로 하는 필드산화막 형성방법.
  4. 제1항에 있어서, 상기 필드산화막을 형성하는 단계는 제2산화막 및 그 아래의 제1산화막을 등방성 식각하는 것을 특징으로 하는 필드산화막 형성방법.
  5. 고집적 반도체에서 필드 산화막 형성방법에 있어서, 실리콘 기판을 제공하는 단계와, 상기 실리콘 기판 상부에 제1산화막, 질화막 제1감광막을 순차로 형성하는 단계와, 상기 질화막의 일부를 노출시켜 소자격리 영역을 한정하기 위하여, 상기 제1감광막의 일부를 제거하여 제1소자분리용 감광막 패턴을 형성하는 단계와, 소자의 격리 효과를 높이기 위하여, 상기 제1소자분리용 감광막 패턴을 이용하여 상기 노출된 제1산화막을 통하여 상기 격리 영역에 위치한 실리콘 기판 내부에 불순물을 선택적으로 이온주입하는 단계와, 상기 질화막 상부에 남아있는 제1감광막을 완전히 제거하는 질화막을 노출시키는 단계와, 상기 소자격리영역에 위치한 노출된 제1산화막 상부 및 실리콘 기판내로 채널 산화막을 성장시키는 단계와, 상기 질화막, 제1산화막 및 채널 산화막을 제거하여 상기 실리콘 기판상의 소자격리 영역에 요홈을 형성하는 단계와, 상기 요홈을 포함한 실리콘 기판 상부에 전체적으로 제2산화막 및 제2감광막을 형성하는 단계와, 상기 소자격리 영역 상부에 위치한 제2감광막만을 남기고 나머지 제2감광막을 제거하여 제2소자분리용 감광막패턴을 형성하는 단계와, 상기 제2소자분리용 감광막 패턴을 이용하여, 상기 노출된 제2산화막을 식각하여 상기 소자격리영역에 있는 요홈상에 필드산화막을 형성하는 단계와, 상기 필드산화막 상부에 형성된 제2감광막을 제거하는 단계로 이루어진 것을 특징으로 하는 필드산화막 형성방법.
  6. 제5항에 있어서, 상기 실리콘 기판을 제공하는 단계는 실리콘 기판에 P웰 및 N웰 영역을 형성하는 것을 포함하는 것을 특징으로 하는 필드산화막 형성방법.
  7. 제5항에 있어서, 상기 제1소자분리용 감광막 패턴 및 제2소자분리용 감광막 패턴은 극성이 서로 반대인 것을 특징으로 하는 필드산화막 형성방법.
  8. 제5항에 있어서, 상기 상기 필드산화막을 형성하는 단계는 제2산화막을 등방성 식각하는 것을 특징으로 하는 필드산화막 형성방법.
KR1019900002898A 1990-03-06 1990-03-06 필드산화막 형성방법 KR930000197B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900002898A KR930000197B1 (ko) 1990-03-06 1990-03-06 필드산화막 형성방법
US07/664,660 US5086012A (en) 1990-03-06 1991-03-05 Method for forming a field oxide layer
JP3040308A JP2533003B2 (ja) 1990-03-06 1991-03-06 フィ―ルド酸化膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900002898A KR930000197B1 (ko) 1990-03-06 1990-03-06 필드산화막 형성방법

Publications (2)

Publication Number Publication Date
KR910017569A KR910017569A (ko) 1991-11-05
KR930000197B1 true KR930000197B1 (ko) 1993-01-11

Family

ID=19296691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002898A KR930000197B1 (ko) 1990-03-06 1990-03-06 필드산화막 형성방법

Country Status (3)

Country Link
US (1) US5086012A (ko)
JP (1) JP2533003B2 (ko)
KR (1) KR930000197B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930004125B1 (ko) * 1990-08-18 1993-05-20 삼성전자 주식회사 반도체장치의 소자 분리방법
US5434099A (en) * 1994-07-05 1995-07-18 United Microelectronics Corporation Method of manufacturing field isolation for complimentary type devices
US5698458A (en) * 1994-09-30 1997-12-16 United Microelectronics Corporation Multiple well device and process of manufacture
JP2002158359A (ja) * 2000-11-21 2002-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN102354680A (zh) * 2011-11-02 2012-02-15 上海宏力半导体制造有限公司 场氧化物湿法刻蚀方法以及半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346439B2 (ko) * 1973-01-09 1978-12-13
JPS625821A (ja) * 1985-07-02 1987-01-12 Tokai Kasei Kogyo Kk 一体発泡成形品の製造法
JPS63173340A (ja) * 1987-01-13 1988-07-16 Toshiba Corp 半導体装置の製造方法
US4775644A (en) * 1987-06-03 1988-10-04 Lsi Logic Corporation Zero bird-beak oxide isolation scheme for integrated circuits

Also Published As

Publication number Publication date
US5086012A (en) 1992-02-04
JP2533003B2 (ja) 1996-09-11
KR910017569A (ko) 1991-11-05
JPH04279045A (ja) 1992-10-05

Similar Documents

Publication Publication Date Title
KR0159075B1 (ko) 트렌치 dmos장치 및 그의 제조방법
US6611023B1 (en) Field effect transistor with self alligned double gate and method of forming same
US4987093A (en) Through-field implant isolated devices and method
US6596615B2 (en) Semiconductor device and method of manufacturing the same
US5904541A (en) Method for fabricating a semiconductor device having a shallow trench isolation structure
US6784042B2 (en) Integration process on a SOI substrate of a semiconductor device comprising at least a dielectrically isolated well
US4679299A (en) Formation of self-aligned stacked CMOS structures by lift-off
US5789269A (en) Field implant for semiconductor device
JPH04346229A (ja) 半導体装置の素子分離方法
JPS644666B2 (ko)
US5137843A (en) Isolation method for semiconductor device
US4473941A (en) Method of fabricating zener diodes
KR930000197B1 (ko) 필드산화막 형성방법
JPH05198569A (ja) フィールド酸化物領域の製造方法
US4890147A (en) Through-field implant isolated devices and method
US5994190A (en) Semiconductor device with impurity layer as channel stopper immediately under silicon oxide film
US5705440A (en) Methods of fabricating integrated circuit field effect transistors having reduced-area device isolation regions
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
US5763316A (en) Substrate isolation process to minimize junction leakage
JPH01199447A (ja) 感光性記録材料の処理方法
KR100281272B1 (ko) 반도체소자의 소자분리 절연막 형성방법
KR100297169B1 (ko) 반도체소자의소자분리방법
JP3060948B2 (ja) 半導体装置の製造方法
KR0131717B1 (ko) 반도체 소자의 소자 분리막 제조방법
JPH1092922A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021223

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee