JPH05198569A - フィールド酸化物領域の製造方法 - Google Patents

フィールド酸化物領域の製造方法

Info

Publication number
JPH05198569A
JPH05198569A JP4168673A JP16867392A JPH05198569A JP H05198569 A JPH05198569 A JP H05198569A JP 4168673 A JP4168673 A JP 4168673A JP 16867392 A JP16867392 A JP 16867392A JP H05198569 A JPH05198569 A JP H05198569A
Authority
JP
Japan
Prior art keywords
oxide
region
channel stop
opening
oxidation barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4168673A
Other languages
English (en)
Inventor
Robert L Hodges
エル． ホッジス ロバート
Fu-Tai Liou
リョウ フ−タイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH05198569A publication Critical patent/JPH05198569A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 基板内の活性領域内へチャンネルストップ注
入物を拡散させることなく、フィールド酸化膜領域を製
造する方法を提供する。 【構成】 基板３２表面上に酸化物絶縁層３０を形成
し、集積回路上に多結晶Ｓｉ層３４及び窒化Ｓｉ層３６
を付着形成する。フォトレジストをマスクとして非等方
性エッチングにより開口３８を形成し、基板３２の一部
を露出させる。次いで集積回路上及び開口３８内に延在
させて酸化物絶縁層を付着形成後、不純物イオン注入し
てチャンネルストップ領域４２を形成する。その結果チ
ャンネルストップ領域の幅は減少させられ、該領域４２
が開口３８の端部から離れている距離は酸化物絶縁層の
厚さに影響される。フィールド酸化膜領域を形成中に、
チャンネルストップ領域４２はフィールド酸化膜に隣接
する基板３２内の活性領域内に拡散することはない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体集積回路
に関するものであって、更に詳細には、フィールド酸化
物の酸化プロセスにおいて使用するチャンネルストップ
領域の注入技術に関するものである。
【０００２】
【従来の技術】半導体集積回路を製造する場合、該回路
上の種々の構成体の一体性乃至は完全性は非常に重要な
ことである。回路の誤った部分内に不所望の不純物を導
入させると、回路の機能に悪影響を与える場合がある。
【０００３】半導体集積回路に関して一般的に見出ださ
れる一つのタイプの構成体はトランジスタである。電界
効果トランジスタはＮチャンネル型又はＰチャンネル型
の何れかとすることが可能であり、且つ両方のタイプの
トランジスタを一つの集積回路上に形成することが可能
である。フィールド酸化物領域は、トランジスタを分離
するために形成される。このプロセスにおいて、二酸化
シリコンの領域を基板上に選択的に成長させ、ドーパン
トウエルの間に分離領域を形成する。当該技術において
公知の如く、トランジスタは、フィールド酸化物を有す
ることのない領域内に画定される。これらの領域は活性
領域として知られている。
【０００４】フィールド酸化物を成長させるプロセスで
は、活性領域を酸化から保護する絶縁層の付着形成及び
パターン形成を有している。１技術においては、基板上
に酸化物層を成長し、次いで該装置上に多結晶シリコン
層を付着形成する。次いで、該多結晶シリコン層上に窒
化シリコン層を付着形成する。ホトレジストマスクを使
用して、非等方的エッチングを行なって、該絶縁層を貫
通して開口を形成し基板の一部を露出させる。
【０００５】基板の露出された部分をチャンネルストッ
プ領域で注入する。このチャンネルストップ領域の目的
は、寄生のバイポーラトランジスタがターンオンするこ
とにより発生されるラッチアップを防止するためであ
る。チャンネルストップ領域の注入に続いて、基板の露
出部分上にフィールド酸化物を成長させる。
【０００６】当該技術分野において公知の如く、基板の
酸化は高温度を使用して行なわれる。この高温度は、チ
ャンネルストップ用の注入物を基板内において横方向及
び縦方向の両方の方向に拡散させる。チャンネルストッ
プ用注入物が活性領域内に侵入すると、トランジスタ又
は集積回路を欠陥性のものとする場合がある。当業者に
より理解される如く、この様な欠陥は、エッジ効果の結
果であり、それはスレッシュホールド電圧におけるシフ
トを発生させる場合がある。
【０００７】集積回路におけるフィールド酸化物を形成
する期間中にチャンネルストップ領域の拡散を減少させ
る方法を提供することが所望されている。
【０００８】
【発明が解決しようとする課題】従って、本発明の目的
とするところは、基板内の活性領域内へチャンネルスト
ップ注入物を拡散させることなしにフィールド酸化物領
域を製造する方法を提供することである。本発明の別の
目的とするところは、スタンダードの処理の流れと適合
性を有しており且つ典型的な集積回路の製造に加えるべ
き複雑性を最小としたこの様な方法及び構成体を提供す
ることである。
【０００９】
【課題を解決するための手段】本発明によれば、フィー
ルド酸化物の製造方法が、フィールド酸化物領域を画定
するために窒化物層を貫通する開口を形成することを包
含している。酸化物からなる適合層を、チャンネルスト
ップ注入を行なう前に、装置上に付着形成する。この酸
化物層の厚さ及び適合性は、フィールド酸化物領域のエ
ッジ即ち端部からチャンネルストップ注入物が存在する
距離に影響を与える。フィールド酸化物の形成期間中、
チャンネルストップ注入物が基板内の活性領域内へ拡散
することはない。
【００１０】
【実施例】以下に説明する処理ステップ及び構成体は、
集積回路を製造する完全な処理の流れを構成するもので
はない。本発明は、当該技術分野において現在使用され
ている集積回路製造技術と関連して実施することが可能
なものであり、従って本発明の重要な特徴を理解するの
に必要と思われる処理ステップについて特に説明を行な
う。更に、本発明方法の各段階における集積回路の一部
の構造を示した概略断面図は縮尺通りに描いておらず、
本発明の重要な特徴をよりよく示すために適宜拡縮して
ある。
【００１１】図１を参照すると、基板１０内及び上に集
積回路を形成する。基板１０の表面上に薄い絶縁層１２
を付着形成又は成長させる。この絶縁層１２は、典型的
に、酸化物から形成されている。多結晶シリコンからな
る適合層１４を集積回路上に付着形成し、次いで絶縁層
１６を付着形成する。絶縁層１６もその下側に存在する
構成体に対して適合性を有するものであり、典型的には
窒化シリコンから構成される。
【００１２】マスクとしてホトレジスト層（不図示）を
使用し、種々の層を貫通して非等方的にエッチングする
ことにより開口１８を形成し、基板１０の一部を露出さ
せる。次いで、基板１０の露出部分内にドーパントをイ
オン注入し、チャンネルストップ領域２０を形成する。
絶縁層１６及びその下側に存在する層は、該ドーパント
の注入に対するマスクとして作用する。
【００１３】図２は、二酸化シリコン層２２を成長させ
るために、酸化ステップを実施した後の集積回路を示し
ている。この二酸化シリコン層２２は、当該技術分野に
おいて、フィールド酸化膜乃至は酸化物として知られて
いるものである。図２に示した如く、チャンネルストッ
プ領域２０は、酸化物領域２２の成長の前方に基板１０
内へ更に深く拡散している。チャンネルストップ領域２
０の拡散は、基板１０の酸化期間中において使用される
高温により発生されるものである。チャンネルストップ
領域２０の基板１０内への拡散は、フィールド酸化膜２
２を超えてトランジスタが形成される区域内へ侵入する
こととなる。
【００１４】図３を参照すると、フィールド酸化物領域
を形成する本方法の好適実施例が示されている。半導体
基板３２上に絶縁層３０を付着形成又は成長させる。多
結晶シリコン層３４及び窒化物層３６を集積回路上に付
着形成させる。ホトレジストマスクを使用して、非等方
性エッチングを行ない且つ開口３８を形成して基板３２
の一部を露出させる。次いで、集積回路上及び開口３８
内に延在させて絶縁層４０を付着形成する。この絶縁層
４０は酸化物から形成する。
【００１５】図４に示した如く、チャンネルストップ領
域４２の注入は、集積回路の表面上の絶縁層４０を使用
して実施することが可能である。この結果、得られるチ
ャンネルストップ領域４２の幅が減少されることとな
る。チャンネルストップ注入物４２が開口３８の端部か
ら位置されている距離は、適合性絶縁層４０の厚さによ
り制御される。
【００１６】図５は、チャンネルストップ領域４２の幅
を減少させるための別のアプローチを示している。即
ち、チャンネルストップ領域４２を注入する前に、非等
方性エッチングを絶縁層４０上で実施する。この結果、
開口３８の垂直側壁に沿って側壁スペーサ４４が形成さ
れる。チャンネルストップ領域４２の注入期間中、側壁
スペーサ４４は形成されるチャンネルストップ領域４２
の幅を減少させる。チャンネルストップ領域４２が開口
３８の端部から位置されている距離は、側壁スペーサ４
４の厚さにより制御される。このアプローチの一つの利
点は、チャンネルストップ領域４２が絶縁層４０を介し
て注入されるものではないので、チャンネルストップ領
域４２を注入するために使用する注入エネルギを低いも
のとすることが可能であるということである。
【００１７】図６を参照すると、絶縁層４０を除去する
ために化学的等方性エッチングを実施する。図５の別法
のエッチバック技術を使用する場合には、このエッチン
グは側壁スペーサ４４を除去する。この時点で、フィー
ルド酸化膜を形成するために集積回路について酸化を行
なう準備がなされる。
【００１８】図７は、基板３２上にフィールド酸化物領
域４６を成長させた後の集積回路を示している。図７に
示した如く、チャンネルストップ領域４２はフィールド
酸化膜４６に隣接する基板３２の領域内に拡散されてい
ることはない。この集積回路は、この時点において、当
該技術分野において公知の技術を使用してさらなる処理
を行なうための準備がなされている。
【００１９】上述した本発明技術は、チャンネルストッ
プ領域がトランジスタなどを形成するために使用される
領域内に拡散することを防止している。このことは、フ
ィールド酸化膜に隣接したチャンネル領域に沿って発生
するエッジ効果を最小としている。装置の幾何学的形状
が小さくなるに従い、この様なエッジ効果はますます問
題となり、且つ上述した如くこの様なエッジ効果を最小
とさせることは、集積回路装置の動作性能を劇的に改善
することを可能としている。
【００２０】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 従来技術に基づく集積回路におけるフィール
ド酸化膜を製造する方法の１段階における状態を示した
概略断面図。
【図２】 従来技術に基づく集積回路におけるフィール
ド酸化膜を製造する方法の１段階における状態を示した
概略断面図。
【図３】 本発明に基づいて集積回路用のフィールド酸
化膜を製造する方法の１段階における状態を示した概略
断面図。
【図４】 本発明に基づいて集積回路用のフィールド酸
化膜を製造する方法の１段階における状態を示した概略
断面図。
【図５】 本発明に基づいて集積回路用のフィールド酸
化膜を製造する方法の１段階における状態を示した概略
断面図。
【図６】 本発明に基づいて集積回路用のフィールド酸
化膜を製造する方法の１段階における状態を示した概略
断面図。
【図７】 本発明に基づいて集積回路用のフィールド酸
化膜を製造する方法の１段階における状態を示した概略
断面図。
【符号の説明】
３０ 絶縁層 ３２ 半導体基板 ３４ 多結晶シリコン層 ３６ 窒化物層 ３８ 開口 ４０ 絶縁層 ４２ チャンネルストップ領域 ４４ 側壁スペーサ ４６ フィールド酸化物領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フ−タイ リョウ アメリカ合衆国， テキサス 75010， カーロルトン， ランスダウン ドライブ 2027

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 集積回路用の分離領域において、半導体
    基板が設けられており、フィールド酸化物領域が設けら
    れており、前記フィールド酸化物領域を超えて延在する
    ことのないチャンネルストップ領域が設けられているこ
    とを特徴とする分離領域。
  2. 【請求項２】 請求項１において、前記チャンネルスト
    ップ領域の形状が前記フィールド酸化物領域を形成する
    期間中の拡散の結果であることを特徴とする分離領域。
  3. 【請求項３】 分離領域を製造する方法において、半導
    体基板上に酸化バリアを形成し、前記酸化バリアをパタ
    ーン形成すると共にエッチングして酸化物を成長させる
    箇所に開口を画定し、前記酸化バリア上で前記開口内に
    延在させて酸化物からなる適合層を付着形成し、前記半
    導体基板内にチャンネルストップ領域を注入し、前記酸
    化物からなる適合層を除去し、前記酸化バリア開口内に
    フィールド酸化物領域を酸化させる、上記各ステップを
    有することを特徴とする方法。
  4. 【請求項４】 請求項３において、前記酸化バリアが窒
    化シリコンから形成されることを特徴とする方法。
  5. 【請求項５】 請求項３において、前記酸化バリアが、
    酸化物と、多結晶シリコンと、窒化シリコンとを有する
    多層であることを特徴とする方法。
  6. 【請求項６】 請求項３において、前記開口が前記酸化
    バリアを非等方的にエッチングすることにより形成する
    ことを特徴とする方法。
  7. 【請求項７】 請求項３において、前記酸化物からなる
    適合層が、側壁スペーサを形成するために、前記チャン
    ネルストップ領域の注入前に、非等方的にエッチングす
    ることを特徴とする方法。
  8. 【請求項８】 請求項３において、前記酸化物からなる
    適合層を、前記チャンネルストップ領域の注入期間中に
    マスクとして使用することを特徴とする方法。
  9. 【請求項９】 請求項３において、前記酸化物からなる
    適合層が実質的にドープしていないシリコン酸化物を有
    することを特徴とする方法。
  10. 【請求項１０】 分離領域を製造する方法において、半
    導体基板上に酸化バリアをパターン形成すると共にエッ
    チングして酸化物を成長させるべき箇所に開口を画定
    し、前記酸化バリア上及び前記開口内に延在させて酸化
    物からなる適合層を付着形成し、前記酸化物からなる適
    合層を非等方的にエッチングして前記開口の垂直側壁側
    部に沿って側壁スペーサを形成し、前記半導体基板内に
    チャンネルストップ領域を注入し、前記酸化物からなる
    側壁スペーサを除去し、前記酸化バリア開口内にフィー
    ルド酸化物領域を酸化させる、上記各ステップを有する
    ことを特徴とする方法。
  11. 【請求項１１】 請求項１０において、前記酸化バリア
    が窒化シリコンから形成することを特徴とする方法。
  12. 【請求項１２】 請求項１０において、前記酸化バリア
    が、酸化物と、多結晶シリコンと、窒化シリコンとを有
    する多層体であることを特徴とする方法。
  13. 【請求項１３】 請求項１０において、前記開口を前記
    酸化バリアを非等方的にエッチングすることにより形成
    することを特徴とする方法。
  14. 【請求項１４】 請求項１０において、前記側壁スペー
    サを、前記半導体基板の露出部分内へチャンネルストッ
    プ領域を注入する期間中にマスクとして使用することを
    特徴とする方法。
  15. 【請求項１５】 請求項１０において、前記側壁スペー
    サが実質的にドープしていないシリコン酸化物を有する
    ことを特徴とする方法。
JP4168673A 1991-06-28 1992-06-26 フィールド酸化物領域の製造方法 Pending JPH05198569A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72285991A 1991-06-28 1991-06-28
US722859 1991-06-28

Publications (1)

Publication Number Publication Date
JPH05198569A true JPH05198569A (ja) 1993-08-06

Family

ID=24903704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4168673A Pending JPH05198569A (ja) 1991-06-28 1992-06-26 フィールド酸化物領域の製造方法

Country Status (3)

Country Link
US (1) US5286672A (ja)
EP (1) EP0520703A1 (ja)
JP (1) JPH05198569A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0638927A1 (en) * 1993-08-13 1995-02-15 AT&T Corp. Method for manufacturing a field oxide region
DE4336869C2 (de) * 1993-10-28 2003-05-28 Gold Star Electronics Verfahren zum Herstellen eines MOS-Transistors
JPH07297275A (ja) * 1994-04-20 1995-11-10 Nec Corp 半導体装置の製造方法
US5506169A (en) * 1994-10-20 1996-04-09 Texas Instruments Incorporated Method for reducing lateral dopant diffusion
KR0170285B1 (ko) * 1995-05-12 1999-03-30 김광호 반도체 장치의 소자 분리 방법
US5899726A (en) * 1995-12-08 1999-05-04 Advanced Micro Devices, Inc. Method of forming oxide isolation in a semiconductor device
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit
US5614434A (en) * 1996-01-29 1997-03-25 United Microelectronics Corp. Method for minimizing the encroachment effect of field isolation structure
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
US5686348A (en) * 1996-08-19 1997-11-11 United Microelectronics Corp. Process for forming field isolation structure with minimized encroachment effect
KR100449318B1 (ko) * 2001-12-20 2004-09-18 동부전자 주식회사 반도체 장치의 소자 분리막 형성방법
US20120276707A1 (en) * 2011-04-28 2012-11-01 Nanya Technology Corporation Method for forming trench isolation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5840839A (ja) * 1981-09-04 1983-03-09 Toshiba Corp 半導体装置の製造方法
JPS614240A (ja) * 1984-06-18 1986-01-10 Toshiba Corp 半導体装置の製造方法
US4675982A (en) * 1985-10-31 1987-06-30 International Business Machines Corporation Method of making self-aligned recessed oxide isolation regions
KR880008448A (ko) * 1986-12-17 1988-08-31 강진구 측면 격리 소자 분리방법
JPS63280437A (ja) * 1987-05-12 1988-11-17 Sony Corp 半導体装置の素子分離領域の形成方法
US4829019A (en) * 1987-05-12 1989-05-09 Texas Instruments Incorporated Method for increasing source/drain to channel stop breakdown and decrease P+/N+ encroachment
FR2638285B1 (fr) * 1988-10-25 1992-06-19 Commissariat Energie Atomique Circuit integre a haute densite d'integration tel que memoire eprom et procede d'obtention correspondant
EP0405850A3 (en) * 1989-06-30 1991-03-13 AT&T Corp. Dielectric formation process and devices produced thereby
IT1236601B (it) * 1989-12-22 1993-03-18 Sgs Thomson Microelectronics Dispositivo a semiconduttore integrato di tipo eprom con connessioni metalliche di source e procedimento per la sua fabbricazione.
JP2893894B2 (ja) * 1990-08-15 1999-05-24 日本電気株式会社 不揮発性メモリ及びその製造方法

Also Published As

Publication number Publication date
US5286672A (en) 1994-02-15
EP0520703A1 (en) 1992-12-30

Similar Documents

Publication Publication Date Title
EP0880169B1 (en) Method of fabricating a field-effect transistor utilizing an SOI substrate
US6232649B1 (en) Bipolar silicon-on-insulator structure and process
US6436752B1 (en) Disposable spacer and method of forming and using same
KR100507856B1 (ko) Ｍｏｓ트랜지스터 제조방법
JPH05198569A (ja) フィールド酸化物領域の製造方法
US5904535A (en) Method of fabricating a bipolar integrated structure
EP0698285B1 (en) Masking method used in salicide process
JP2003017693A (ja) 半導体素子のトランジスタ及びその製造方法
JP3408437B2 (ja) 半導体装置の製造方法
JPH07153829A (ja) 分離構成体及びその製造方法
JPH11145273A (ja) 半導体装置の製造方法
KR930000197B1 (ko) 필드산화막 형성방법
JPH07130834A (ja) 半導体装置およびその製造方法
JP3060948B2 (ja) 半導体装置の製造方法
KR100319633B1 (ko) 모스 트랜지스터 제조방법
JPH09181313A (ja) Ｍｏｓｆｅｔの製造方法
JPH11163163A (ja) 半導体装置の製造方法
JPH07297275A (ja) 半導体装置の製造方法
JPH05218013A (ja) Ｃｍｏｓ装置用サブミクロン分離方法
JP2956635B2 (ja) 半導体装置およびその製造方法
KR100370154B1 (ko) 반도체 소자의 제조 방법
JP2783200B2 (ja) 半導体装置の製造方法
JPH1092922A (ja) 半導体装置の製造方法及び半導体装置
JPH025434A (ja) 電界効果トランジスタの製造方法
KR0167231B1 (ko) 반도체장치의 격리방법