JPS5840839A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5840839A
JPS5840839A JP13934781A JP13934781A JPS5840839A JP S5840839 A JPS5840839 A JP S5840839A JP 13934781 A JP13934781 A JP 13934781A JP 13934781 A JP13934781 A JP 13934781A JP S5840839 A JPS5840839 A JP S5840839A
Authority
JP
Japan
Prior art keywords
pattern
substrate
film
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13934781A
Other languages
English (en)
Inventor
Yuji Takeshita
竹下　祐二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP13934781A priority Critical patent/JPS5840839A/ja
Publication of JPS5840839A publication Critical patent/JPS5840839A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特に選択酸化法
の改良に係る。
選択酸化法は半導体装置を製造する際に素子領域を形成
する方法としてひろく用いられている。例えばＭＯ８型
半導体装置の製造に用いられる従来の選択酸化法の１例
を睨明すれは次の通りである。
（ｉ）　　まず、ｐ型シリコン基板１の表面を熱酸化し
てシリコン酸化膜２を形成し、続いてその上にＣＶＤ法
によりシリコン窒化膜３全形成した後、更にその上に素
子領域予定部上を榎うレゾストパターン４を形成する。
（第１図（、）図示）。
（１１）　　次に、レジスト／４’ターン４をマスクト
シてシリコン窒化膜３をエツチングすることにより素子
領域予定部上を機うシリコン窒化膜パターン３を形成す
る。絖いて、レゾストパターン４をブロッキングマスク
としてポロン等のチャンネルストッパ用ｐ′ｍ不純物を
フィールド領域にイオン注入する（同図（ｂ）図示）。
（ｉｉｉ）　　次に、レゾストパターン４を除去した後
、シリコン窒化膜３を耐酸化性マスクとしてウェット酸
化を行なうことによシフイールド領域に膜厚１μ程度の
厚いフィールド酸化膜５を形成し、該フィールド酸化膜
５によシ分離された素子領域を形成する。このときの熱
処理により、先にフィールド領域にイオン注入されたｐ
型不純物が活性化されてｐ＋型のチャンネルスト、・ソ
領域６が形成される（同図（ｃ）図示）。
ところで、フィールド酸化膜５の形成には前記のように
水蒸気雰囲気下でのウェット酸化が用いられるが、これ
はドライ酸化等では酸化速度が遅すき゛るために厚いフ
ィールド酸化膜５を形成するための酸化法としては実用
的でないからである。ところが、このウェット酸化法を
用いることから、上記従来の選択酸化法では次のような
問題が生じている。即ち、ウェット酸化法中に水蒸気と
シリコン窒化膜パターン３が下記の反応を起し、シリコ
ン窒化膜パターン３表面にシリコン酸化膜が形成される
と共にアンモニアが発生する。
５１３Ｎ４　＋　６　Ｈ２０→３　Ｓ　ｉｏ２＋　４　
ＮＨ３こうして発生したアンモニアガスは、第２図に示
すようにウェット酸化工程中にシリコン酸化膜２中全拡
散してｐ型シリコン基板１表向に達し、ここでシリコン
基板１と反応して図中Ｘ印を付して示す素子領域表面に
窒化シリコン（Ｓｉ３Ｎ４）やシリコンオキシナイトラ
イド（ＳｉＯ，ｈＴｙ）が形成される。この典型的なも
のはホワイトリボンと呼ばれるもので、その後の素子形
成に悪影譬を及ばずことになる。
本発明は上述の事情に鑑みてなされたもので、素子領域
表面に窒化シリコンやシリコンオキシナイトライドが形
成されるものを防止することができる半導体装置の製造
方法を提供するものである。
ｙｌｊち、本発明はｌ導電域のシリコン基板上に順次シ
リコン酸化膜、多結晶シリコン層およびシリコン窒化膜
を夫々形成する工程と、写真蝕刻法によシ前記シリコン
窒化膜および多結晶シリコン層を１１次エツチングして
素子領域予定部上を嶺う多結晶シリコン層およびシリコ
ン窒化膜の積層パターンを形成する工程と、該積層パタ
ーンを耐酸化性マスクとして前記１導電型のシリコン基
板をウェット酸化することによりフィールド領域に厚い
酸化膜を形成する工程とを具備したことを特徴とする半
導体装置の製造方法である。
以下第３図（ａ）〜（Ｃ）を参照して本発明の１実施例
を説明する。
（１）　　まず、ｐ型シリコン基板１１表面を熱酸化す
ることによｐ膜厚５００〜１００ＯＸのシリコン酸化膜
１２を形成した後、ＣＶＤ法によｐその上に膜厚５００
Ｘ−１θＯＯＸの多結晶シリコン層１３を形成する。続
いて、再びＣＶＤ法によシ全面にシリコン窒化膜１４を
堆積した後、更にその上に素子領域予定部上を覆うレノ
ストパターン１５を形成する（第２図（、）図示）。
５− （１１）　　次に、レジストパターン１５をマスクとし
てシリコン窒化膜１４および多結晶シリコン鳩を順次エ
ツチングすることによシ、素子領域予定部上を被う多結
晶シリコン層およびシリコン窒化膜の積層パターン１６
を形成する。続いて、レジストパターン１５をブロッキ
ングマスクとしてフィールド領域にボロン等のｐ型不純
物をイオン注入し、フィールド領域の反転防止処理を行
なう（同図（ｂ）図示）。
０ＩＩ）　　次に、レジストパターン１５を除去した後
、積層膜ノ４ターン１６を耐酸化性マスクとしてｐ型シ
リコン基板１１のウェット酸化を行なうことにより、フ
ィールド領域に膜厚１μ程度の厚いフィールド酸化膜１
７を形成し、該フィールド酸化膜１７で分離された素子
領域を形成する。このウェッ）ｍ化時の熱処理によシ先
にイオン注入されたｐ型不純物が活性化されて、フィー
ルド酸化腰下にｐ型のチャンネルストクツｊ領域１８が
形成される（同図（、）図示）。
ＯＶｌ　　以下常法に従って素子領域にＭＯＳ　）ラン
６− ノスタを形成し、配線等を形成してＭＯ８型半導体装置
を製造する。
上記実施例の製造方法によｎば、素子領域を形成するた
めのウェット酸化工程においてアンモニアが発生したと
しても、このアンモニアガスは多結晶シリコン層１３に
ブロックされ、また第４図に示すように多結晶シリコン
層１３の表面で窒化シリコンやシリコンオキシナイトラ
イド（図中Ｘ印で示す）が形成さｎることにより消費さ
れる。従って、素子領域表面にまでアンモニアが到達す
ることはなくなるから、素子領域表面にホワイ）　リ＆
ン等の窒化物が形成されるのを防止して素子特性の優れ
た半導体装置を製造することができる〇 なお、本発明はｐ型シリコン基板のみならずｎ型シリコ
ン基板を用いた場合にも同様に実施することができる。
以上詳述したように、本発明によれば素子領域表面にシ
リコン窒化物やシリコンオキシナイトライドが形成され
るのを防止することができる半導体装置の製造方法を提
供できるものである。
【図面の簡単な説明】
第１図（、）〜（、）は半導体装置の製造方法における
従来の選択酸化工程を示す断面図、第２図は従来の選択
酸化法におけるウェット酸化の途中状態を示す断面図、
第３図（、）〜（、）は本発明の１実施例における選択
酸化工程を示す断面図であり、第４図はそのウェット酸
化の途中状態を示す断面図である。 １１・・・ｐＷシリコン基板、１２・・・シリコン酸化
膜、１３・・・多結晶シリコン層、１４・・・シリコン
窒（ｔ［，１５・・・し・ソストノｆターン、１６・・
・積層パターン、１７・・・フィールド酸化膜、１８・
・・チャンネルストツノ９領域。 出願人代理人　　弁理士　鈴　江　武　意図 ０　　　　　　　　　ヘ ＋＋＋ｒｎＮｒ　　　（’Ｊ　” 区 ＼ｊ 味 手続補正書動式） ％式％ １、事件の表示 特願昭５６−１３９３４７号 ２、発明の名称 半導体装置の製造方法 ３、補ＩＥをする者 事件との関係　　　特許出願人 （３０７）東京芝浦電気株式会社 ４、代理人 昭和５７年１月２６日 ６、補正の対象 図面 ７、補正の内容 第３図を別紙に朱書した通り訂正します。

Claims (2)

    【特許請求の範囲】
  1. （１）１導寛型のシリコン基板上に順次シリコン酸化膜
    、多結晶シリコン層およびシリコン窒化膜含夫々形成す
    る工程と、写真蝕刻法により前記シリコン窒化膜および
    多結晶シリコン層をｊａｍエツチングして素子領域予定
    部上を扱う多結晶シリコン層およびシリコン窒化膜の積
    層パターンを形成する工程と、咳積層パターンを耐酸化
    性マスクとして前記ｌ導電型のシリコン基板をウェット
    酸化することによシフイールド領域に厚い酸化膜を形成
    する工程とｔＡｍしたことを特徴とする半導体装置の製
    造方法。
  2. （２）光子領域予定部上を榎う多結晶シリコン層および
    シリコン窒化膜の積層パターンを形成する工程の後、フ
    ィールド領域に基板と同導電型の不純物をイオン注入す
    る工程を具備したことを特徴とする特許請求の範囲第（
    １１項記載の半導体装置の製造方法。
JP13934781A 1981-09-04 1981-09-04 半導体装置の製造方法 Pending JPS5840839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13934781A JPS5840839A (ja) 1981-09-04 1981-09-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13934781A JPS5840839A (ja) 1981-09-04 1981-09-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5840839A true JPS5840839A (ja) 1983-03-09

Family

ID=15243206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13934781A Pending JPS5840839A (ja) 1981-09-04 1981-09-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5840839A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115538A (ja) * 1982-12-20 1984-07-04 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 集積回路の製造方法
JPS60201644A (ja) * 1984-03-27 1985-10-12 Seiko Epson Corp 半導体装置の製造方法
US4814290A (en) * 1987-10-30 1989-03-21 International Business Machines Corporation Method for providing increased dopant concentration in selected regions of semiconductor devices
US4847213A (en) * 1988-09-12 1989-07-11 Motorola, Inc. Process for providing isolation between CMOS devices
US5149669A (en) * 1987-03-06 1992-09-22 Seiko Instruments Inc. Method of forming an isolation region in a semiconductor device
US5286672A (en) * 1991-06-28 1994-02-15 Sgs-Thomson Microelectronics, Inc. Method for forming field oxide regions
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54137982A (en) * 1978-04-19 1979-10-26 Hitachi Ltd Semiconductor device and its manufacture
JPS5670644A (en) * 1979-11-14 1981-06-12 Toshiba Corp Manufacture of semiconductor integrated circuit
JPS56104468A (en) * 1980-01-23 1981-08-20 Oki Electric Ind Co Ltd Manufacture of mos semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54137982A (en) * 1978-04-19 1979-10-26 Hitachi Ltd Semiconductor device and its manufacture
JPS5670644A (en) * 1979-11-14 1981-06-12 Toshiba Corp Manufacture of semiconductor integrated circuit
JPS56104468A (en) * 1980-01-23 1981-08-20 Oki Electric Ind Co Ltd Manufacture of mos semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115538A (ja) * 1982-12-20 1984-07-04 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン 集積回路の製造方法
JPS6323656B2 (ja) * 1982-12-20 1988-05-17 Intaanashonaru Bijinesu Mashiinzu Corp
JPS60201644A (ja) * 1984-03-27 1985-10-12 Seiko Epson Corp 半導体装置の製造方法
US5149669A (en) * 1987-03-06 1992-09-22 Seiko Instruments Inc. Method of forming an isolation region in a semiconductor device
US4814290A (en) * 1987-10-30 1989-03-21 International Business Machines Corporation Method for providing increased dopant concentration in selected regions of semiconductor devices
US4847213A (en) * 1988-09-12 1989-07-11 Motorola, Inc. Process for providing isolation between CMOS devices
US5286672A (en) * 1991-06-28 1994-02-15 Sgs-Thomson Microelectronics, Inc. Method for forming field oxide regions
US5972776A (en) * 1995-12-22 1999-10-26 Stmicroelectronics, Inc. Method of forming a planar isolation structure in an integrated circuit
US5834360A (en) * 1996-07-31 1998-11-10 Stmicroelectronics, Inc. Method of forming an improved planar isolation structure in an integrated circuit
US6046483A (en) * 1996-07-31 2000-04-04 Stmicroelectronics, Inc. Planar isolation structure in an integrated circuit

Similar Documents

Publication Publication Date Title
US7776761B2 (en) Method of fabricating semiconductor device having multiple gate insulating layer
US5236862A (en) Method of forming oxide isolation
JPH03132034A (ja) 半導体デバイスの製造方法
US5369052A (en) Method of forming dual field oxide isolation
JPH06268055A (ja) 凹部酸化絶縁を形成する方法
JP2802600B2 (ja) 半導体装置の製造方法
JPS5840839A (ja) 半導体装置の製造方法
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
JPH0648716B2 (ja) 集積回路装置の製法
US5422300A (en) Method for forming electrical isolation in an integrated circuit
JPS5922344A (ja) 半導体装置の製造方法
US5977608A (en) Modified poly-buffered isolation
JPH0555361A (ja) 半導体装置及びその製造方法
JP2707536B2 (ja) 半導体装置の製造方法
JPH04267336A (ja) 半導体装置の製造方法
JPH01110762A (ja) 半導体装置の製造方法
JPS6390150A (ja) 半導体装置の製造方法
JP2685448B2 (ja) 半導体装置の製造方法
JPS6339103B2 (ja)
JPH0117256B2 (ja)
JPS5854650A (ja) 絶縁層分離構造を有する半導体装置の製造方法
JPS6145867B2 (ja)
JPH08172086A (ja) 選択酸化法を用いた半導体装置の製造方法
JPH0536676A (ja) 半導体装置の製造方法
JPS582047A (ja) 半導体装置の製造方法