JPH06268055A - 凹部酸化絶縁を形成する方法 - Google Patents

凹部酸化絶縁を形成する方法

Info

Publication number
JPH06268055A
JPH06268055A JP5123141A JP12314193A JPH06268055A JP H06268055 A JPH06268055 A JP H06268055A JP 5123141 A JP5123141 A JP 5123141A JP 12314193 A JP12314193 A JP 12314193A JP H06268055 A JPH06268055 A JP H06268055A
Authority
JP
Japan
Prior art keywords
layer
substrate
trench
oxidation resistant
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5123141A
Other languages
English (en)
Inventor
Kent J Cooper
ケント・ジェイ・クーパー
Scott S Roth
スコット・エス・ロス
Wayne J Ray
ウェイン・ジェイ・レイ
Howard C Kirsch
ハワード・シー・カーシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH06268055A publication Critical patent/JPH06268055A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 リソグラフ・システムによってあらかじめ定
められた寸法よりも大きくならずに、この寸法と同じ寸
法の絶縁酸化物を形成するために一つのマスクしか必要
としない方法を提供する。 【構成】 バッファ層１４が基板１２上に形成される。
酸化抵抗層１６がこのバッファ層１４上に形成される。
酸化抵抗層１６はエッチングされ、使い捨て可能な側壁
スペーサ３０が酸化抵抗層の側壁２８に隣接して形成さ
れ、トレンチ領域３６が定められる。トレンチ領域３６
はエッチングされ、トレンチを形成する。使い捨て可能
な側壁スペーサ３０は除去され、酸化可能な材料のコン
フォーマル層がトレンチ側壁４０およびトレンチ底面３
８上に被着される。次にコンフォーマル層４８が酸化さ
れ、基板１２の絶縁領域２６に絶縁を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に半導体装置に関
し、さらに詳しくは、半導体集積回路内に絶縁構造を形
成する方法に関する。
【０００２】
【従来の技術】半導体業界では、装置の小型化および装
置の高密度化により装置の性能を向上する努力が続けら
れている。あるチップ・サイズに対して、装置の高密度
化は、能動素子を離間している横の距離を短縮すること
によって実現することができ、この距離の短縮は絶縁幅
を短縮することによって行なうことができる。隣接能動
素子間の必要な絶縁を維持しながら絶縁幅を低減すると
いう必要性から、いくつかの絶縁分離方式が開発されて
いる。
【０００３】絶縁分離の一つの方式として、凹部酸化絶
縁（Recessed Oxide Isolation: ＲＯＩ）がある。この
方法では、シリコン基板上のマスクがパターニングさ
れ、基板は絶縁分離を形成する領域で露出される。次
に、露出されたシリコン領域はエッチングされ、基板内
にトレンチを形成する。トレンチ形成中に、シリコン基
板の露出されていない部分は上層のマスクによって保護
される。次に、このトレンチ領域は熱酸化され、凹部酸
化絶縁領域を形成する。従って、この方法では、マスク
は、トレンチ形成中にはエッチ・バリアとして、またト
レンチ酸化中には酸化バリアとしての機能を兼ねる。二
酸化シリコンおよび窒化シリコンの複合マスクは、この
二重の目的のために広く採用されている。しかし、この
方法の問題点は、窒化シリコン・マスクのエッジ下のシ
リコン領域も横方向の酸化によって酸化されることであ
る。フィールド酸化侵食(field oxide encroachment)と
して知られるこの現象により、絶縁領域の最終的な幅が
必要以上に大きくなる。従って、フィールド酸化侵食の
ため、ＲＯＩ方法によって達成される集積密度の増加は
限られたものになる。
【０００４】
【発明が解決しようとする課題】フィールド酸化侵食を
阻止する必要性により、例えばR. Fang による米国特許
第４，３９８，９９２号 において説明されているよう
に、横方向の酸化を阻止あるいは遅らせるために、トレ
ンチおよびパターニングされた複合マスク両方の側壁を
封止する複雑な処理方法が開発されている。これらの方
法では、窒化シリコンまたは二酸化シリコンの膜が、側
壁酸化封止を形成するために広く用いられる。しかし、
トレンチ酸化中にこれらの封止方法によって発生する追
加応力により、シリコン基板内に結晶不良が発生し、装
置の性能および信頼性の両方を損なっている。さらに、
これらの複雑な処理方法は制御するのが困難で、横方向
の酸化を低減しないことが多い。従って、横方向の酸化
を効果的かつ再現可能に低減し、基板不良の発生を防ぐ
ために、トレンチ酸化中に応力除去(stress relief)行
なうＲＯＩ方法が必要とされている。
【０００５】
【課題を解決するために手段】従来のＲＯＩ方法の前述
の問題点は、本発明によって克服される。本発明の一つ
の実施例では、絶縁は半導体基板を設けることによって
形成される。バッファ層が、この基板の上に形成され
る。酸化抵抗層(oxidation resistance layer)は、この
バッファ層の上に形成される。この酸化抵抗層はエッチ
ングされ、基板の絶縁領域を定め、かつ、基板上の酸化
抵抗層の一部を残す。使い捨て(disposable)側壁スペー
サが酸化抵抗層の横に隣接して形成され、トレンチ領域
が定められる。このトレンチ領域はエッチングされ、ト
レンチを形成する。使い捨て側壁スペーサは除去され
る。酸化可能材料のコンフォーマル層(conformal) は、
酸化抵抗層，トレンチ側壁およびトレンチ底面上に被覆
される。次に、この酸化可能材料のコンフォーマル層は
酸化され、基板の絶縁領域内に絶縁を形成する。これら
および他の特徴および利点は、添付の図面と共に以下の
詳細な説明からさらに理解されよう。図面は必ずしも原
寸ではなく、具体的に図示されていない本発明の他の実
施例も可能であることに留意されたい。
【０００６】
【実施例】図１ないし図１２は、本発明の一つの実施例
のよる処理段階の断面図を示し、絶縁構造が集積回路内
で形成されている。図１において、シリコン基板１２，
バッファ層１４，窒化シリコン層１６およびマスキング
層１８からなる集積回路構造の部分１０を示す。基板１
２は熱酸化され、バッファ層１４を形成することが好ま
しく、このバッファ層１４は１０〜１００ナノメートル
の範囲の厚さを有する。あるいは、バッファ層１４は、
化学蒸着された二酸化シリコンでもよい。バッファ層１
４の形成の次に、酸化抵抗性を有する窒化物層１６がバ
ッファ層１４上に化学蒸着法によって被着される。好適
な実施例に従って、窒化物層１６は５０〜２００ナノメ
ートルの範囲の厚さで被着される。窒化シリコン層１６
の代わりに、酸素窒化物などの別の酸化抵抗材料を用い
てもよい。窒化物層１６が形成された後、マスキング層
１８が窒化物層１６上に被着される。好適な実施例に従
って、マスキング層１８は化学蒸着された二酸化シリコ
ンである。
【０００７】好適な実施例では、この処理は図２に示す
ように進み、選択的異方性エッチングにより、基板１２
上のバッファ層の部分２０，窒化物層の部分２２および
マスキング層の部分２４を残し、基板１２の絶縁領域２
６を定める。異方性エッチングは、横方向よりも縦方向
のほうが速く進行し、図２に示すように直立のバッファ
層側壁２８が形成される。
【０００８】図３において、この処理は二酸化シリコン
層の低圧化学蒸着に進み、この二酸化シリコン層は極め
てコンフォーマルであり、窒化物層２２および絶縁領域
２６上にある。コンフォーマル二酸化シリコン層が被着
された後、異方性エッチングが行なわれ、バッファ層側
壁２８に側面的に隣接し、かつ、絶縁領域２６の第１部
分３２を被覆する側壁スペーサ３０を形成し、絶縁領域
２６の第２部分３４を露出する。下の輪郭に一致するス
ペーサ材料の層を被着することによって側壁スペーサを
形成し、次に異方性エッチングを施すことは周知であ
る。
【０００９】好適な実施例において、この処理では図４
に示すように、露出された第２部分３４に対して選択的
異方性エッチングを行ない、トレンチ底面３８およびト
レンチ側壁４０を有するトレンチ領域３６を基板１２内
に形成する。この段階では、窒化物層２２に対して選択
性を有するエッチング剤で基板１２をエッチングする場
合には、マスキング層２４は任意であることに留意され
たい。さらに、トレンチ領域３６はイオン注入または拡
散工程を用いてドーピングしてもよい。
【００１０】トレンチ形成の次に、使い捨て可能な側壁
スペーサ３０が等方性エッチングによって除去され、絶
縁領域２６の第１部分３２が露出される。この同じ段階
において、バッファ層側壁２８がエッチングされ、この
エッチングは等方性であるため、窒化物層２２のエッジ
部分の下に側凹部が形成され、基板１２の部分４４が露
出される。さらに、マスキング層２４の残りの部分もこ
の段階において除去され、その結果、図５に示す構造が
得られる。側凹部４２は、１０〜１００ナノメートルの
側面大きさを有してもよい。好適な実施例に従って、湿
式酸化エッチング剤を用いて側壁スペーサ３０を除去
し、側凹部４２を形成する。使い捨て可能なスペーサ３
０およびバッファ層２０が同じエッチング剤でエッチン
グしない材料からなる場合、別々のエッチング段階を用
いて、最初に側壁スペーサ３０を除去し、次にバッファ
層側壁２８をエッチングして、側凹部４２を形成しても
よい。その結果得られる構造は、図５に示す構造と同じ
である。
【００１１】側凹部４２が形成されると、図６に示すよ
うに、酸化物薄膜４６は露出された部分４４，絶縁領域
２６の第１部分３２，トレンチ側壁４０およびトレンチ
底面３８上に形成される。好適な実施例に従って、露出
部分４４，絶縁領域２６の第１部分３２およびトレンチ
底面３８は熱酸化され、２〜１０ナノメートルの範囲の
厚さを有する酸化物薄膜４６を形成する。あるいは、酸
化物薄膜４６は化学蒸着された二酸化シリコンでもよ
い。
【００１２】図７において、この処理は多結晶シリコン
層４８の被着に進み、この多結晶シリコン４８は極めて
コンフォーマルであり、かつ、窒化物層２２，酸化物薄
膜４６上にあり、側凹部４２を実質的に封入する。多結
晶シリコン層４８は、約５０ナノメートルの厚さで化学
蒸着されることが好ましい。あるいは、酸化可能で、下
の形状に一致し、かつ、絶縁に適した材料に容易に変換
することの可能な別の材料も利用できる。
【００１３】多結晶シリコン４８が被着された後、酸化
を行ない、図８に示すように絶縁領域２６内に厚膜絶縁
酸化物５０を成長させる。この酸化処理は、窒素および
蒸気の雰囲気内で摂氏約９００〜１２００度の温度で酸
化炉内で行なうことが好ましい。好適な実施例に従っ
て、この酸化処理は多結晶シリコン層４８を完全に消費
して、この層を二酸化シリコンに変換し、それにより多
結晶シリコンの酸化コンフォーマル層５２を形成する。
【００１４】この処理は、図９に示すように酸化コンフ
ォーマル層５２の部分，窒化物層２２の部分およびバッ
ファ層２０の部分を除去することによって完了する。次
に、絶縁酸化物５０によって分離された能動領域にトラ
ンジスタを形成することができる。
【００１５】図１０において、この構造上に被着された
二酸化シリコン５４の比較的平坦な層を有する図８の構
造を示す。これは、酸化コンフォーマル層５２，窒化物
層２２およびバッファ層２０の部分を単純に除去して図
９に示す構造を得る方法に代わる代替方法である。
【００１６】二酸化シリコン層５４が形成された後、二
酸化シリコン層５４，酸化コンフォーマル層５２および
絶縁酸化物５０の部分がエッチングされる。これにより
絶縁酸化物５６が形成され、また、絶縁領域２６は図１
１に示すように窒化物層２２に対して実質的に平坦とな
る。
【００１７】この処理は、図１２に示すように窒化物層
２２およびバッファ層２０を除去することによって完了
する。この場合にも、絶縁酸化物５６によって分離され
た能動領域にトランジスタを形成することができる。
【００１８】図１３において、集積回路構造の一部５７
を示し、この集積回路５７は、シリコン基板５８，図１
のバッファ層１４と同様なバッファ層６０，図２の窒化
物層２２と同様な窒化シリコン層６２，図２のマスキン
グ層２４と同様なマスキング層６４および絶縁領域６６
からなる。この別の実施例では、図１に示すものと同様
な構造に対して異方性エッチングが施され、バッファ層
６０上のマスキング層６４および窒化物層６２を残し、
基板５８の絶縁領域６６を定める。さらに、この異方性
エッチングは横方向よりも縦方向に速く進行し、そのた
め図１３に示すように直立の窒化物層側壁６８が得られ
る。図２では同様なバッファ層１４がエッチングされ
て、基板１２上のバッファ層２０を残したが、図１３で
は図２と異なり、バッファ層６０はこの段階でエッチン
グされない。
【００１９】図１４において、この処理は二酸化シリコ
ンの低圧化学蒸着に進み、この二酸化シリコンはコンフ
ォーマルであり、かつ、窒化物層６２および絶縁領域６
６の上にある。コンフォーマルな二酸化シリコン層が被
着された後、異方性エッチングが行なわれ、窒化物側壁
６８に対して側面的に隣接する側壁スペーサ７０を形成
し、絶縁領域６６の第１部分７２を被覆し、バッファ層
の一部を露出し、このバッファ層もこの段階で異方性エ
ッチングされ、基板５８の第１部分７４を露出し、そし
て基板５８上のバッファ層７６の部分を残す。下の形状
に一致するスペーサ材料の層を被着することによって側
壁スペーサを形成し、次に異方性エッチングを施すこと
はああ周知である。側壁スペーサ７０を形成するために
用いる異方性エッチングがバッファ層６０に対して選択
性を有する場合、２つの独立した異方性エッチング段階
を利用することができる。第１のエッチングでは、側壁
スペーサ７０が形成され、第２エッチングではバッファ
層６０がエッチングされ、第１部分７４を露出する。こ
のようにして得られる構造は、図１４に示す構造と同じ
である。
【００２０】この処理は、図１５に示すように、露出さ
れた第１部分７４を選択的異方性エッチングする段階に
進み、トレンチ底面８０およびトレンチ側壁８２を有す
るトレンチ領域７８を基板５８に形成する。この段階で
は、窒化物層６２に対して選択性のあるエッチング剤で
基板５８をエッチングする場合には、マスキング層６４
は任意であることに留意されたい。さらに、トレンチ領
域７８は、イオン注入または拡散工程を利用してドーピ
ングすることができる。
【００２１】トレンチ形成に次に、使い捨て可能な側壁
スペーサ７０が等方性エッチングによって除去される。
この同じ段階で、バッファ層７６がエッチングされ、こ
のエッチングは等方性であるので、側凹部８４が窒化物
層６２のエッジ部分の下に形成され、そして基板１２の
部分８６が露出される。さらに、マスキング層６４の残
りの部分もこの段階で除去され、その結果、図１６に示
す構造が得られ、これは図５に示す構造と同じである。
さらに、使い捨て可能なスペーサ７０およびバッファ層
７６が同じエッチング剤でエッチングしない材料からな
る場合、別々のエッチング段階を用いて、まず側壁７０
を除去して、次にバッファ層７６をエッチングして、側
凹部８４を形成してもよい。この場合に得られる構造
は、図１６および図５に示す構造と同じである。
【００２２】側凹部８４の形成の次に、処理は図６ない
し図１２で説明した段階に進む。
【００２３】図１７において、集積回路構造の一部８７
を示し、この集積回路は、シリコン基板８８，図１のバ
ッファ層１４と同様なバッファ層９０，図１の窒化物層
１６と同様な窒化シリコン層９２，図２のマスキング層
２４と同様なマスキング層９４，およびトレンチ領域９
８からなる。この別の実施例では、図１に示す構造と同
様な構造に対して異方性エッチングが施され、窒化物層
９２の上のマスキング層９４を残し、窒化物層９２の部
分９６を露出し、トレンチ領域９８を定める。この処理
は、図１８に示すように、露出部分９６の選択的異方性
エッチングに進み、窒化物層側壁１００を形成する。等
方性エッチングを用いることにより、窒化物層側壁１０
０はマスキング層９４の下において側面的に凹部が形成
され、バッファ層９０の上にあり、かつ、マスキング層
９４の下にある窒化シリコン層１０２の部分を残し、バ
ッファ層９０の部分１０４を露出し、基板８８の絶縁領
域１０６を定める。あるいは、図１８に示す構造と同様
な構造は、等方性エッチングのみによっても実現でき
る。
【００２４】図１９において、処理は露出部分１０４の
選択的異方性エッチングに進み、部分１０４を露出し
て、基板８８の上のバッファ層の部分１０８を残し、基
板８８の第１部分１１０を露出する。
【００２５】次に、トレンチ領域９８内の露出された第
１部分１１０は選択的異方性エッチングが施され、図２
０に示すようにトレンチ側壁１１４およびトレンチ底面
１１６を有するトレンチ１１２を基板８８内に形成す
る。さらに、トレンチ１１２はイオン注入または拡散段
階を用いてドーピングすることができる。
【００２６】トレンチ形成の次に、マスキング層９４は
選択的等方性エッチングによって除去される。この同じ
段階で、バッファ層１０８がエッチングされ、このエッ
チングは等方性であるので、側凹部１１８が窒化物層１
０２のエッジ部分の下に形成され、基板８８の部分１２
０が露出される。図２１に示すように、その結果得られ
る構造は図５および図１６に示す構造と同じである。さ
らに、マスキング層９４およびバッファ層１０８が同じ
エッチング剤でエッチングしない材料からなる場合、別
々のエッチング段階を用いて、マスキング層９４を除去
し、バッファ層１０８をエッチングして、側凹部１１８
を形成してもよい。この場合に得られる構造は、図２
１，図１６および図５に示す構造と同じである。あるい
は、図１８において、露出部分１０４がエッチングさ
れ、基板８８上のバッファ層１０８を残す場合にも、側
凹部１１８を形成することができる。この場合に得られ
る構造も、図２１，図１６および図５に示す構造と同じ
である。
【００２７】側凹部１１８を形成して、図２１に示す構
造が得られた後、処理は図６ないし図１２で説明した段
階に進む。
【００２８】以上本明細書で述べた説明および図面は、
本発明に伴う多くの利点を実証している。一つの利点
は、図５に示すように、酸化抵抗層のエッジに対して自
己整合されているが、このエッジからオフセットされて
いるトレンチが形成されることであり、図５ではトレン
チは窒化物層２２のエッジに対して自己整合している
が、このエッジからオフセットされている。従って、ト
レンチ側壁の部分は、酸化絶縁の最終的な幅が目的の幅
よりも大きくならずに、側面的に酸化することができ
る。さらに、このオフセット・トレンチを形成する方法
により、トレンチに注入されるドーパントを窒化物層の
エッジからオフセットさせることができる。そのため、
能動領域のドーパント侵食を最小限に抑えることができ
る。また、使い捨て可能な側壁スペーサの方法は、幅の
狭い絶縁領域におけるフィールドの薄膜化を最小限に抑
える。別の利点は、オフセット・トレンチ構造は、その
固有の利点と共に、図５，図１６および図２１に示すよ
うな側凹構造と容易に組み合わせることができることで
ある。従って、多結晶シリコンを封入した側凹部は、そ
の既知の利点と共に、オフセット・トレンチ構造とうま
く組み合わせることによって、側面方向の酸化をさらに
低減することができる。この有利な組み合わせにより、
最初に定められたリソグラフの寸法とほぼ同じ最終的な
物理的絶縁幅を有するほぼ平坦な凹部酸化絶縁が得られ
る。このあらかじめ定められたリソグラフ寸法は、リソ
グラフ装置が定めることのできる最小形状寸法である。
従来の凹部フィールド酸化物の欠点は、その形成中にあ
らかじめ定められた寸法以上に拡大することであった。
このような場合、フィールド酸化物は必要な絶縁を行な
うために必要とされる以上に大きくなる場合が多かっ
た。従って、フィールド酸化物侵食は、従来の凹部酸化
物絶縁方法に比べて実質的に低減される。さらに、酸化
物薄膜４６および多結晶シリコン層４８は、酸化工程に
おいて臨界応力除去を行なう。その結果、基板不良の発
生は、従来の凹部酸化絶縁方法に比べて実質的に低減さ
れる。従って、装置の高密度化，高信頼性，および性能
改善が本発明によって達成される。
【００２９】以上、本発明に従って、前述の必要性およ
び利点を十分満たす凹部酸化絶縁を形成する方法が提供
される。本発明についてその特定の実施例を参照して説
明してきたが、本発明はこれらの実施例に限定されるも
のではない。本発明の範囲から逸脱せずに、修正や変形
が可能であることが当業者に理解される。例えば、ある
用途では、酸化物薄膜４６は任意であり、酸化可能な材
料のコンフォーマル層はトレンチ側壁およびトレンチ底
面上に直接被着してもよい。さらに、本発明はこれまで
説明してきた被着方法やエッチング方法に限定されな
い。例えば、異方性エッチングの代わりに等方性エッチ
ングをトレンチ形成に用いてもよい場合がある。また、
本発明は具体的に述べた特定の層厚や他の寸法に限定さ
れないことに留意されたい。さらに、本発明は具体的に
述べた材料に限定されない。例えば、多結晶シリコン層
４８の代わりに富シリコン酸化物(silicon rich-oxide)
のコンフォーマル層を用いてもよい。従って、本発明は
特許請求の範囲内のこのようなすべての変形および修正
を含む。
【図面の簡単な説明】
【図１】本発明の一つの実施例による処理段階の断面図
を示す。
【図２】本発明の一つの実施例による処理段階の断面図
を示す。
【図３】本発明の一つの実施例による処理段階の断面図
を示す。
【図４】本発明の一つの実施例による処理段階の断面図
を示す。
【図５】本発明の一つの実施例による処理段階の断面図
を示す。
【図６】本発明の一つの実施例による処理段階の断面図
を示す。
【図７】本発明の一つの実施例による処理段階の断面図
を示す。
【図８】本発明の一つの実施例による処理段階の断面図
を示す。
【図９】本発明の一つの実施例による処理段階の断面図
を示す。
【図１０】本発明の一つの実施例による処理段階の断面
図を示す。
【図１１】本発明の一つの実施例による処理段階の断面
図を示す。
【図１３】本発明の第２実施例による処理段階の断面図
を示す。
【図１４】本発明の第２実施例による処理段階の断面図
を示す。
【図１５】本発明の第２実施例による処理段階の断面図
を示す。
【図１６】本発明の第２実施例による処理段階の断面図
を示す。
【図１７】本発明の第３実施例による処理段階の断面図
を示す。
【図１８】本発明の第３実施例による処理段階の断面図
を示す。
【図１９】本発明の第３実施例による処理段階の断面図
を示す。
【図２０】本発明の第３実施例による処理段階の断面図
を示す。
【図２１】本発明の第３実施例による処理段階の断面図
を示す。
【符号の説明】
１０ 集積回路構造の部分 １２ シリコン基板 １４ バッファ層 １６ 窒化シリコン層 １８ マスキング層 ２０ バッファ層 ２２ 窒化物層 ２４ マスキング層 ２６ 絶縁領域 ２８ バッファ層側壁 ３０ 側壁スペーサ ３２ 第１部分 ３４ 第２部分 ３６ トレンチ領域 ３８ トレンチ底面 ４０ トレンチ側壁 ４２ 側凹部 ４４ 露出部分 ４６ 酸化物薄膜 ４８ 多結晶シリコン ５０ 厚膜絶縁酸化物 ５２ 酸化コンフォーマル層 ５４ 二酸化シリコン層 ５６ 絶縁酸化物 ５７ 集積回路の一部 ５８ シリコン基板 ６０ バッファ層 ６２ 窒化シリコン層 ６４ マスキング層 ６６ 絶縁領域 ６８ 窒化物層側壁 ７０ 側壁スペーサ ７４ 第１部分 ７６ バッファ層 ７８ トレンチ領域 ８０ トレンチ底面 ８２ トレンチ側壁 ８４ 側凹部 ８６ 基板の部分 ８７ 集積回路の一部 ８８ シリコン基板 ９０ バッファ層 ９２ 窒化シリコン層 ９４ マスキング層 ９６ 露出部分 ９８ トレンチ領域 １００ 窒化物層側壁 １０２ 窒化シリコン層の部分 １０４ 露出部分 １０６ 絶縁領域 １０８ バッファ層の部分 １１０ 第１部分 １１２ トレンチ領域 １１４ トレンチ側面 １１６ トレンチ底面 １１８ 側凹部 １２０ 基板の部分
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年３月１１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の一つの実施例による処理段階の断面図
を示す。
【図２】本発明の一つの実施例による処理段階の断面図
を示す。
【図３】本発明の一つの実施例による処理段階の断面図
を示す。
【図４】本発明の一つの実施例による処理段階の断面図
を示す。
【図５】本発明の一つの実施例による処理段階の断面図
を示す。
【図６】本発明の一つの実施例による処理段階の断面図
を示す。
【図７】本発明の一つの実施例による処理段階の断面図
を示す。
【図８】本発明の一つの実施例による処理段階の断面図
を示す。
【図９】本発明の一つの実施例による処理段階の断面図
を示す。
【図１０】本発明の一つの実施例による処理段階の断面
図を示す。
【図１１】本発明の一つの実施例による処理段階の断面
図を示す。
【図１２】本発明の一つの実施例による処理段階の断面
図を示す。
【図１３】本発明の第２実施例による処理段階の断面図
を示す。
【図１４】本発明の第２実施例による処理段階の断面図
を示す。
【図１５】本発明の第２実施例による処理段階の断面図
を示す。
【図１６】本発明の第２実施例による処理段階の断面図
を示す。
【図１７】本発明の第３実施例による処理段階の断面図
を示す。
【図１８】本発明の第３実施例による処理段階の断面図
を示す。
【図１９】本発明の第３実施例による処理段階の断面図
を示す。
【図２０】本発明の第３実施例による処理段階の断面図
を示す。
【図２１】本発明の第３実施例による処理段階の断面図
を示す。
【符号の説明】 １０ 集積回路構造の部分 １２ シリコン基板 １４ バッファ層 １６ 窒化シリコン層 １８ マスキング層 ２０ バッファ層 ２２ 窒化物層 ２４ マスキング層 ２６ 絶縁領域 ２８ バッファ層側壁 ３０ 側壁スペーサ ３２ 第１部分 ３４ 第２部分 ３６ トレンチ領域 ３８ トレンチ底面 ４０ トレンチ側壁 ４２ 側凹部 ４４ 露出部分 ４６ 酸化物薄膜 ４８ 多結晶シリコン ５０ 厚膜絶縁酸化物 ５２ 酸化コンフォーマル層 ５４ 二酸化シリコン層 ５６ 絶縁酸化物 ５７ 集積回路の一部 ５８ シリコン基板 ６０ バッファ層 ６２ 窒化シリコン層 ６４ マスキング層 ６６ 絶縁領域 ６８ 窒化物層側壁 ７０ 側壁スペーサ ７４ 第１部分 ７６ バッファ層 ７８ トレンチ領域 ８０ トレンチ底面 ８２ トレンチ側壁 ８４ 側凹部 ８６ 基板の部分 ８７ 集積回路の一部 ８８ シリコン基板 ９０ バッファ層 ９２ 窒化シリコン層 ９４ マスキング層 ９６ 露出部分 ９８ トレンチ領域 １００ 窒化物層側壁 １０２ 窒化シリコン層の部分 １０４ 露出部分 １０６ 絶縁領域 １０８ バッファ層の部分 １１０ 第１部分 １１２ トレンチ領域 １１４ トレンチ側面 １１６ トレンチ底面 １１８ 側凹部 １２０ 基板の部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウェイン・ジェイ・レイ アメリカ合衆国テキサス州オースティン、 イファレイム・ロード8656 (72)発明者 ハワード・シー・カーシュ アメリカ合衆国テキサス州オースティン、 ファー・ビュー・ドライブ3702

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 集積回路装置に凹部酸化物絶縁を形成す
    る方法であって：半導体基板（１２，５８）を設ける段
    階；前記基板上にバッファ層（１４，６０）を形成する
    段階；前記バッファ層（１４，６０）上に酸化抵抗層
    （１６）を形成する段階；前記酸化抵抗層（１６）をエ
    ッチングして、前記基板上の前記酸化抵抗層の第１部分
    （２２，６２）を残し、前記基板の絶縁領域（２６，６
    ６）を定め、前記酸化抵抗層の前記第１部分（２２，６
    ２）の側壁（６８）を形成する段階；前記酸化抵抗層の
    前記第１部分（２２，６２）の前記側壁（６８）に側面
    的に隣接する使い捨て可能な側壁スペーサ（３０，７
    ０）を形成し、前記側壁スペーサ（３０，７０）に隣接
    するトレンチ領域を定める段階；前記側壁スペーサ（３
    ０，７０）に隣接する前記トレンチ領域をエッチングし
    て、トレンチ側壁（４０，８２）およびトレンチ底面
    （３８，８０）を有するトレンチ（３６，７８）を形成
    する段階；前記使い捨て側壁スペーサ（３０，７０）を
    除去する段階；前記酸化抵抗層の第１部分（２２，６
    ２），前記トレンチ側壁（４０，８２）および前記トレ
    ンチ底面（３８，８０）上に酸化可能な材料のコンフォ
    ーマル層（４８）を被着する段階；および酸化可能な材
    料の前記コンフォーマル層（４８）を酸化して、酸化コ
    ンフォーマル層（５２）を形成し、前記基板の前記絶縁
    領域（２６，６６）に絶縁（５０）を形成する段階；に
    よって構成されることを特徴とする方法。
  2. 【請求項２】 集積回路装置に凹部酸化物絶縁を形成す
    る方法であって：半導体基板（１２）を設ける段階；前
    記基板（１２）上にバッファ層（１４）を形成する段
    階；前記バッファ層（１４）上に酸化抵抗材料の層（１
    ６）を被着する段階；前記バッファ層（１４）および前
    記酸化抵抗層（１６）をエッチングして、前記基板上に
    前記バッファ層の第１部分（２０）および前記酸化抵抗
    層の第１部分（２２）を残し、前記基板の絶縁領域（２
    ６）を定め、前記バッファ層の前記第１部分（２０）の
    側壁（２８）を形成する段階；前記酸化抵抗層の前記第
    １部分（２２）および前記基板の前記絶縁領域（２６）
    の上にスペーサ材料のコンフォーマル層を被着する段
    階；前記スペーサ材料をエッチングして、前記バッファ
    層の前記第１部分（２０）の前記側壁（２８）に側面的
    に隣接する使い捨て可能な側壁スペーサ（３０）を形成
    し、前記基板の前記絶縁領域（２６）の第１部分（３
    ２）を被覆し、前記基板の前記絶縁領域（２６）の第２
    部分を露出する段階；前記基板の前記絶縁領域の前記第
    ２部分（３４）をエッチングして、トレンチ底面（３
    ８）およびトレンチ側壁（４０）を有するトレンチ領域
    （３６）を形成する段階；前記使い捨て可能な側壁スペ
    ーサ（３０）および前記バッファ層の前記第１部分（２
    ０）の前記側壁（２８）をエッチングして、前記使い捨
    て可能な側壁スペーサ（３０）を除去し、前記基板の前
    記絶縁領域の前記第１部分（３２）を露出し、そして前
    記酸化抵抗層の前記第１部分（２２）のエッジ部分の下
    の前記バッファ層の前記第１部分（２０）の部分を除去
    して、側凹部（４２）を形成し、この側凹部（４２）の
    下の基板の部分（４４）を露出する段階；前記側凹部の
    下の前記基板の前記露出部分（４４）と、前記基板の前
    記絶縁領域の前記第１部分（３２）と、前記トレンチ側
    壁（４０）と、前記トレンチ底面（３８）との上に応力
    除去層（４６）を形成する段階；前記酸化抵抗層の前記
    第１部分（２２）および前記応力除去層（４６）の上に
    酸化可能な材料のコンフォーマル層（４８）を被着し、
    前記側凹部（４２）を実質的に封入する段階；および酸
    化可能な材料の前記コンフォーマル材料を酸化して、酸
    化コンフォーマル層（５２）を形成し、前記基板の前記
    絶縁領域（２６）に絶縁（５０）を形成する段階；によ
    って構成されることを特徴とする方法。
  3. 【請求項３】 集積回路装置に凹部酸化絶縁を形成する
    方法であって：半導体基板（５８）を設ける段階；前記
    基板（５８）上にバッファ層（６０）を形成する段階；
    前記バッファ層（６０）上に酸化抵抗材料の層を被着す
    る段階；前記酸化抵抗層をエッチングして、前記バッフ
    ァ層（６０）の上の前記酸化抵抗層の第１部分（６２）
    を残し、前記基板の絶縁領域（６６）を定め、前記酸化
    抵抗層の前記第１部分（６２）の側壁（６８）を形成す
    る段階；前記酸化抵抗層の前記第１部分（６２）および
    前記基板の前記絶縁領域（６６）の上にスペーサ材料の
    コンフォーマル層を被着する段階；前記スペーサ材料お
    よび前記バッファ層（６０）をエッチングして、前記酸
    化抵抗層の前記第１部分（６２）の前記側壁（６８）に
    側面的に隣接する使い捨て可能な側壁スペーサ（７０）
    を形成し、前記基板（５８）の上に前記バッファ層の第
    １部分（７６）を残し、前記基板の第１部分（７４）を
    露出する段階；前記基板の前記第１露出部分（７４）を
    エッチングして、トレンチ底面（８０）およびトレンチ
    側壁（８２）を有するトレンチ領域（７８）を形成する
    段階；前記使い捨て可能な側壁スペーサ（７０）および
    前記バッファ層の前記第１部分（７８）をエッチングし
    て、前記使い捨て可能な側壁スペーサ（７０）を除去
    し、前記バッファ層の前記第１部分（７６）の一部を除
    去して、前記酸化抵抗層の前記第１部分のエッジ部分の
    下に側凹部（８４）を形成し、前記基板の第２部分（８
    ６）を露出する段階；前記基板の前記第２露出部分（８
    ６）と、前記トレンチ側壁（８２）と、前記トレンチ底
    面（８０）との上に応力除去層（４０）を形成する段
    階；前記酸化抵抗層の前記第１部分（６２）と前記応力
    除去層（４６）との上に酸化可能な材料のコンフォーマ
    ル層（４８）を被着して、前記側凹部（８４）を実質的
    に封入する段階；および酸化可能な材料の前記コンフォ
    ーマル層（４８）を酸化して、酸化コンフォーマル層
    （５２）を形成し、前記基板の前記絶縁領域（６６）に
    絶縁（５０）を形成する段階；によって構成されること
    を特徴とする方法。
  4. 【請求項４】 集積回路装置に凹部酸化絶縁を形成する
    方法であって：半導体基板（８８）を設ける段階；前記
    基板（８８）上にバッファ層（９０）を形成する段階；
    前記バッファ層（９０）の上に酸化抵抗材料の層（９
    ２）を被着する段階；前記酸化抵抗層（９２）の上にマ
    スキング層を被着する段階；前記マスキング層をパター
    ニングして、前記酸化抵抗層（９２）の上のマスキング
    層の第１部分（９４）を残し、前記酸化抵抗層の部分
    （９６）を露出し、前記基板のトレンチ領域（９８）を
    定める段階；前記酸化抵抗層の前記露出部分（９６）を
    エッチングして、前記バッファ層（９０）の上の酸化抵
    抗層の第１部分（１０２）を残し、前記バッファ層の部
    分（１０４）を露出し、前記基板の絶縁領域（１０６）
    を定める段階であって、前記酸化抵抗層の前記第１部分
    （１０２）は、前記マスキング層の前記第１部分（９
    ４）に対して側面的に陥凹している側壁（１００）を有
    する段階；前記バッファ層（９０）をエッチングして、
    前記基板（８８）上の前記バッファ層の第１部分（１０
    ８）を残し、前記基板の第１部分（１１０）を露出する
    段階；前記基板をエッチングして、トレンチ底面（１１
    ６）およびトレンチ側壁（１１４）を有するトレンチ
    （１１２）を前記基板の前記トレンチ領域（９８）に形
    成する段階；エッチング剤を塗布して、前記マスキング
    層の前記第１部分（９４）を除去する段階；前記酸化抵
    抗層の前記第１部分（１０２）と、前記トレンチ側壁
    （１１４）と、前記トレンチ底面（１１６）との上に酸
    化可能な材料のコンフォーマル層（４８）を被着する段
    階；および酸化可能な材料の前記コンフォーマル層（４
    ８）を酸化して、酸化コンフォーマル層（５２）を形成
    し、前記基板の前記絶縁領域（１０６）に絶縁（５０）
    を形成する段階；によって構成されることを特徴とする
    方法。
JP5123141A 1992-04-30 1993-04-28 凹部酸化絶縁を形成する方法 Pending JPH06268055A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US876146 1992-04-30
US07/876,146 US5246537A (en) 1992-04-30 1992-04-30 Method of forming recessed oxide isolation

Publications (1)

Publication Number Publication Date
JPH06268055A true JPH06268055A (ja) 1994-09-22

Family

ID=25367081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5123141A Pending JPH06268055A (ja) 1992-04-30 1993-04-28 凹部酸化絶縁を形成する方法

Country Status (3)

Country Link
US (1) US5246537A (ja)
JP (1) JPH06268055A (ja)
KR (1) KR100270464B1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004972B1 (ko) * 1992-10-13 1995-05-16 현대전자산업주식회사 반도체 장치의 필드산화막 형성 방법
KR960006976B1 (ko) * 1993-05-21 1996-05-25 현대전자산업주식회사 반도체 소자의 필드 산화막 제조 방법
US5374585A (en) * 1994-05-09 1994-12-20 Motorola, Inc. Process for forming field isolation
US5470783A (en) * 1994-06-06 1995-11-28 At&T Ipm Corp. Method for integrated circuit device isolation
JPH0817813A (ja) * 1994-06-24 1996-01-19 Nec Corp 半導体装置の製造方法
US5554560A (en) * 1994-09-30 1996-09-10 United Microelectronics Corporation Method for forming a planar field oxide (fox) on substrates for integrated circuit
US5455194A (en) * 1995-03-06 1995-10-03 Motorola Inc. Encapsulation method for localized oxidation of silicon with trench isolation
US5786263A (en) * 1995-04-04 1998-07-28 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
US5700733A (en) * 1995-06-27 1997-12-23 Micron Technology, Inc. Semiconductor processing methods of forming field oxide regions on a semiconductor substrate
KR100209367B1 (ko) * 1996-04-22 1999-07-15 김영환 반도체 소자의 소자분리 절연막 형성방법
US5926717A (en) * 1996-12-10 1999-07-20 Advanced Micro Devices, Inc. Method of making an integrated circuit with oxidizable trench liner
US6020230A (en) * 1998-04-22 2000-02-01 Texas Instruments-Acer Incorporated Process to fabricate planarized deep-shallow trench isolation having upper and lower portions with oxidized semiconductor trench fill in the upper portion and semiconductor trench fill in the lower portion
US6191444B1 (en) * 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
US6153482A (en) * 1998-10-16 2000-11-28 Nanya Technology Corp. Method for fabricating LOCOS isolation having a planar surface which includes having the polish stop layer at a lower level than the LOCOS formation
TW427018B (en) * 1999-04-07 2001-03-21 United Microelectronics Corp Manufacturing method of flash memory cell
US6524931B1 (en) 1999-07-20 2003-02-25 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
US6602759B2 (en) 2000-12-07 2003-08-05 International Business Machines Corporation Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon
JP3595786B2 (ja) * 2001-08-27 2004-12-02 松下電器産業株式会社 半導体装置の製造方法
US6495430B1 (en) * 2002-05-21 2002-12-17 Macronix International Co., Ltd. Process for fabricating sharp corner-free shallow trench isolation structure
US7023069B2 (en) * 2003-12-19 2006-04-04 Third Dimension (3D) Semiconductor, Inc. Method for forming thick dielectric regions using etched trenches

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
US4398992A (en) * 1982-05-20 1983-08-16 Hewlett-Packard Company Defect free zero oxide encroachment process for semiconductor fabrication
US4923563A (en) * 1987-06-15 1990-05-08 Ncr Corporation Semiconductor field oxide formation process using a sealing sidewall of consumable nitride
US4927780A (en) * 1989-10-02 1990-05-22 Motorola, Inc. Encapsulation method for localized oxidation of silicon

Also Published As

Publication number Publication date
KR930022491A (ko) 1993-11-24
US5246537A (en) 1993-09-21
KR100270464B1 (ko) 2000-12-01

Similar Documents

Publication Publication Date Title
JPH06268055A (ja) 凹部酸化絶縁を形成する方法
US5387540A (en) Method of forming trench isolation structure in an integrated circuit
US5470783A (en) Method for integrated circuit device isolation
US6285073B1 (en) Contact structure and method of formation
US5766823A (en) Method of manufacturing semiconductor devices
US5236862A (en) Method of forming oxide isolation
US6130168A (en) Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process
JPS5987832A (ja) 半導体装置の製造方法
JPH04346229A (ja) 半導体装置の素子分離方法
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
US6221736B1 (en) Fabrication method for a shallow trench isolation structure
US5422300A (en) Method for forming electrical isolation in an integrated circuit
JP2745970B2 (ja) 半導体装置の製造方法
US6635537B2 (en) Method of fabricating gate oxide
JPS61247051A (ja) 半導体装置の製造方法
JP2003031659A (ja) ボーダレスコンタクト構造を有する半導体装置およびその製造方法
US5763316A (en) Substrate isolation process to minimize junction leakage
JPH07130834A (ja) 半導体装置およびその製造方法
GB2345578A (en) A method of manufacturing a semiconductor device including a trench
KR0170897B1 (ko) 반도체 소자의 소자분리 절연막의 제조방법
KR0161727B1 (ko) 반도체 소자의 소자분리방법
JP2005123327A (ja) 半導体装置および半導体装置の製造方法
JPH06196497A (ja) 半導体装置の製造方法
KR100220236B1 (ko) 반도체 소자의 필드 산화막 형성방법