KR930022491A - 함몰형 산화 절연을 형성하는 방법 - Google Patents

함몰형 산화 절연을 형성하는 방법

Info

Publication number
KR930022491A
KR930022491A KR1019930005234A KR930005234A KR930022491A KR 930022491 A KR930022491 A KR 930022491A KR 1019930005234 A KR1019930005234 A KR 1019930005234A KR 930005234 A KR930005234 A KR 930005234A KR 930022491 A KR930022491 A KR 930022491A
Authority
KR
South Korea
Prior art keywords
layer
substrate
trench
etching
buffer layer
Prior art date
Application number
KR1019930005234A
Other languages
English (en)
Other versions
KR100270464B1 (ko
Inventor
제이.쿠퍼 켄트
에스.로쓰 스카트
제이.레이 웨인
씨. 커쉬 하워드
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR930022491A publication Critical patent/KR930022491A/ko
Application granted granted Critical
Publication of KR100270464B1 publication Critical patent/KR100270464B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명 방법은 석판 인쇄계에 의해 최초로 한정된 치수보다 크지 안호 동일한 크리인 절연 산화물(50)을 제조하는 데에 하나의 마스크만을 요구한다. 기판(12)상에 버퍼 층(14)이 형성되고, 버퍼 층(14)상에 산화 방지층(16)이 형성된다. 산화 방지층(16)이 에칭되고, 산화 방지층 (28)의 측벽에 인접하여 페기 가능한 측벽 스페이서(30)가 형성되어, 트렌치 영역(36)이 구획된다. 트렌치를 형성하기 위해 트렌치 영역(36)이 에칭된다. 페기 가능한 측벽 스페이서(36)가 에칭되고, 트렌치측벽(40)과 트렌치 바닥면 (38)상에 산화 가능한 재료로 된 정합 층(48)이 증착된다. 기판(12)의 절연 영역(26)들에 전기적 절연을 형성하기 위해 정합 층(48)이 산화된다.

Description

함몰형 산화 절연을 형성하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제12도는 본 발명의 제1실시예에 따른 공정 단계들을 도시한 단면도.

Claims (4)

  1. 반도체 기판(12,58)을 제공하는 단계와, 기판(12,58)상에 버퍼 층(14,60)을 형성하는 단계와, 기판상에 산화 방지 층의 제1부위(22,62)를 남기고, 기판(22,66)의 절연 영역을 구획하며, 산화 방지 층의 제1부위(22,62)의 측벽(68)을 형성하기 위하여 산화 방지층(16)을 에칭하는 단계와, 산화방지층의 제1부위(22,62)의 측벽(68)에 측방으로 인접하여 폐기 가능한 측벽 스페이서(30,70)를 형성하여 측벽 스페이서(30,70)에 인접한 트렌치영역을 구획하는 단계와, 트렌치 측벽(40,82)과 트렌치 바닥면(38,80)을 갖는 트렌치(36,78)를 형성하기 위해 측벽 스페이서(30,70)에 인접한 트렌치(36,78)를 에칭하는 단계와, 폐기 가능한 측벽 스페이서(30,70)를제거하는 단계와, 산화 방지 층과 트렌치 측벽(40,82)과 트렌치 바닥면(38,80)의 제1부위(22,62)상에 산화 가능한 재료로된 정합층(48)을 증착하는 단계 및 산화된 정합 층(52)을 형성하여 기판의 절연 영역(26,66)내에 전기적 절연(50)을 형성하기 위해 산화 가능한 재료로된 정합층(48)을 산화시키는 단계를 포합하는 것을 특징으로 하는 집적회로장치내에 함몰형 산화 절연을 형성하는 방법.
  2. 반도체 기판(12)을 제공하는 단계와, 기판(12)상에 버퍼 층(14)를 형성한느 단계와, 버퍼 층(14)상에 산화방지 층(16)을 증착하는 단계와, 기판상에 버퍼 층(20)과 산화방지 층(22)의 제1부위를 남기고 기판(26)의 절연영역을 귀획하며, 버퍼 층의 제1부위(20)의 측벽(28)을 형성하기 위하여 버퍼 층(14)과 산화방지층(16)을 에칭하는 단계와, 산화 방지 층의 제1부위(22)와 기판의 절연 영역(26)상에 스페이서 재료로 된 정합 층을 증착하는 단계와, 버퍼 층의 제1부위(20)의 측벽(28)에 인접하여 측방으로 폐기 가능한 측벽 스페이서(30)를 형성하고,기판의 절연 영역(26)의 제 1부위(32)를 덮으며, 기판의 절연 영역(26)의 제2부위(34)를 노출시키기 위해 스페이서재료를 에칭하는 단계와, 트렌치 바닥면(38)과 트렌치 측벽(40)을 갖는 트렌치 영역(36)을 형성하기 위하여 기판의 절연 영역의 제2부위(34)를 에칭하는 단계와, 페기 가능한 측벽 스페이서(30)를 제거함과 더불어 기판의 절연 영역의 제1부위(32)를 노출시키고, 함몰부(42)를 형성하기 위하여 산화 방지층의 제1부위(22)의 가장 자리부 아래 버퍼 층의 제1부위(20)의 일부를 제거하여 함몰부(42) 아래의 기판의 부위(44)를 노출시키기 위하여,버퍼층의 제1부위(20)의 측벽(28)과 폐기 가능한 측벽 스페이서(30)를 에칭하는 단계와, 함몰부와, 기판의 절연 영역의 제1부위(32), 트렌치측벽(40) 및 트렌치 바닥면(38) 아래의 기판의 노출된 부위(44)상에 응력 제거층 (46)을 형성하는 단계와, 산화 방지 층의 제1부위(22)와 응력 제거 층(46)위에 산화 가능한 제료로 된 정합층(48)을 증착하여 함몰부(42)를 대부분 채우는 단계 및 산화된 정합 층(52)을 형성하고 기판의 절연영역(26)내에 전기적 절연(50)을 형성하기 위하여 산화가능한 재료로 된 정합층(48)을 산화시키는 단계를 포함하는 것을 특징으로 하는 직접 회로내에 함몰형 산화 절연을 형성하는 방법.
  3. 반도체 기판(58)을 제공하는 단계와, 기판(58)상에 버퍼 층(60)을 형성하는단계와, 버퍼 층(60)상에 산화방지층을 증착하는 단계와, 버펴 층(60)상에 산화방지층의 제1부위(62)를 남기고, 기판의 절연 영역(66)을 구획하며, 산화 방지 층의 제1부위(62)의 측벽(68)을 형성하기 위하여 산화 방지층을 에칭하는 단계와, 산화 방지층의 제1부위(62)와 기판의 절연 영역(66)상에 스페이서 재료로 된 정합 층을 증착하는 단계와, 산화 방지 층의 제1부위(62)의 측벽(68)에 인접하여 측방으로 페기 가능한 측벽 스페이서(70)을 형성하고, 기판(58)상의 버퍼 층의 제1부위(76)를 남기며, 기판의 제1부위(74)를 노출시키기 위하여 스페이서 재료와 버퍼 층(6)을 에칭하는 단계와, 트렌치 바닥면(80)과 트렌치 측벽(82)을 갖는 트렌치 영역(78)을 형성하기 위하여 기판의 제1노출 부위(74)를 에칭하는 단계와, 폐기 가능한 측벽 스페이서(70)를 제거함과 더불어 함몰부(84)를 형성하기 위하여 산화방지 층의 제1부위(64)의 가장자리부 아래 버퍼 층의 제1부위(76)의 일부를 제거하여 기판의 제2부위(86)를 노출시키기 위하여, 버퍼 층의 제1부위(76)와 폐기 가능한 측벽 스페이서(70)를 에칭하는 단계와, 기판의 제2노출부위(86)와 트렌치 측벽(82) 및 트렌치 바닥면(80)상에 응력 제거 층(46)을 형성하는 단계와, 산화 방지 층의 제1부위(62)와 응력제거 층(46)위에 산화 가능한 재료로 된 정합 층 (48)을 증착하여 함몰부(84)를 대부분 채우는 단계, 및 산화된 정합 층(52)을 형성하고, 기판의 절연 영역(66)에 전기적 절연(50)을 형성하기 위하여 산화 가능한 재료로 된 정합 층 (48)을 산화시키는 단계를 포함하는 것을 특징으로 하는 집적 회로 장치내에 함몰형 산화 절연을 형성하는 방법.
  4. 반도체 기판(88)을 제공하는 단계와, 기판(88)상에 버퍼 층(90)을 형성하는 단계와, 버퍼 층(90)상에 산화방지 층(92)을 증착하는 단계와, 산화 방지층(92)상에 마스크 층을 증착하는 단계와, 산화 방지 층(92)상에 마스크 층의 제1부위(94)를 남기고, 산화방지 층의 부위(96)를 노출시키며, 기판의 트렌치 영역(98)을 구획하기 위하여 마스크 층을 패턴화하는 단계와, 버퍼 층 (90)상에 산화 방지 층의 제1부위(102)를 남기고,버퍼 층의 부위(104)를 노출시키며, 기판의 절연영역(106)을 구획하여, 산화방지 층의 제1부위(102)가 마스크 층의 제1부위(94)에 대하여 측방으로 후퇴된 측벽(100)을 갖도록, 산화 방지 층의 노출된 부위(96)를 에칭하는 단계와, 기판상에 버퍼 층의 제1부위(108)를 남기고, 기판의 제1부위(110)를 노출시키기 위하여 버퍼 층(90)을 에칭하는 단계와, 트렌치 바닥면(116)과 트렌치 측벽(114)을 갖는 트렌치(112)를 기판의 트렌치 영역(98)내에 형성하기 위하여 기판을 에칭하는 단계와, 마스크 층의 제1부위와(94)를 제거하기 위하여 에칭제를 적용하는 단계와, 산화방지 층의 제1부위(102)와, 트렌치 측벽(114) 및 트렌치 바닥면 (116)상에 산화 가능한 재료로 된 정합 층(48)을 증착하는 단계 및 산화된 정합 층(52)을 형성하고, 기판의 절연 영역(106)내에 전기적 절연을 형성하기 위하여 산화가능한 재료로 된 정합 층(48)을 산화시키는 단계를 포함하는 것을 특징으로 하는 집적 회로내에 함몰형 산화 절연을 형성하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930005234A 1992-04-30 1993-03-31 함몰형 산화절연을 형성하는 방법 KR100270464B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/876,146 US5246537A (en) 1992-04-30 1992-04-30 Method of forming recessed oxide isolation
US876,146 1992-04-30
JP92-117221 1992-05-11
JP92-223830 1992-08-24

Publications (2)

Publication Number Publication Date
KR930022491A true KR930022491A (ko) 1993-11-24
KR100270464B1 KR100270464B1 (ko) 2000-12-01

Family

ID=25367081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930005234A KR100270464B1 (ko) 1992-04-30 1993-03-31 함몰형 산화절연을 형성하는 방법

Country Status (3)

Country Link
US (1) US5246537A (ko)
JP (1) JPH06268055A (ko)
KR (1) KR100270464B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950004972B1 (ko) * 1992-10-13 1995-05-16 현대전자산업주식회사 반도체 장치의 필드산화막 형성 방법
KR960006976B1 (ko) * 1993-05-21 1996-05-25 현대전자산업주식회사 반도체 소자의 필드 산화막 제조 방법
US5374585A (en) * 1994-05-09 1994-12-20 Motorola, Inc. Process for forming field isolation
US5470783A (en) * 1994-06-06 1995-11-28 At&T Ipm Corp. Method for integrated circuit device isolation
JPH0817813A (ja) * 1994-06-24 1996-01-19 Nec Corp 半導体装置の製造方法
US5554560A (en) * 1994-09-30 1996-09-10 United Microelectronics Corporation Method for forming a planar field oxide (fox) on substrates for integrated circuit
US5455194A (en) * 1995-03-06 1995-10-03 Motorola Inc. Encapsulation method for localized oxidation of silicon with trench isolation
US5786263A (en) * 1995-04-04 1998-07-28 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
US5700733A (en) * 1995-06-27 1997-12-23 Micron Technology, Inc. Semiconductor processing methods of forming field oxide regions on a semiconductor substrate
KR100209367B1 (ko) * 1996-04-22 1999-07-15 김영환 반도체 소자의 소자분리 절연막 형성방법
US5926717A (en) * 1996-12-10 1999-07-20 Advanced Micro Devices, Inc. Method of making an integrated circuit with oxidizable trench liner
US6020230A (en) * 1998-04-22 2000-02-01 Texas Instruments-Acer Incorporated Process to fabricate planarized deep-shallow trench isolation having upper and lower portions with oxidized semiconductor trench fill in the upper portion and semiconductor trench fill in the lower portion
US6191444B1 (en) * 1998-09-03 2001-02-20 Micron Technology, Inc. Mini flash process and circuit
US6153482A (en) * 1998-10-16 2000-11-28 Nanya Technology Corp. Method for fabricating LOCOS isolation having a planar surface which includes having the polish stop layer at a lower level than the LOCOS formation
TW427018B (en) * 1999-04-07 2001-03-21 United Microelectronics Corp Manufacturing method of flash memory cell
US6524931B1 (en) 1999-07-20 2003-02-25 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
US6602759B2 (en) 2000-12-07 2003-08-05 International Business Machines Corporation Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon
JP3595786B2 (ja) * 2001-08-27 2004-12-02 松下電器産業株式会社 半導体装置の製造方法
US6495430B1 (en) * 2002-05-21 2002-12-17 Macronix International Co., Ltd. Process for fabricating sharp corner-free shallow trench isolation structure
US7023069B2 (en) * 2003-12-19 2006-04-04 Third Dimension (3D) Semiconductor, Inc. Method for forming thick dielectric regions using etched trenches

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
US4398992A (en) * 1982-05-20 1983-08-16 Hewlett-Packard Company Defect free zero oxide encroachment process for semiconductor fabrication
US4923563A (en) * 1987-06-15 1990-05-08 Ncr Corporation Semiconductor field oxide formation process using a sealing sidewall of consumable nitride
US4927780A (en) * 1989-10-02 1990-05-22 Motorola, Inc. Encapsulation method for localized oxidation of silicon

Also Published As

Publication number Publication date
US5246537A (en) 1993-09-21
KR100270464B1 (ko) 2000-12-01
JPH06268055A (ja) 1994-09-22

Similar Documents

Publication Publication Date Title
KR930022491A (ko) 함몰형 산화 절연을 형성하는 방법
KR960036914A (ko) 집적 회로에 트렌치 절연 구조를 형성하는 방법
KR960043106A (ko) 반도체장치의 절연막 형성방법
KR970060447A (ko) 반도체 소자의 아이솔레이션 방법
KR930020676A (ko) 반도체 메모리장치 및 그 제조방법
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR950024341A (ko) 반도체 메모리장치의 제조방법
KR970077486A (ko) 반도체 장치의 트렌치 소자 분리 방법
KR970024206A (ko) 반도체 기억소자의 캐패시터 제조방법.
KR980006031A (ko) 반도체장치의 소자분리막 형성방법
KR100313523B1 (ko) 반도체 장치의 분리구조 형성방법
KR100256810B1 (ko) 반도체소자의 콘택홀 형성방법
KR890004415A (ko) 반도체장치의 소자 분리방법
KR970077208A (ko) 반도체 장치 및 그 제조 방법
KR940012572A (ko) 반도체 장치에서의 콘택트 형성방법
KR20010058429A (ko) 반도체소자의 격리영역 형성방법
KR960039139A (ko) 반도체 소자의 금속배선층 형성방법
KR970077490A (ko) 트랜치 소자분리막 제조방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR970003466A (ko) 반도체소자의 콘택홀 형성방법
KR960019513A (ko) 반도체 소자의 콘택 형성 방법
KR970077485A (ko) 얕은 트렌치 소자분리방법
KR940004813A (ko) 반도체메모리장치 및 그 제조방법
KR940012499A (ko) 콘택홀 형성방법
KR960019574A (ko) 반도체 소자의 유전체막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20070710

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee