KR930020676A - 반도체 메모리장치 및 그 제조방법 - Google Patents

반도체 메모리장치 및 그 제조방법 Download PDF

Info

Publication number
KR930020676A
KR930020676A KR1019920004560A KR920004560A KR930020676A KR 930020676 A KR930020676 A KR 930020676A KR 1019920004560 A KR1019920004560 A KR 1019920004560A KR 920004560 A KR920004560 A KR 920004560A KR 930020676 A KR930020676 A KR 930020676A
Authority
KR
South Korea
Prior art keywords
film
trench
capacitor
electrode
forming
Prior art date
Application number
KR1019920004560A
Other languages
English (en)
Other versions
KR960004443B1 (ko
Inventor
이주영
이규필
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920004560A priority Critical patent/KR960004443B1/ko
Priority to JP5050665A priority patent/JP2527291B2/ja
Publication of KR930020676A publication Critical patent/KR930020676A/ko
Priority to US08/272,528 priority patent/US5466628A/en
Application granted granted Critical
Publication of KR960004443B1 publication Critical patent/KR960004443B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 메모리장치 및 그 제조방법에 관한 것으로, 반도체기판에 형성된 소자분리막, 상기 소자분리막과 접하여 형성된 트렌치, 상기 트렌치의 내벽을 둘러싸는 커패시터 제1전극, 상기 커패시터 제1전극을 덮는 유전체막, 및 상기 소자분리막 및 상기 트렌치를 덮으며, 그 표면이 평탄하고 그 측벽이 상기 트렌치내벽의 연장선상에 있는 커패시터 제2전극을 구비하는 것을 특징으로 하는 반도체 메모리장치 및 그 제조방법을 제공한다.
따라서, 커패시터의 제2전극을 자기정합적으로 형성할 수 있어서, 상기 제2전극이 차지하는 스페이스를 줄일 수 있으므로 공정상의 마아진을 확보할 수 있으며, 유전체막에 손상을 주지않고 제2전극을 형성할 수 있어서, 고집적·고신뢰도에 반도체 메모리장치를 제조할 수 있다.

Description

반도체 메모리장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 반도체 메모리장치를 설명하기 위한 간략한 레이아웃도이다.
제5A도 내지 제5G도는 본 발명에 의한 반도체 메모리장치의 제조방법을 설명하기 위해 도시한 단면도들이다.

Claims (19)

  1. 반도체기판에 형성된 소자분리막, 상기 소자분리막과 접하여 형성된 트렌치, 상기 트렌치의 내벽을 둘러싸는 커패시터 제1전극, 상기 커패시터 제1전극을 덮은 유전체막, 및 상기 소자분리막 및 상기 트렌치를 덮으며, 그 표면이 평탄하고, 그 측벽이 상기 트렌치 내벽의 연장선상에 있는 커패시터 제2전극을 구비하는 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 반도체기판의 표면으로부터 1,000A미만으로 돌출된 소자분리막을 구비하는 것을 특징으로 하는 반도체 메모리장치.
  3. 하나의 트랜지스터와 하나의 커패시터로 구성된 메모리셀을 구비하는 반도체 메모리장치의 제조방법에 있어서, 제1도전형의 반도체 제1절연막을 리세스된 소자분리막을 형성하는 공정, 상기 반도체기판 전면에 제1절연막을 형성하는 공정, 소자분리막상의 상기 제1절연막을 제거하는 공정, 결과를 전면에 제2절연막을 형성하는 공정, 상기 제1절연막과 소자분리막의 경계부분에 제1트렌치를 형성하는 공정, 커패시터 제1전극 및 유전체막을 형성한 후, 커패시터 제2전극물질을 결과물 전면에 도포하는 공정, 및 그 표면이 평탄해지도록 상기 제2전극물질을 식각하는 공정을 구비하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  4. 제3항에 있어서, 상기 반도체기판과 제1절연막 사이에 패드산화막을 개재시켜 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  5. 제4항에 있어서, 상기 제1트렌치 형성공정후, 상기 트렌치내벽에 열산화방지막을 형성하는 공정, 상기 열산화방지막이 형성되어 있는 제1트렌치이 하부에 상기 제1트렌치가 연장된 제2트렌치를 형성한 공정, 상기 제1및 제2트렌치의 내벽에 절연막을 형성하는 공정, 및 상기 열산화방지막을 제거하는 공정을 더 구비하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  6. 제5항에 있어서, 상기 열산화방지막으로 실리콘질화막을 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  7. 제5항에 있어서, 상기 열산화방지막은 트랜지스터의 소오스와 커패시터의 제1전극의 접촉부에 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  8. 제5항에 있어서, 상기 제2트렌치를 5㎛정도의 깊이로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  9. 제5항에 있어서, 상기 제1 및 제2트렌치의 내벽에 형성하는 절연막은 상기 제1및 제2트렌치의 내벽을 열산화시켜 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  10. 제3항에 있어서, 상기 소자분리막은 전체 소자분리막 두께의 70%이상이 기판의 표면으로부터 리세스되도록 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  11. 제3항에 있어서, 상기 소자분리막은 기판표면으로부터 위로 1,000A이내로 돌출되게 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  12. 제3항에 있어서, 상기 제1절연막으로 실리콘질화막을 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  13. 제3항에 있어서, 상기 제2절연막은 1,000A이상의 두께로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  14. 제3항에 있어서, 상기 제1트렌치는 5,000A정도의 길이로 형성하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  15. 제3항에 있어서, 상기 커패시터 제2전극은 패터닝할때, 연마법(polishing)을 사용하여 패터닝하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  16. 제3항에 있어서, 상기 커패시터 제2전극물질을 연마할때, 상기 제1절연막이 표면으로 노출될 때까지 연마하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  17. 제3항에 있어서, 상기 제1절연막은 상기 커패시터 제2전극을 패터닝한 후, 인산용액에 의해 제거되는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  18. 제3항에 있어서, 상기 제1절연막 제거공정후, 상기 커패시터 제1전극과 트랜지서터의 소오스의 접촉부를 통해 제2도전형의 불순물이온을 주입하여 소오스와 드레인을 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
  19. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004560A 1992-03-19 1992-03-19 커패시터를 갖는 반도체 장치 및 그 제조방법 KR960004443B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920004560A KR960004443B1 (ko) 1992-03-19 1992-03-19 커패시터를 갖는 반도체 장치 및 그 제조방법
JP5050665A JP2527291B2 (ja) 1992-03-19 1993-03-11 半導体メモリ装置およびその製造方法
US08/272,528 US5466628A (en) 1992-03-19 1994-07-11 Method of manufacturing trench capacitor with a recessed field oxide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920004560A KR960004443B1 (ko) 1992-03-19 1992-03-19 커패시터를 갖는 반도체 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR930020676A true KR930020676A (ko) 1993-10-20
KR960004443B1 KR960004443B1 (ko) 1996-04-03

Family

ID=19330625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004560A KR960004443B1 (ko) 1992-03-19 1992-03-19 커패시터를 갖는 반도체 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5466628A (ko)
JP (1) JP2527291B2 (ko)
KR (1) KR960004443B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017088A (ko) * 1999-08-07 2001-03-05 박종섭 아날로그 커패시터의 콘택홀 형성방법
KR100868926B1 (ko) * 2002-07-15 2008-11-17 매그나칩 반도체 유한회사 반도체소자의 제조방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792686A (en) * 1995-08-04 1998-08-11 Mosel Vitelic, Inc. Method of forming a bit-line and a capacitor structure in an integrated circuit
US5692281A (en) * 1995-10-19 1997-12-02 International Business Machines Corporation Method for making a dual trench capacitor structure
KR100190010B1 (ko) * 1995-12-30 1999-06-01 윤종용 반도체 소자의 소자분리막 형성방법
KR100206885B1 (ko) * 1995-12-30 1999-07-01 구본준 트렌치 캐패시터 메모리셀 제조방법
KR100200703B1 (ko) * 1996-06-07 1999-06-15 윤종용 실리콘-온-인슐레이터 소자 및 그 제조방법
KR100190048B1 (ko) * 1996-06-25 1999-06-01 윤종용 반도체 소자의 소자 분리 방법
US5858842A (en) * 1996-07-03 1999-01-12 Samsung Electronics Co., Ltd. Methods of forming combined trench and locos-based electrical isolation regions in semiconductor substrates
SE510455C2 (sv) * 1997-06-06 1999-05-25 Ericsson Telefon Ab L M Förfarande för att anordna en begravd kondensator och en begravd kondensator anordnad enligt förfarandet
US6476435B1 (en) 1997-09-30 2002-11-05 Micron Technology, Inc. Self-aligned recessed container cell capacitor
US6071817A (en) * 1998-03-23 2000-06-06 Lsi Logic Corporation Isolation method utilizing a high pressure oxidation
US6034877A (en) * 1998-06-08 2000-03-07 International Business Machines Corporation Semiconductor memory array having sublithographic spacing between adjacement trenches and method for making the same
US6040211A (en) * 1998-06-09 2000-03-21 Siemens Aktiengesellschaft Semiconductors having defect denuded zones
US6072223A (en) 1998-09-02 2000-06-06 Micron Technology, Inc. Circuit and method for a memory cell using reverse base current effect
TW451425B (en) * 2000-05-16 2001-08-21 Nanya Technology Corp Manufacturing method for memory cell transistor
US6689668B1 (en) 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers
US6403455B1 (en) 2000-08-31 2002-06-11 Samsung Austin Semiconductor, L.P. Methods of fabricating a memory device
KR100379612B1 (ko) * 2000-11-30 2003-04-08 삼성전자주식회사 도전층을 채운 트렌치 소자 분리형 반도체 장치 및 그형성 방법
JP2003168687A (ja) * 2001-11-30 2003-06-13 Nec Electronics Corp 目合わせパターンおよびその製造方法
US7271056B2 (en) * 2005-07-12 2007-09-18 United Microelectronics Corp. Method of fabricating a trench capacitor DRAM device
US9472690B2 (en) * 2012-11-01 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor manufactured by streamlined process
TWI550819B (zh) * 2014-03-11 2016-09-21 瑞昱半導體股份有限公司 半導體元件及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61258468A (ja) * 1985-05-13 1986-11-15 Hitachi Ltd 半導体記憶装置およびその製造方法
JPS63110770A (ja) * 1986-10-29 1988-05-16 Hitachi Ltd 半導体記憶装置
JPS63260163A (ja) * 1987-04-17 1988-10-27 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法
JPS63263757A (ja) * 1987-04-22 1988-10-31 Hitachi Ltd 半導体記憶装置およびその製造方法
JPH01280350A (ja) * 1988-05-06 1989-11-10 Oki Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JPH029166A (ja) * 1988-06-28 1990-01-12 Oki Electric Ind Co Ltd 半導体メモリ装置
JPH03173174A (ja) * 1989-11-30 1991-07-26 Toshiba Corp 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010017088A (ko) * 1999-08-07 2001-03-05 박종섭 아날로그 커패시터의 콘택홀 형성방법
KR100868926B1 (ko) * 2002-07-15 2008-11-17 매그나칩 반도체 유한회사 반도체소자의 제조방법

Also Published As

Publication number Publication date
US5466628A (en) 1995-11-14
JP2527291B2 (ja) 1996-08-21
KR960004443B1 (ko) 1996-04-03
JPH0685191A (ja) 1994-03-25

Similar Documents

Publication Publication Date Title
KR930020676A (ko) 반도체 메모리장치 및 그 제조방법
KR100317219B1 (ko) 기생용량이감소되는반도체장치제조방법
KR100189966B1 (ko) 소이 구조의 모스 트랜지스터 및 그 제조방법
KR930009087A (ko) 반도체 메모리장치의 제조방법
KR100615125B1 (ko) 반도체 디바이스 및 그 제조 방법
KR930009083A (ko) 스택트렌치 셀 및 그 제조방법
KR940012647A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR950024341A (ko) 반도체 메모리장치의 제조방법
KR980005383A (ko) 반도체 장치 및 그 제조방법
KR870006656A (ko) 반도체 기억장치의 제조방법
KR100287181B1 (ko) 트렌치소자분리영역을갖는반도체소자및그제조방법
KR0183785B1 (ko) 모스 트랜지스터 제조방법
KR19990071113A (ko) 반도체 소자의 제조방법
KR100505101B1 (ko) 반도체 장치의 콘택 형성 방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR960006973B1 (ko) 반도체 장치 및 그 제조방법
KR20030043601A (ko) 반도체 장치의 제조 방법
KR100281144B1 (ko) 반도체 소자 및 그 제조방법
KR920003557A (ko) 반도체 장치 및 그 방법
KR20020042312A (ko) 반도체 디바이스 및 그 제조방법
KR970003464A (ko) 반도체 소자의 미세 콘택홀 형성방법
KR19990079343A (ko) 반도체장치의 트렌치 소자분리 방법
KR930024157A (ko) 스택트렌치 셀 및 그 제조방법
KR970053994A (ko) 반도체 기억소자의 캐패시터 제조방법
KR970003613A (ko) 반도체소자의 트랜지스터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090316

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee