KR870006656A - 반도체 기억장치의 제조방법 - Google Patents

반도체 기억장치의 제조방법 Download PDF

Info

Publication number
KR870006656A
KR870006656A KR1019860008281A KR860008281A KR870006656A KR 870006656 A KR870006656 A KR 870006656A KR 1019860008281 A KR1019860008281 A KR 1019860008281A KR 860008281 A KR860008281 A KR 860008281A KR 870006656 A KR870006656 A KR 870006656A
Authority
KR
South Korea
Prior art keywords
electric
semiconductor region
semiconductor
region
conductive
Prior art date
Application number
KR1019860008281A
Other languages
English (en)
Other versions
KR900002913B1 (ko
Inventor
히로기 시마노
마사히로 시미즈
가쓰히로 쓰까모토
마사히데 이누이시
Original Assignee
시기 모리야
미쓰비시뎅기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시뎅기 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR870006656A publication Critical patent/KR870006656A/ko
Application granted granted Critical
Publication of KR900002913B1 publication Critical patent/KR900002913B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/953—Making radiation resistant device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 기억장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 의한 반도체 기억장치의 메모리셀 주변부의 구조를 표시한 단면도
제2A도-제2D도는 본 발명의 실시예인 반도체 기억장치의 메모리셀 주변부의 제조방법의 주요공정 단계에서 그 상태를 표시한 단면도
* 도면의 주요부분에 대한 부호의 설명
1 : P-형 반도체 기판 2 : 제1게이트전극
3,3a : 제2게이트전극 4 : 제1게이트절연막
5,5a : 제2게이트절연막 6,80,80a,81,81a : n+형 영역
7 : 볼록부 9 : 분리 절연부
10,11,120,120a,121,121a : P+형 영역
(도면중 동일부호는 동일 또는 상당부분을 표시한 것임)

Claims (4)

  1. 제1도전형의 반도체 기판상에 정보를 기억하기 위한 제2도전형의 전하 축적 영역과 이 전하 축적 영역에 축적된 전하를 비트선에 판독하기 위한 트랜스퍼게이트 트랜지스터와를 구비한 반도체 기억장치의 제조방법으로서 전기 반도체 기판상의 전기 트랜스퍼 게이트 트랜지스터를 형성하여야 할 영역에 절연막을 형성하는 공정과 전기 절연막상에 폴리실리콘막을 헝성하는 공정과 전기 폴리실리콘막상의 소정부에 레지스트막 패턴을 형성하는 공정과 전기 레지스트막 패턴을 마스크로 하여 전기 폴리실리콘막 및 전기 절연막을 선택 에칭하여 전기 반도체 기판상에 게이트 절연막상에 게이트 전극을 형성하는 공정과 전기 레지스트 막패턴을 마스크로 하여 전기 반도체 기판의 노출된 표면에서 제l도전형의 불순물을 이온주입하여 전기 게이트 전극의 일측의 측부 및 타측의 측부의 전기 반도체 기판상에 이 반도체 기판의 불순물 농도보다 불순물 농도가 높은 제1도전형 제1반도체 영역 및 제1도전형 제2반도체 영역을 형성하는 공정과 전기 게이트 전극 및 전기 게이트 절연막의 측벽을 에칭하여 이 이트 전극 및 이 게이트 절연막의 새롭게 형성된 측벽이 전기 레지스트막의 측벽의 내측이 되도록 하는 공정과 전기 레지스트막 패턴을 제거한 후 전기 게이트 전극을 마스크로 하여 전기 제1도전형 제1반도체 영역의 표면과 전기 제1도전형 제2반도체 영역의 표면 및 전기 반도체 기판의 노출된 표면에서 제2도전형의 불순물을 이온주입하여 전기측벽이 에칭된 게이트 전극의 일측 측부의 전기 제1도전형 제l반도체 영역상 및 전기 반도체 기판상에 전기 전하 축적 영역과 연속되게 하고 전기 제1도 전형 제1반도체 영역의 깊이보다 얕어지도록 하며 일측의 소오스/드레인 영역이 되는 제2도전형 제1반도체 영역을 형성하고 전기 측벽이 에칭된 게이트 전극의 타측 측부의 전기 제1도전형 제2반도체 영역상 및 전기 반도체 기판상에 전기 제1도전형 제2반도체 영역이 깊이보다 얕어지도록 비트선에 접속되며 타측의 소오스/드레인 영역이 되는 제2도전형 제2반도체 영역을 형성하는 공정과 전기 제2도전형 제1반도체 영역, 전기 제2도전형 제2반도체 영역, 전기 제1도전형 제1반도체 영역 및 전기 제1도전형 제2반도체 영역을 열처리하여 이들의 영역을 활성화하고 또한 확산하는 공정과를 포함하는 반도체 기억장치의 제조방법.
  2. 제1항에 있어서 전기 반도체 기판의 불순물 농도는 1×1014-1×1016cm-3이고 전기 제1도전형 제1반도체영역 및 전기 제1도전형 제2반도체 영역의 불순물 농도는 1×1017cm-3인 반도체 기억장치의 제조방법.
  3. 제1항 또는 제2항에 있어서 전기 제2도전형 반도체 영역과 전기 비트선간에 실리콘 산화막 또는 인유리막으로 된 저유전율의 층간 절연막을 형성하는 공정을 포함하는 반도체 기억장치의 제조방법.
  4. 제3항에 있어서 전기 비트선 상에 실리콘 산화막 또는 인유리막으로 된 저유전율의 보호막을 형성하는 공정을 포하는 반도체 기억장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860008281A 1985-12-20 1986-10-02 반도체 기억장치의 제조방법 KR900002913B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP60288207A JPS62145860A (ja) 1985-12-20 1985-12-20 半導体記憶装置の製造方法
JP60-288207 1985-12-20
JP288207 1985-12-20

Publications (2)

Publication Number Publication Date
KR870006656A true KR870006656A (ko) 1987-07-13
KR900002913B1 KR900002913B1 (ko) 1990-05-03

Family

ID=17727206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008281A KR900002913B1 (ko) 1985-12-20 1986-10-02 반도체 기억장치의 제조방법

Country Status (3)

Country Link
US (1) US4702797A (ko)
JP (1) JPS62145860A (ko)
KR (1) KR900002913B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890003217B1 (ko) * 1987-02-24 1989-08-26 삼성전자 주식회사 디램 쎌의 제조방법
JP2886183B2 (ja) * 1988-06-28 1999-04-26 三菱電機株式会社 フィールド分離絶縁膜の製造方法
JPH0783122B2 (ja) * 1988-12-01 1995-09-06 富士電機株式会社 半導体装置の製造方法
US5276344A (en) * 1990-04-27 1994-01-04 Mitsubishi Denki Kabushiki Kaisha Field effect transistor having impurity regions of different depths and manufacturing method thereof
US5332682A (en) * 1990-08-31 1994-07-26 Micron Semiconductor, Inc. Local encroachment reduction
KR930009127B1 (ko) * 1991-02-25 1993-09-23 삼성전자 주식회사 스택형캐패시터를구비하는반도체메모리장치
US5877051A (en) * 1997-08-22 1999-03-02 Micron Technology, Inc. Methods of reducing alpha particle inflicted damage to SRAM cells, methods of forming integrated circuitry, and methods of forming SRAM cells
CN1851922B (zh) * 2005-04-22 2011-05-11 松下电器产业株式会社 半导体装置及其制造方法
US9847233B2 (en) * 2014-07-29 2017-12-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597824A (en) * 1983-11-11 1986-07-01 Kabushiki Kaisha Toshiba Method of producing semiconductor device

Also Published As

Publication number Publication date
US4702797A (en) 1987-10-27
JPS62145860A (ja) 1987-06-29
JPH0440865B2 (ko) 1992-07-06
KR900002913B1 (ko) 1990-05-03

Similar Documents

Publication Publication Date Title
EP0042084B1 (en) Semiconductor device especially a memory cell in v-mos technology
KR860008609A (ko) 반도체 기억장치와 제조방법
KR960043226A (ko) 디램 셀(dram) 및 그 제조 방법
KR920022510A (ko) 반도체 장치 및 그의 제조 방법
KR930020676A (ko) 반도체 메모리장치 및 그 제조방법
KR860001491A (ko) 독출전용 기억장치와 그 제조방법
KR910001886A (ko) 반도체장치와 그 제조방법
KR870006656A (ko) 반도체 기억장치의 제조방법
KR890003032A (ko) 반도체기억장치 및 그 제조방법
KR960039222A (ko) 반도체장치 및 그 제조방법
KR890011033A (ko) 반도체장치의 제조방법
KR920010851B1 (ko) 반도체장치
KR880006779A (ko) 반도체 집적회로 장치 및 그 제조 방법
JP2000236074A5 (ko)
KR0183785B1 (ko) 모스 트랜지스터 제조방법
KR920010962A (ko) 반도체 디바이스 및 그 형성 방법
KR0135691B1 (ko) 트랜지스터 및 그 제조방법
KR19980053688A (ko) 반도체 소자의 제조방법
KR870008389A (ko) 반도체 집적 회로 장치 및 그의 제조방법
KR100273688B1 (ko) 모스펫및그제조방법
KR100220300B1 (ko) 반도체 소자의 접속장치
KR940005894B1 (ko) 디램 셀의 구조 및 제조방법
KR0172253B1 (ko) 반도체 장치의 제조 방법
KR960012916B1 (ko) 반도체장치 및 그 제조방법
KR910019229A (ko) 전계효과 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060502

Year of fee payment: 17

EXPY Expiration of term