KR0172253B1 - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR0172253B1 KR0172253B1 KR1019940039112A KR19940039112A KR0172253B1 KR 0172253 B1 KR0172253 B1 KR 0172253B1 KR 1019940039112 A KR1019940039112 A KR 1019940039112A KR 19940039112 A KR19940039112 A KR 19940039112A KR 0172253 B1 KR0172253 B1 KR 0172253B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- film
- silicon substrate
- impurity region
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 31
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 125000006850 spacer group Chemical group 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000001039 wet etching Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 23
- 229910021332 silicide Inorganic materials 0.000 claims description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 235000014653 Carica parviflora Nutrition 0.000 claims 1
- 241000243321 Cnidaria Species 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 125000004429 atom Chemical group 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 특히 불순물 이온주입 영역과 게이트 전극을 동시에 접속하기 위한 콘택홀 형성시, 질화막을 식각정지층으로 이용하여 산화막 스페이서를 제거하므로써, 게이트 산화막이 유실되는 것을 방지할 수 있는 반도체 장치의 제조 방법에 관한 것이다. 본 발명에 따른 반도체 장치의 제조 방법은 콘택홀의 설계 여유도를 확보할 수 있고, 아울러, 습식식각에 의한 게이트 산화막의 언더컷 현상을 방지할 수 있기 때문에 반도체 소자의 전기적 특성 및 신뢰성을 높일 수 있다.
Description
제1도는 종래의 반도체 소자의 콘택홀 형성 방법을 나타내는 도.
(a)는 종래의 반도체 소자의 콘택홀의 평면도.
(b) 및 (c)는 제1도 (a)의 A-A´선에 대응하는 부분을 나타내는 것으로, 공정단계를 순차적으로 나타낸 단면도.
제2도 (a) 내지 (f)는 본 발명의 일시시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 각 제조 공정에 있어서의 반도체 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1, 11 : 실리콘 기판 2, 12 : 게이트 산화막
3, 13 : 게이트 전극 4, 15 : 산화막 스페이서
5, 16, 18 : 불순물 영역 6 : TEOS 산화막
7, 20 : 콘택홀 14 : 질화막
17 : 실리사이드막 19 : 절연막
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 특히 불순물 이온주입 영역과 게이트 전극을 동시에 접속하기 위한 콘택홀 형성시, 질화막을 식각정지층으로 이용하여 산화막 스페이서를 제거하므로써 소자의 제조 수율 및 신뢰도를 개선시킬 수 있는 반도체 장치의 제조 방법에 관한 것이다.
일반적으로 반도체 메모리 소자 중 가장 빠른 스피드를 가지고 있으며, 리프레쉬(refresh)해야 하는 번거러움이 존재하지 않는 SRAM(static random access memories) 소자는 DRAM(dynamic random access memories)에 비하여 설계가 용이하며, 잠재적인 문제가 적게 발생하는 장점을 갖는 메모리 소자이다.
이러한 SRAM 소자의 구성은 인버터(inverter)를 크로스커플(crosscouple)하여 이들 통과 트랜지스터에 의해 비트라인과 연결되어 있다. 또한 풀 다운(pull down) 및 통과 트랜지서터의 드레인 누설저항을 방지하기 위하여 부하 디바이스가 연결된다. 이 부하 디바이스는 도핑이 이루어지지 않은 풀리 실리콘을 연결한 저항 소자로 쓰이기도 하고, 대체적으로는 게이트 전극과 소오스 전극이 연결되어 있는 MOS 소자가 이용된다.
상기의 게이트 전극과 소오스 전극이 연결되어 있는 MOS 소자를 제조하기 위하여, 종래에는 게이트, 소오스, 드레인등의 전극의 기본, 전극 상에 절연막을 형성하고 상기 게이트 전극과 소오스 전극을 동시에 노출시키는 방법이 제시되었다. 이를 제1도(a) 내지 (c)에 의거하여 설명하면 다음과 같다. 여기서, 제1도 (a)는 게이트 전극과 소오스 전극의 동시 접촉을 위하여 형성한 콘택홀의 평면도이고 제1도 (b) 및 (c)는 상기 콘택홀을 형성하기 위한 공정도이다.
우선, 제1도 (b)에 도시된 바와 같이, 실리콘기판(1) 상에 게이트 산화막(2)을 형성하고, 그 상부에 게이트 전극(3)을 형성한 다음 소정의 형태로 패턴화 한다. 그 후, LDD((ligltly doped drain) 구조를 형성하기 위하여 게이트 전극(3) 양측의 실리콘기판(1) 영역에 저농도 불순물을 주입하고, 이어서, 전체 구조 전면에 스페이서용 산화막을 형성한 후에 이를 블랭킷 식각하여 게이트 전극(13)의 양 측벽에 산화막 스페이서(4)를 형성한 후에, 상기 산화막 스페이서(4)를 이온 주입 마스크로 하여 고농도 불순물을 주입함으로써 고농도 및 저농도 영역을 포함하는 불순물 영역(5)을 형성한다. 그 다음에 전체 구조의 상부에 절연용 산화막으로 TEOS 산화막(6)을 형성하고, 사진 식각법으로 게이트 전극과 소오스 전극이 동시에 노출되도록 콘택홀(7)을 형성한다.
그리고 나서, 제1도 (c)에 도시된 바와 같이, 상기 콘택홀(7)의 설계 여유도를 확보하기 위하여 케미컬을 이용한 습식 식각법으로 상기 산화막 스페이서(4)를 제거한다.
그러나, 상기 콘택홀의 설계 여유도를 확보하기 위하여 습식 식각에 의하여 산화막 스페이서를 제거하는데 있어서, 언더컷 현상에 의한 게이트 산화막의 유실이 발생되어 반도체 소자의 특성 및 신뢰성에 나쁜 영향을 주고, 또한 제조 수율이 감소되는 문제점이 있었다.
따라서, 본 발명의 목적은 게이트 산화막을 포함한 게이트 전극의 측벽에 질화막이 개재된 산화막 스페이서를 형성한 후에, 상기 질화막을 식각 정지층으로 하여 산화막 스페이서를 제거하므로써, 게이트 산화막의 유실을 방지하고, 콘택홀의 설계 여유도를 확보할 수 있는 반도체 장치의 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 제조 방법은, 실리콘판 상에 게이트 산화막과 게이트 전극을 형성하는 공정, 상기 게이트 전극을 포함한 실리콘기판 전면 상에 질화막을 증착하는 공정, 상기 질화막이 증착된 게이트 전극의 측벽에 산화막 스페이서를 형성하는 공정, 상기 실리콘기판의 전면에 소정 불순물을 고농도로 이온주입하여 산화막 스페이서가 형성된 게이트 전극 양측의 실리콘기판 부분에 고농도 불순물 영역을 형성하는 공정, 상기 산화막 스페이서를 식각 마스크로 하여 노출된 질화막 부분들을 제거하는 공정, 상기 노출된 고농도 불순물 영역 및 게이트 전극 상부에 선택적으로 실리사이드막을 형성하는 공정, 상기 질화막을 식각 정지층으로 하여 산화막 스페이서를 제거하고, 상기 게이트 전극의 측벽에 잔류된 질화막을 제거하는 공정, 상기 실리콘기판의 전면에 소정 불순물을 저농도로 이온주입하여 산화막 스페이서 및 질화막의 제거에 의해 노출된 실리콘기판 부분에 저농도 불순물 영역을 형성하는 공정, 상기 실리콘 기판의 전면 상에 절연막을 형성하는 공정, 및 사진식각공정을 실시하여 상기 고농도 불순물 영역 상의 실리사이드막의 일부분과 이에 인접된 게이트 전극 상의 실리사이드막의 일부분 및 그들 사이에 배치된 저농도 불순물 영역을 동시에 노출시키는 콘택홀을 형성하는 공정을 포함해서 이루어지는 것을 특징으로 한다.
이하, 본 발명의 일실시예를 첨부한 도면 제2도 (a) 내지 (f)를 참고로하여 보다 구체적으로 설명하면 다음과 같다:
우선, 제2도 (a)에 도시된 바와 같이, 실리콘기판(11) 상에 패턴화된 게이트 산화막(12) 및 게이트 전극(13)을 형성화 상태에서, 게이트 전극(13)이 형성된 실리콘기판(11) 상에 100 내지 500Å 두께의 질화막(14)을 전면 증착한다.
그런 다음, 질화막(14) 상에 1,000 내지 2,000Å 두께의 산화막을 증착한 후, 산화막에 대하여 상기 질화막(14)을 식각정지층으로 하는 건식식각에 의한 이방성식각공정을 행하므로써 게이트 전극(13)의 측벽에 질화막(14)의 개재하에 산화막 스페이서(15)를 형성하고, 이어서, 실리콘기판(11)의 전면에 비소(As) 원자를 50 내지 100 KeV, 1 x 1014내지 1 x 1019원자 / ㎠ 의 조건으로 이온주입하는 것에 의해 산화막 스페이서(15)가 형성된 게이트 전극(13) 양측의 실리콘기판(11) 부분에 고농도 불순물 영역(16)을 형성한다. 이와 관련된 도면이 제2도 (b)에 도시되어 있다.
다음으로, 산화막 스페이서(15)를 식각마스크로 이용하여 제2도 (c)에 도시된 바와 같이 노출된 질화막(14) 부분들을 제거한 다음, 연속적으로 노출된 고농도 불순물 영역(16) 및 게이트 전극(13)의 일부를 제거한다. 여기서, 질화막(14)의 제거시에는 상기 질화막(14)과 게이트 산화막(12)간의 식각률이 상이하여 질화막(14)만 제거될뿐 게이트 산화막(12)은 유실되지 않는다.
계속해서, 노출된 고농도 불순물 영역(16) 및 게이트 전극(13)의 상부에만 제2도 (d)에 도시된 바와 같이, 선택적으로 실리사이드막(17)을 형성한 후에, 제2도(e)에 도시된 바와 같이 산화막 스페이서(15)는 불화수소(HF)를 이용하여 습식식각함으로써 제거하고, 질화막(14)은 인산(H3PO4)을 이용하여 습식식각함으로써 제거한 다음, 실리콘기판(11)의 전면에 P(인) 원자를 30 내지 70 KeC, 1x1012내지 1 x 1017원자 / ㎠의 조건으로 이온주입하여 상기 산화막 스페이서 및 질화막을 제거함에 의해 노출된 실리콘기판(11) 부분에 저농도 불순물 영역(18)을 형성한다.
그리고 나서, 제2도 (f)에 도시된 바와 같이 전체 구조의 상부에 절연막(19)을 2,500 내지 3,500Å 두께로 증착한 상태에서, 사진식각법으로 절연막을 식각하여 고농도 불순물 영역(16) 상의 실리사이드막(17)의 일부분과 이에 인접된 게이트 전극(13) 상의 실리사이드막(9)의 일부분 및 그들 사이에 배치된 저농도 불순물 영역(18)을 동시에 노출시키는 콘택홀(20)을 형성한다.
이상, 본 발명의 방법에 의해 형성된 콘택홀은 설계 여유도를 확보할 수 있고, 아울러, 산화막 스페이서의 제거시에 질화막을 식각정지층으로 하기 때문에 습식식각에 의한 게이트 산화막의 유실을 방지할 수 있는 것에 기인하여 반도체 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다.
Claims (8)
- 실리콘기판 상에 게이트 산화막과 게이트 전극을 형성하는 공정, 상기 게이트 전극을 포함한 실리콘기판 전면 상에 질화막을 증착하는 공정, 상기 질화막이 증착된 게이트 전극의 측벽에 산화막 스페이서를 형성하는 공정, 상기 실리콘기판의 전면에 소정 불순물을 고농도로 이온주입하여 산화막 스페이서가 형성된 게이트 전극 양측의 실리콘기판 부분에 고농도 불순물 영역을 형성하는 공정, 상기 산호막 스페이서를 식각 마스크로 하여 노출된 질화막 부분들을 제거하는 공정, 상기 노출된 고농도 불순물 영역 및 게이트 전극 상부에 선택적으로 실리사이드막을 형성하는 공정, 상기 질화막을 식각 정지층으로 하여 산화막 스페이서를 제거하고, 상기 게이트 전극의 측벽에 잔류된 질화막을 제거하는 공정, 상기 실리콘기판의 전면에 소정 불순물을 저농도로 이온주입하여 산화막 스페이서 및 질화막의 제거에 의해 노출된 실리콘기판 부분에 저농도 불순물 영역을 형성하는 공정, 상기 실리콘기판의 전면 상에 절연막을 형성하는 공정, 및, 사진식각공정을 실시하여 상기 고농도 불순물 영역 상의 실리사이드막의 일부분과 이에 인접된 게이트 전극 상의 실리사이드막의 일부분 및 그들 사이에 배치된 저농도 불순물 영역을 동시에 노출시키는 콘택홀을 형성하는 공정을 포함해서 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 질화막은 100 내지 500Å 두께로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 산화막 스페이서는 게이트 전극이 형성된 실리콘기판 상에 1,000 내지 2,000Å 두께의 산화막을 전면 증착한 후에, 상기 산화막을 이방성 식각하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 고농도 불순물 영역은 비소(As) 원자를 50 내지 100 KeV, 1 x 1014내지 1 x 1019원자 / ㎠ 의 조건으로 이온주입하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 산화막 스페이서는 습식 식각 공정으로 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 질화막은 인산을 이용하여 제거함을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 저농도 불순물 영역은 인(P) 원자를 30 내지 70 KeV, 1 x 1012내지 1 x 1017원자 / ㎠ 의 조건으로 이온주입하여 형성하는 것을 특징으로하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 절연막은 2,500 내지 3,500Å 두께로 증착하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039112A KR0172253B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039112A KR0172253B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026222A KR960026222A (ko) | 1996-07-22 |
| KR0172253B1 true KR0172253B1 (ko) | 1999-03-30 |
Family
ID=19405288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039112A KR0172253B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172253B1 (ko) |
-
1994
- 1994-12-30 KR KR1019940039112A patent/KR0172253B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026222A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09283760A (ja) | 半導体素子の製造方法 | |
| JPH08186164A (ja) | 半導体装置における素子分離領域の形成方法 | |
| US5903013A (en) | Thin film transistor and method of manufacturing the same | |
| JPH1098009A (ja) | 半導体素子の配線構造及び製造方法 | |
| KR0172253B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| KR0162142B1 (ko) | 반도체 소자 제조방법 | |
| US5691221A (en) | Method for manufacturing semiconductor memory device having a stacked capacitor | |
| KR0172513B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100418090B1 (ko) | 반도체 소자의 제조 방법 | |
| KR960006716B1 (ko) | 반도체 집적회로 제조 방법 | |
| KR0136928B1 (ko) | 반도체장치 제조방법 | |
| KR970004322B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR940003595B1 (ko) | 반도체장치의 제조방법 | |
| KR19980037651A (ko) | 반도체 메모리 소자의 패드 및 그 제조방법 | |
| KR970000714B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR100687849B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR20000044855A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR20010006944A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR930009476B1 (ko) | 반도체장치의 자기정렬 콘택 제조방법 | |
| KR100273299B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100701680B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100362195B1 (ko) | 에스램 제조방법 | |
| KR100230737B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 17 |